1.一種消除運(yùn)算放大器失調(diào)電壓的電路，其特征在于，包括失調(diào)校準(zhǔn)電路、失調(diào)消除差分對、運(yùn)放輸入差分對和電流求和電路，所述失調(diào)校準(zhǔn)電路的輸出端與所述失調(diào)消除差分對的輸入端相連，所述失調(diào)消除差分對的輸出端和運(yùn)放輸入差分對的輸出端均與所述電流求和電路相連。
2.根據(jù)權(quán)利要求1所述的消除運(yùn)算放大器失調(diào)電壓的電路，其特征在于，所述失調(diào)校準(zhǔn)電路包括DAC電流源、電阻R1、NMOS管MN1、NMOS管MN2、NMOS管MN3和NMOS管MN4；所述DAC電流源的輸出端與所述電阻R1的一端、NMOS管MN3的漏極及NMOS管MN4的漏極相連，所述電阻R1的另一端接固定電位VSS；所述NMOS管MN1的漏極與NMOS管MN3的源極相連；所述NMOS管MN2的漏極接NMOS管MN4的源極，所述NMOS管MN2的源極和NMOS管MN1的源極接固定電位VSS；所述NMOS管MN1的柵極和NMOS管MN4的柵極相連并用于輸入控制信號；所述NMOS管MN2的柵極和NMOS管NM3的柵極相連并用于輸入控制信號；所述NMOS管MN2的漏極和NMOS管MN4的源極作為一個輸出端與所述失調(diào)消除差分對相連，所述NMOS管MN1的漏極和NMOS管MN3的源極作為另一個輸出端與所述失調(diào)消除差分對相連。
3.根據(jù)權(quán)利要求2所述的消除運(yùn)算放大器失調(diào)電壓的電路，其特征在于，所述失調(diào)校準(zhǔn)電路還包括反相器U1、反相器U2、與門U3和與門U4；所述反相器U1的輸入端用于輸入邏輯信號VOSD，所述反相器U1的輸出端與反相器U2的輸入端、與門U4的一個輸入端相連，所述反相器U3的輸出端與與門U3的一個輸入端相連；所述與門U3的另一個輸入端和與門U4的另一個輸入端用于輸入使能信號EN；所述與門U3的輸出端與NMOS管MN1的柵極及NMOS管MN4的柵極相連，所述與門U4的輸出端與所述NMOS管MN2的柵極及NMOS管MN3的柵極相連。
4.根據(jù)權(quán)利要求2所述的消除運(yùn)算放大器失調(diào)電壓的電路，其特征在于，所述失調(diào)消除差分對包括電流源A2、PMOS管MP1和PMOS管MP2，所述電流源A2的輸出端與PMOS管MP1的源極和PMOS管MP2的源極相連，所述PMOS管MP1的柵極與所述NMOS管MN1的漏極及NMOS管MN3的源極相連，所述PMOS管MP2的柵極與所述NMOS管MN2的漏極及NMOS管MN4的源極相連，所述PMOS管MP1的漏極和PMOS管MP2的漏極分別與所述電流求和電路相連。
5.根據(jù)權(quán)利要求4所述的消除運(yùn)算放大器失調(diào)電壓的電路，其特征在于，所述運(yùn)放輸入差分對包括電流源A3、PMOS管MP3和PMOS管MP4，所述電流源A3的輸出端與PMOS管MP3的源極和PMOS管MP4的源極相連，所述PMOS管MP3的柵極和PMOS管MP4的柵極分別作為運(yùn)算放大器的兩輸入端，所述PMOS管MP3的漏極和PMOS管MP4的漏極分別與所述電流求和電路相連。
6.根據(jù)權(quán)利要求5所述的消除運(yùn)算放大器失調(diào)電壓的電路，其特征在于，所述電流求和電路包括電壓源V1、電壓源V2、PMOS管MP5、PMOS管MP6、NMOS管MN5、NMOS管MN6、NMOS管MN7和NMOS管MN8；所述PMOS管MP5的源極和PMOS管MP6的源極與電壓VDD相連，所述PMOS管MP5的漏極、PMOS管MP6的漏極分別與所述NMOS管MN5的漏極、NMOS管MN6的漏極相連，所述PMOS管MP5的柵極和所述PMOS管MP6的柵極相連；所述NMOS管MN5的源極、NMOS管MN6的源極分別與所述NMOS管MN7的漏極、NMOS管MN8的漏極相連，所述NMOS管MN5的柵極和NMOS管MN6的柵極相連；所述NMOS管MN7的源極、NMOS管MN8的源極接固定電位VSS，所述NMOS管MN7的柵極和NMOS管MN8的柵極相連；所述NMOS管MN5的漏極與所述NMOS管MN7的柵極相連；所述電壓源V1的正極接電源VDD，所述電壓源V1的負(fù)極接所述PMOS管MP5的柵極，所述電壓源V2的正極接所述NMOS管MN5的柵極，所述電壓源V2的負(fù)極接固定電位VSS；所述PMOS管MP1的漏極、PMOS管MP3的漏極與所述NMOS管MN6的源極相連，所述PMOS管MP2的漏極、PMOS管MP4的漏極與所述NMOS管MN5的源極相連。
7.根據(jù)權(quán)利要求6所述的消除運(yùn)算放大器失調(diào)電壓的電路，其特征在于，還包括輸出級，所述PMOS管MP5的柵極、PMOS管MP6的柵極作為一個輸出端與所述輸出級相連，所述POMS管MP6的漏級、NMOS管MN6的漏極作為另一個輸出端與所述輸出端相連。
8.根據(jù)權(quán)利要求7所述的消除運(yùn)算放大器失調(diào)電壓的電路，其特征在于，所述輸出級包括PMOS管MP7和NMOS管MN9，所述PMOS管MP7的源極接電壓VDD，所述NMOS管MN9的源極接固定電位VSS，所述NMOS管MN9的漏極和PMOS管MP7的漏極相連作為輸出端；所述PMOS管MP7的柵極接所述PMOS管MP5的柵極和PMOS管MP6的柵極，所述NMOS管MN9的柵極接所述PMOS管MP6的漏極和NMOS管MN6的漏極。