一種基于源極跟隨器的功率放大式邏輯控制電路的制作方法
【專利摘要】本發(fā)明公開了一種基于源極跟隨器的功率放大式邏輯控制電路，其特征在于，主要由場效應管MOS，非門IC1，非門IC3，非門IC4，輸入端與非門IC1的輸出端相連接的非門IC2，與非門IC2的輸出端相連接的濾波延遲電路，與非門IC1的輸入端相連接的一級濾波電路，與非門IC3的輸入端相連接二級濾波電路，與非門IC4的輸出端相連接的異或門電路，一端與場效應管MOS的柵極相連接、另一端與非門IC1的輸出端相連接的電阻R3等組成。本發(fā)明的整體結構簡單，其制作和使用非常方便。同時，本發(fā)明完全采用邏輯電子元件來實現(xiàn)其邏輯控制功能，因此其能耗非常低，運算速度快。
【專利說明】一種基于源極跟隨器的功率放大式邏輯控制電路

【技術領域】
[0001]本發(fā)明涉及一種邏輯控制電路，具體是指一種基于源極跟隨器的功率放大式邏輯控制電路。

【背景技術】
[0002]目前，由于LED燈具有能耗低、使用壽命長以及安全環(huán)保等特點，其已經成為了人們生活照明的主流產品之一。由于LED燈不同于傳統(tǒng)的白熾燈，其需要由專用的驅動電路來進行驅動，因此市面上便出現(xiàn)了各式各樣的用于防止驅動系統(tǒng)免受內部或外部不利因素干擾的保護系統(tǒng)。
[0003]邏輯控制電路是LED燈保護系統(tǒng)中的一個重要控制部分，其運行速度的快慢和性能穩(wěn)定與否直接決定了 LED燈保護系統(tǒng)的使用范圍和性能好壞。但是，目前這些邏輯控制電路的結構都較為復雜，不僅其能耗較高，而且其運行速度較慢，不能很好的體現(xiàn)出邏輯控制的快速、低能耗的優(yōu)勢。


【發(fā)明內容】

[0004]本發(fā)明的目的在于克服目前LED燈保護系統(tǒng)用的邏輯控制電路結構復雜、能耗較高、運行速度較慢的缺陷，提供一種全新的基于源極跟隨器的功率放大式邏輯控制電路。
[0005]本發(fā)明的目的通過下述技術方案實現(xiàn):一種基于源極跟隨器的功率放大式邏輯控制電路，主要由場效應管MOS，異或門電路，非門IC1，非門IC3，非門IC4，輸入端與非門ICl的輸出端相連接的非門IC2，與非門ICl的輸入端相連接的一級濾波電路，與非門IC3的輸入端相連接二級濾波電路，一端與場效應管MOS的柵極相連接、另一端與非門ICl的輸出端相連接的電阻R3，一端與場效應管MOS的柵極相連接、另一端與異或門電路相連接的電阻R5，正極與場效應管MOS的柵極相連接、其負極與非門IC3的輸出端相連接的電容C3，以及一端與場效應管MOS的漏極相連接、另一端接地的電阻R9組成。同時，所述非門IC2的輸出端順次經電阻R7和二極管D3后與開關功率放大電路相連接，所述非門IC4和異或門電路的輸出端均與該開關功率放大電路相連接。
[0006]進一步地，所述開關功率放大電路主要由功率放大器Pl，功率放大器P2，功率放大器P3，串接在功率放大器Pl的輸出端與負極輸入端之間的電阻R8和電容C8，串接在功率放大器P2的輸出端與正極輸入端之間的電阻RlO和電容C9，基極與功率放大器Pl的輸出端相連接、集電極經電阻Rll后與功率放大器P3的正極輸入端相連接的三極管Q2，基極與三極管Q2的發(fā)射極相連接、集電極經電阻R12后與功率放大器P3的負極輸入端相連接的三極管Q3，基極經電阻R13后與功率放大器P2的輸出端相連接、集電極經電阻R16后與三極管Q3的基極相連接的三極管Q1，正極與功率放大器P3的負極輸入端相連接、而負極與三極管Q3的發(fā)射極相連接并接地的電容C10，與電阻R13相并聯(lián)的電容Cl I，一端與三極管Ql的基極相連接、另一端外接-4V電壓的電阻R14，一端與三極管Ql的發(fā)射極相連接、另一端外接-4V電壓的電阻R15，與電阻R15相并聯(lián)的電容C12，以及N極與三極管Q2的集電極相連接、P極外接-4V電壓的二極管D5組成；所述功率放大器Pl的正極輸入端與二極管D3的N極相連接，非門IC4的輸出端則分別與功率放大器Pl的負極輸入端和功率放大器P2的正極輸入端相連接，所述異或門電路的輸出端則與功率放大器P2的負極輸入端相連接。
[0007]所述一級濾波電路由P極與非門ICl的輸入端相連接、N極經電阻R2和電容Cl后與非門ICl的輸入端相連接的二極管D1，以及與二極管Dl相并聯(lián)的電阻Rl組成；所述電容Cl的負極接地。
[0008]所述異或門電路由異或門IC5，N極與異或門IC5的第一輸入端相連接、P極與二級濾波電路相連接的二極管D4，一端與二極管D4的P極相連接、另一端外接+12V電壓的電阻R6，以及正極與二極管D4的P極相連接、負極接地的電容C4組成；所述異或門IC5的第二輸入端與功率放大器Pl的正極輸入端相連接，而異或門IC5的輸出端則與功率放大器P2的負極輸入端相連接。
[0009]所述二級濾波電路由N極與非門IC3的輸入端相連接、P極與二極管D4的P極相連接的二極管D2，與二極管D2相并聯(lián)的電阻R4，以及正極與非門IC3的輸入端相連接、負極接地的電容C2組成。
[0010]本發(fā)明較現(xiàn)有技術相比，具有以下優(yōu)點及有益效果:
[0011](I)本發(fā)明的整體結構簡單，其制作和使用非常方便。
[0012](2)本發(fā)明完全采用邏輯電子元件來實現(xiàn)其邏輯控制功能，因此其能耗非常低，運算速度快。
[0013](3)本發(fā)明采用源極跟隨器來作為控制開關，因此其性能更加穩(wěn)定，其動態(tài)范圍更好。
[0014](4)本發(fā)明采用了開關功率放大電路來作為功率放大部件，因此性能更加穩(wěn)定，靈敏度更高。

【專利附圖】

【附圖說明】
[0015]圖1為本發(fā)明的整體結構示意圖。

【具體實施方式】
[0016]下面結合實施例對本發(fā)明作進一步地詳細說明，但本發(fā)明的實施方式不限于此。
[0017]實施例
[0018]如圖1所示，本發(fā)明主要由場效應管MOS、非門IC1、非門IC3、非門IC4、一級濾波電路、二級濾波電路、異或門電路、電阻R3、電阻R5、電阻R7、電阻R9、電容C3、二極管D3及開關功率放大電路組成。連接時，非門IC2的輸入端與非門ICl的輸出端相連接，即非門ICl和非門IC2相串接。同時，該一級濾波電路要與非門ICl的輸入端相連接，二級濾波電路則與非門IC3的輸入端相連接。
[0019]其中，所述的開關功率放大電路主要由功率放大器Pl，功率放大器P2，功率放大器P3，三極管Q1，三極管Q2，三極管Q3，串接在功率放大器Pl的輸出端與負極輸入端之間的一級RC濾波電路，串接在功率放大器P2的輸出端與正極輸入端之間的二級RC濾波電路，以及電阻R11、電阻R12、電阻R13、電阻R14、電阻R15、電阻R16、電容C10、電容C11、電容C12及二極管D5組成。
[0020]所述的一級RC濾波電路由電阻R8和電容C8并聯(lián)而成，即電阻R8和電容C8均串接在功率放大器Pl的負極輸入端與輸出端之間；所述的二級RC濾波電路則由電阻RlO和電容C9并聯(lián)而成，即電阻RlO和電容C9均串接在功率放大器P2的正極輸入端與輸出端之間。同時，功率放大器Pl的負極輸入端還與功率放大器P2的正極輸入端相連接。
[0021]三極管Q2的基極與功率放大器Pl的輸出端相連接，其集電極經電阻Rll后與功率放大器P3的正極輸入端相連接，其發(fā)射極則與三極管Q3的基極相連接；三極管Q3的集電極經電阻R12后與功率放大器P3的負極輸入端相連接，同時，該三極管Q3的集電極還外接+1V電壓。
[0022]三極管Ql的基極經電阻R13后與功率放大器P2的輸出端相連接，其集電極則經電阻R16后與三極管Q3的基極相連接。電容Cll則與電阻R13相并聯(lián)，為確保效果，該電容Cll優(yōu)先采用電解電容來實現(xiàn)。連接時，電容Cll的負極與三極管Ql的基極相連接，其正極則與功率放大器P2的輸出端相連接。電容ClO的正極與功率放大器P3的負極輸入端相連接，其負極則與三極管Q3的發(fā)射極相連接。同時，該電容ClO的負極和三極管Q3的發(fā)射極均接地。
[0023]電阻R14的一端與三極管Ql的基極相連接，其另一端外接_4V的電壓；而電阻R15的一端與三極管Ql的發(fā)射極相連接，其另一端則同樣外接-4V的電壓。電容C12則與電阻R15相并聯(lián)。同樣，所述電容ClO和電容C12也均采用電解電容來實現(xiàn)。
[0024]所述二極管D5的N極與三極管Q2的集電極相連接，其P極在外接-4V的電壓。同時，該功率放大器P3的輸出端要與驅動芯片M的TD管腳相連接。
[0025]為確保功率放大器Pl和功率放大器P2的正常運行，該電容C8和電容C9均優(yōu)先采用貼片電容來實現(xiàn)。而電阻R8、電阻RlO的阻值均為101(0，電阻1?11、電阻1?12、電阻1?13、電阻R14、電阻R15和電阻R16的阻值均為20ΚΩ。
[0026]所述電阻R3的一端與場效應管MOS的柵極相連接，其另一端與非門ICl的輸出端相連接；電阻R5的一端與場效應管MOS的柵極相連接，其另一端與異或門電路相連接；電容C3的正極與場效應管MOS的柵極相連接，其負極與非門IC3的輸出端相連接；電阻R9的一端與場效應管MOS的漏極相連接，另一端接地。同時，該場效應管MOS的源極需要則外接+12V電壓，以確保場效應管MOS能正常工作。所述場效應管MOS的漏極要與非門IC4的輸入端相連接，而非門IC4的輸出端則分別與功率放大器Pl的負極輸入端和功率放大器P2的正極輸入端相連接。
[0027]所述一級濾波電路由二極管D1、電阻R1、電阻R2及電容Cl組成，其中，二極管Dl的P極與非門ICl的輸入端相連接，其N極經電阻R2和電容Cl后與非門ICl的輸入端相連接。電阻Rl則與二極管Dl相并聯(lián)，而電容Cl的負極接地。
[0028]所述異或門電路由異或門IC5，二極管D4、電阻R6和電容C4組成，連接時，二極管D4的N極與異或門IC5的第一輸入端相連接，其P極與二級濾波電路相連接；電阻R6為分壓電阻，其一端與二極管D4的P極相連接，其另一端外接+12V電壓；電容C4的正極與二極管D4的P極相連接，其負極接地。
[0029]同時，異或門IC5的第二輸入端分別與二極管D3的N極和功率放大器Pl的正極輸入端相連接，而異或門IC5的輸出端則要與功率放大器P2的負極輸入端相連接。
[0030]所述二級濾波電路由二極管D2、電阻R4及電容C2組成，其中，二極管D2的N極與非門IC3的輸入端相連接，其P極與二極管D4的P極相連接；電阻R4與二極管D2相并聯(lián)，電容C2的正極與非門IC3的輸入端相連接，其負極接地。
[0031]如上所述，便可以很好的實現(xiàn)本發(fā)明。
【權利要求】
1.一種基于源極跟隨器的功率放大式邏輯控制電路，主要由場效應管MOS，異或門電路，非門IC1，非門IC3，非門IC4，輸入端與非門ICl的輸出端相連接的非門IC2，與非門ICl的輸入端相連接的一級濾波電路，與非門IC3的輸入端相連接二級濾波電路，一端與場效應管MOS的柵極相連接、另一端與非門ICl的輸出端相連接的電阻R3，一端與場效應管MOS的柵極相連接、另一端與異或門電路相連接的電阻R5，正極與場效應管MOS的柵極相連接、其負極與非門IC3的輸出端相連接的電容C3，以及一端與場效應管MOS的漏極相連接、另一端接地的電阻R9組成，其特征在于，所述非門IC2的輸出端順次經電阻R7和二極管D3后與開關功率放大電路相連接，所述非門IC4和異或門電路的輸出端均與該開關功率放大電路相連接； 所述開關功率放大電路主要由功率放大器Pl，功率放大器P2，功率放大器P3，串接在功率放大器Pl的輸出端與負極輸入端之間的電阻R8和電容C8，串接在功率放大器P2的輸出端與正極輸入端之間的電阻RlO和電容C9，基極與功率放大器Pl的輸出端相連接、集電極經電阻Rll后與功率放大器P3的正極輸入端相連接的三極管Q2，基極與三極管Q2的發(fā)射極相連接、集電極經電阻R12后與功率放大器P3的負極輸入端相連接的三極管Q3，基極經電阻R13后與功率放大器P2的輸出端相連接、集電極經電阻R16后與三極管Q3的基極相連接的三極管Q1，正極與功率放大器P3的負極輸入端相連接、而負極與三極管Q3的發(fā)射極相連接并接地的電容C10，與電阻R13相并聯(lián)的電容Cl I，一端與三極管Ql的基極相連接、另一端外接-4V電壓的電阻R14，一端與三極管Ql的發(fā)射極相連接、另一端外接-4V電壓的電阻R15，與電阻R15相并聯(lián)的電容C12，以及N極與三極管Q2的集電極相連接、P極外接-4V電壓的二極管D5組成；所述功率放大器Pl的正極輸入端與二極管D3的N極相連接，非門IC4的輸出端則分別與功率放大器Pl的負極輸入端和功率放大器P2的正極輸入端相連接，所述異或門電路的輸出端則與功率放大器P2的負極輸入端相連接。
2.根據權利要求1所述的一種基于源極跟隨器的功率放大式邏輯控制電路，其特征在于，所述一級濾波電路由P極與非門ICl的輸入端相連接、N極經電阻R2和電容Cl后與非門ICl的輸入端相連接的二極管D1，以及與二極管Dl相并聯(lián)的電阻Rl組成；所述電容Cl的負極接地。
3.根據權利要求2所述的一種基于源極跟隨器的功率放大式邏輯控制電路，其特征在于，所述異或門電路由異或門IC5，N極與異或門IC5的第一輸入端相連接、P極與二級濾波電路相連接的二極管D4，一端與二極管D4的P極相連接、另一端外接+12V電壓的電阻R6，以及正極與二極管D4的P極相連接、負極接地的電容C4組成；所述異或門IC5的第二輸入端與功率放大器Pl的正極輸入端相連接，而異或門IC5的輸出端則與功率放大器P2的負極輸入端相連接。
4.根據權利要求3所述的一種基于源極跟隨器的功率放大式邏輯控制電路，其特征在于，所述二級濾波電路由N極與非門IC3的輸入端相連接、P極與二極管D4的P極相連接的二極管D2，與二極管D2相并聯(lián)的電阻R4，以及正極與非門IC3的輸入端相連接、負極接地的電容C2組成。
【文檔編號】H05B37/02GK104470090SQ201410676067
【公開日】2015年3月25日 申請日期:2014年11月22日 優(yōu)先權日:2014年11月22日
【發(fā)明者】肖尤花, 杜琴 申請人:成都智利達科技有限公司