1.一種15線轉(zhuǎn)4線編碼電路，其特征在于，所述15線轉(zhuǎn)4線編碼電路至少包括：34個(gè)緩沖器，用于將16進(jìn)制計(jì)數(shù)碼轉(zhuǎn)換為4位計(jì)數(shù)編碼輸出；
15個(gè)輸入信號(hào)的值從第一計(jì)數(shù)碼至第十五計(jì)數(shù)碼依次升高，4個(gè)輸出信號(hào)的碼位從第一位編碼至第四位編碼依次升高；
第一計(jì)數(shù)碼連接第一緩沖器的輸入端，第三計(jì)數(shù)碼連接第五緩沖器的輸入端，第五計(jì)數(shù)碼連接第九緩沖器的輸入端，第七計(jì)數(shù)碼連接第十三緩沖器的輸入端，第九計(jì)數(shù)碼連接第十八緩沖器的輸入端，第十一計(jì)數(shù)碼連接第二十二緩沖器的輸入端，第十三計(jì)數(shù)碼連接第二十七緩沖器的輸入端，第十五計(jì)數(shù)碼連接第三十二緩沖器的輸入端，所述第一、第五、第九、第十三、第十八、第二十二、第二十七、第三十二緩沖器的輸出端連接第二緩沖器的輸入端，所述第二緩沖器的輸出端作為第一位編碼；
第二計(jì)數(shù)碼連接第三緩沖器的輸入端，第三計(jì)數(shù)碼連接第六緩沖器的輸入端，第六計(jì)數(shù)碼連接第十一緩沖器的輸入端，第七計(jì)數(shù)碼連接第十四緩沖器的輸入端，第十計(jì)數(shù)碼連接第二十緩沖器的輸入端，第十一計(jì)數(shù)碼連接第二十三緩沖器的輸入端，第十四計(jì)數(shù)碼連接第三十緩沖器的輸入端，第十五計(jì)數(shù)碼連接第三十三緩沖器的輸入端，所述第三、第六、第十一、第十四、第二十、第二十三、第三十、第三十三緩沖器的輸出端連接第四緩沖器的輸入端，所述第四緩沖器的輸出端作為第二位編碼；
第四計(jì)數(shù)碼連接第七緩沖器的輸入端，第五計(jì)數(shù)碼連接第十緩沖器的輸入端，第六計(jì)數(shù)碼連接第十二緩沖器的輸入端，第七計(jì)數(shù)碼連接第十五緩沖器的輸入端，所述第七、第十、第十二、第十五緩沖器的輸出端連接第八緩沖器的輸入端；所述第十二計(jì)數(shù)碼連接第二十五緩沖器的輸入端，第十三計(jì)數(shù)碼連接第二十八緩沖器的輸入端，第十四計(jì)數(shù)碼連接第三十一緩沖器的輸入端，第十五計(jì)數(shù)碼連接第三十四緩沖器的輸入端，所述第二十五、第二十八、第三十一、第三十四緩沖器的輸出端連接第二十六緩沖器的輸入端；所述第八緩沖器及所述第二十六緩沖器的輸出端作為第三位編碼；
第八計(jì)數(shù)碼連接第十六緩沖器的輸入端，第九計(jì)數(shù)碼連接第十九緩沖器的輸入端，第十計(jì)數(shù)碼連接第二十一緩沖器的輸入端，第十一計(jì)數(shù)碼連接第二十四緩沖器的輸入端，所述第十六、第十九、第二十一、第二十四緩沖器的輸出端連接十七緩沖器的輸入端；所述第二十五、第二十八、第三十一、第三十四緩沖器的輸出端連接第二十九緩沖器的輸入端所述第十七緩沖器及所述第二十九緩沖器的輸出端作為第四位編碼；
所述第一～第三十四緩沖器接收同一控制信號(hào)，當(dāng)所述控制信號(hào)起效時(shí)，若輸入為低電平則不影響輸出信號(hào)，若輸入為高電平則產(chǎn)生靜態(tài)電流。
2.根據(jù)權(quán)利要求1所述的15線轉(zhuǎn)4線編碼電路，其特征在于：所述第一～第三十四緩沖器包括：第一PMOS管、第一NMOS管、第二PMOS管、第二NMOS管；所述第一PMOS管與所述第一NMOS管的漏端相連、柵端相連，所述第一PMOS管的源端連接電源電壓，所述第一NMOS管的源端接地；所述第二PMOS管與所述第二NMOS管的漏端相連；所述第二PMOS管的柵端連接所述第一PMOS管與所述第一NMOS管的漏端、源端連接電源電壓；所述第二NMOS管的柵端連接所述控制信號(hào)、源端接地。
3.根據(jù)權(quán)利要求1所述的15線轉(zhuǎn)4線編碼電路，其特征在于：所述第一～第四位編碼的輸出端還分別連接一緩沖電路。
4.根據(jù)權(quán)利要求3所述的15線轉(zhuǎn)4線編碼電路，其特征在于：所述緩沖電路包括：第三PMOS管、第三NMOS管、第四PMOS管、第四NMOS管；所述第三PMOS管與所述第三NMOS管的漏端相連、柵端相連，所述第三PMOS管的源端連接電源電壓，所述第三NMOS管的源端接地；所述第四PMOS管與所述第四NMOS管的漏端相連、柵端連接所述第三PMOS管與所述第三NMOS管的漏端，所述第四PMOS管的源端連接電源電壓，所述第四NMOS管的源端接地。