本發(fā)明涉及電子技術(shù)領(lǐng)域，特別涉及一種數(shù)字頻率合成電路。

背景技術(shù)：

在頻率合成電路中，通常采用直接數(shù)字頻率合成技術(shù)(Direct Digital Synthesizer，DDS)實(shí)現(xiàn)所需波形的頻率合成。在現(xiàn)有技術(shù)中，為實(shí)現(xiàn)對不同的輸出波形進(jìn)行不同的調(diào)制方式和輸出，通常需要采用非常復(fù)雜的調(diào)制電路，比如在一個數(shù)字頻率合成電路中設(shè)計多個不同功能的調(diào)制電路以實(shí)現(xiàn)對不同的輸出波形進(jìn)行不同方式的調(diào)制和輸出導(dǎo)致電路結(jié)構(gòu)復(fù)雜，成本高。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種數(shù)字頻率合成電路，用于解決數(shù)字頻率合成電路結(jié)構(gòu)復(fù)雜、成本高的問題。

本發(fā)明提供一種數(shù)字頻率合成電路，該數(shù)字頻率合成電路包括：

直接數(shù)字頻率合成DDS電路，用于接收頻率控制字，并根據(jù)所述頻率控制字輸出模擬電壓信號；

調(diào)制器，用于對所述DDS電路輸出的模擬電壓信號進(jìn)行調(diào)制，將調(diào)制后的信號作為所述數(shù)字頻率合成電路的輸出；

時鐘信號產(chǎn)生電路，用于生成參考時鐘信號，并將所述參考時鐘信號輸出至所述DDS電路，作為所述DDS電路中部件同步工作的時鐘信號；

脈沖信號產(chǎn)生電路，用于生成第一脈沖信號，并將所述第一脈沖信號輸出至所述調(diào)制器和所述DDS，所述第一脈沖信號與所述參考時鐘信號相參，所述第一脈沖信號被用于對所述DDS電路輸出的模擬電壓信號進(jìn)行調(diào)制：當(dāng)述DDS輸出的模擬電壓信號為連續(xù)波信號時，所述第一脈沖信號用于控制所述調(diào)制器在輸出調(diào)制后的射頻信號的第一工作狀態(tài)與不輸出調(diào)制后的射頻信號的第二工作狀態(tài)之間進(jìn)行切換；當(dāng)所述DDS輸出的模擬電壓信號為線性調(diào)頻信號時，所述第一脈沖信號用于控制所述調(diào)制器在輸出調(diào)制后的射頻信號的第一工作狀態(tài)與不輸出調(diào)制后的射頻信號的第二工作狀態(tài)之間進(jìn)行切換；在所述DDS輸出的模擬電壓信號為線性調(diào)頻信號時，所述第一脈沖信號還用于控制所述DDS在輸出所述線性調(diào)頻信號的第三工作狀態(tài)與輸出連續(xù)波信號的第四工作狀態(tài)之間進(jìn)行切換。

上述方案中，只采用了一個所述脈沖信號產(chǎn)生電路與一個所述調(diào)制器就達(dá)到了對不同的輸出波形進(jìn)行不同方式的調(diào)制和輸出的技術(shù)效果，電路結(jié)構(gòu)簡單，不同與現(xiàn)有技術(shù)中需要額外設(shè)置多個不同功能的調(diào)制電路以實(shí)現(xiàn)調(diào)制器的不同調(diào)制方式的切換。通過本發(fā)明，可以簡化數(shù)字頻率合成電路的電路結(jié)構(gòu)，降低成本。

可選的，本發(fā)明可以根據(jù)具體情況需要配置所述DDS電路參數(shù)，使得所述DDS電路輸出任意波形的模擬電壓信號，例如正弦波、方波以及三角波，等等，本發(fā)明不做具體限制。

可選的，所述脈沖信號產(chǎn)生電路與所述時鐘信號產(chǎn)生電路的晶振相同。

可選的，所述脈沖信號產(chǎn)生電路還用于生成第二脈沖信號，所述第二脈沖信號與所述第一脈沖信號波形相同且相位不同，所述第二脈沖信號作為所述DDS電路的輸入信號，用于控制所述DDS電路輸出信號的相位清零。通過本方式，可以實(shí)現(xiàn)DDS輸出、DDS的工作時鐘以及參考時鐘信號三者的相參。

可選的，在所述第二脈沖信號的上升沿和下降沿的物理延時不同時，所述第二脈沖信號用于控制所述DDS電路在所述第二脈沖信號的上升沿以及下降沿對所述DDS的輸出信號進(jìn)行相位清零。通過本方式，可以實(shí)現(xiàn)所述DDS電路輸出的模擬電壓信號、DDS的工作時鐘以及參考時鐘三者的相參，保持相位同步。

可選的，所述脈沖信號產(chǎn)生電路，還用于生成第三脈沖信號，所述第三脈沖信號被所述調(diào)制器用于對輸出信號進(jìn)行相位調(diào)制。

可選的，所述脈沖信號產(chǎn)生電路為現(xiàn)場可編程門陣列(Field－Programmable Gate Array，F(xiàn)PGA)電路。通過本方式，用戶可以根據(jù)不同應(yīng)用場景，對FPGA編輯不同功能的程序，并進(jìn)行靈活地調(diào)用，產(chǎn)生不同的電路功能。可以進(jìn)一步簡化數(shù)字頻率合成電路的結(jié)構(gòu)，降低成本。

可選的，所述DDS電路包括相位累加器、正余弦轉(zhuǎn)換器、數(shù)模轉(zhuǎn)換器以及低通濾波電路。其中，相位累加器，用于接收頻率控制字(frequency control word，F(xiàn)TW)，實(shí)現(xiàn)相位累加，并輸出相位碼；正余弦轉(zhuǎn)換器，用于將所述相位累加器輸出的相位碼轉(zhuǎn)換為幅度碼；數(shù)模轉(zhuǎn)換器，用于根據(jù)所述正余弦轉(zhuǎn)換器輸出的所述幅度碼生成階梯電壓信號；低通濾波電路，用于對所述數(shù)模轉(zhuǎn)換器生成的所述階梯電壓信號進(jìn)行過濾，輸出所述模擬信號。通過本方式，使得頻率合成電路頻率分辨率高，穩(wěn)定度高，頻率變換速度快，并且頻率變化時相位連續(xù)；同時由于頻率的合成全部在數(shù)字域完成，使得相位、幅度和頻率的調(diào)制更加方便。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對實(shí)施例描述中所需要使用的附圖作簡要介紹，顯而易見地，下面描述中的附圖僅僅是本申請的一些實(shí)施例，對于本領(lǐng)域的普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明實(shí)施例中數(shù)字頻率合成電路的結(jié)構(gòu)示意圖；

圖2為本發(fā)明實(shí)施例中第一脈沖信號示意圖；

圖3為本發(fā)明實(shí)施例中線性調(diào)頻信號波形示意圖；

圖4為本發(fā)明另一實(shí)施例中數(shù)字頻率合成電路進(jìn)行信號處理的示意圖；

圖5為本發(fā)明實(shí)施例中DDS電路輸出線性調(diào)頻信號時的信號頻率時序圖；

圖6為本發(fā)明實(shí)施例中第二脈沖信號與第一脈沖信號的波形示意圖；

圖7為本發(fā)明實(shí)施例中DDS電路的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面通過附圖以及具體實(shí)施例對本發(fā)明技術(shù)方案做詳細(xì)的說明，應(yīng)當(dāng)理解本發(fā)明實(shí)施例以及實(shí)施例中的具體特征是對本發(fā)明技術(shù)方案的詳細(xì)的說明，而不是對本發(fā)明技術(shù)方案的限定，在不沖突的情況下，本發(fā)明實(shí)施例以及實(shí)施例中的技術(shù)特征可以相互組合。

本發(fā)明提供一種數(shù)字頻率合成電路，該數(shù)字頻率合成電路包括：直接數(shù)字頻率合成DDS電路100、調(diào)制器200、時鐘信號產(chǎn)生電路300、脈沖信號產(chǎn)生電路400。

參照圖1，時鐘信號產(chǎn)生電路300生成參考時鐘信號，并將參考時鐘信號輸出至DDS電路100；脈沖信號產(chǎn)生電路400生成第一脈沖信號，并將第一脈沖信號輸出至調(diào)制器200和DDS電路100；DDS電路100將接收的參考時鐘信號作為工作時鐘信號，并根據(jù)接收的頻率控制字進(jìn)行工作產(chǎn)生模擬電壓信號并將其輸出至調(diào)制器200；調(diào)制器200基于接收的第一脈沖信號對DDS電路100輸出的模擬電壓信號的幅度和相位進(jìn)行調(diào)制，并將調(diào)制后的信號作為數(shù)字頻率合成電路的輸出信號輸出。

其中，調(diào)制器200對模擬電壓信號的幅度和相位進(jìn)行調(diào)制的具體過程為：

當(dāng)DDS電路100輸出的模擬電壓信號為連續(xù)波信號時，第一脈沖信號用于控制所述調(diào)制器在輸出調(diào)制后的射頻信號的第一工作狀態(tài)與不輸出調(diào)制后的射頻信號的第二工作狀態(tài)之間進(jìn)行切換。參照圖2，第一脈沖信號為連續(xù)輸出的頻率穩(wěn)定的高低電平信號。第一脈沖信號從脈沖信號產(chǎn)生電路400輸出到調(diào)制器中作為連續(xù)波信號輸出的觸發(fā)信號，以控制調(diào)制器200對調(diào)制后的射頻信號的輸出：當(dāng)?shù)谝幻}沖信號為高電平時，啟動調(diào)制器200連續(xù)波信號的輸出模式，調(diào)制器200輸出調(diào)制后的連續(xù)波信號；當(dāng)?shù)谝幻}沖信號為低電平時，關(guān)閉調(diào)制器200連續(xù)波信號的輸出，停止調(diào)制器200輸出調(diào)制后的連續(xù)波信號。通過本方式，可以實(shí)現(xiàn)調(diào)制器200在輸出的連續(xù)波信號和不輸出連續(xù)波信號兩種模式之間自動切換。

當(dāng)DDS電路100輸出的模擬電壓信號為線性調(diào)頻信號時，第一脈沖信號用于控制DDS電路100在輸出對線性調(diào)頻信號進(jìn)行調(diào)制后的信號的第三工作狀態(tài)與基于所述線性調(diào)頻信號輸出連續(xù)波信號的第四工作狀態(tài)之間進(jìn)行切換。參照圖3、圖5，T1時刻至T2時刻，第一脈沖信號為高電平，此時DDS電路100為線性調(diào)頻輸出模式，DDS電路100輸出信號為線性調(diào)頻信號波形，線性調(diào)頻信號的頻率f隨時間T線性增加，T1時刻線性調(diào)頻信號的頻率為f1，T2時刻線性調(diào)頻信號的頻率為f2，f1<f2；T2時刻至T3時刻，第一脈沖信號跳轉(zhuǎn)為低電平，DDS電路100切換到連續(xù)波輸出模式，DDS電路100輸出信號為連續(xù)波信號，連續(xù)波信號的頻率保持為f1不變；T3時刻至T4時刻，第一脈沖信號為高電平，此時DDS電路100為線性調(diào)頻輸出模式，DDS電路100輸出信號為線性調(diào)頻信號波形，線性調(diào)頻信號的頻率隨時間線性增加，T3時刻線性調(diào)頻信號的頻率為f1，T4時刻線性調(diào)頻信號的頻率為f2，f1<f2；T4時刻至T5時刻，第一脈沖信號跳轉(zhuǎn)為低電平，DDS電路100切換到連續(xù)波輸出模式，DDS電路100輸出信號為連續(xù)波信號，連續(xù)波信號的頻率保持為f1不變。通過本方式，可以實(shí)現(xiàn)DDS電路100輸出信號在頻率穩(wěn)定的連續(xù)波信號和頻率線性增加的線性調(diào)頻信號之間自動切換。

參照圖5，第一脈沖信號還用于控制所述調(diào)制器200在輸出調(diào)制后的線性調(diào)頻信號的第一工作狀態(tài)與不輸出調(diào)制后的線性調(diào)頻信號的第二工作狀態(tài)之間進(jìn)行切換。在T1至T2時刻、T3至T4時刻，即第一脈沖為高電平時，此時調(diào)制器200輸出信號為頻率線性增加的線性調(diào)頻信號；在0至T1時刻、T2至T3時刻以及T4至T5時刻，即第一脈沖為低電平時，此時調(diào)制器200無信號輸出。

上述方案中，當(dāng)DDS電路100輸出的模擬電壓信號為連續(xù)波信號和線性調(diào)頻信號時，第一脈沖信號用于控制所述調(diào)制器200在輸出調(diào)制后的射頻信號的第一工作狀態(tài)與不輸出調(diào)制后的射頻信號的第二工作狀態(tài)之間進(jìn)行切換，使得數(shù)字頻率合成電路的輸出信號的幅度不連續(xù)；當(dāng)DDS電路100輸出的模擬電壓信號為線性調(diào)頻信號時，所述第一脈沖信號還用于控制所述DDS電路100在輸出所述線性調(diào)頻信號的第三工作狀態(tài)與輸出連續(xù)波信號的第四工作狀態(tài)之間進(jìn)行切換。上述方案只采用了一個所述脈沖信號產(chǎn)生電路400與一個所述調(diào)制器200就達(dá)到了對不同的輸出波形進(jìn)行不同方式的調(diào)制和輸出的技術(shù)效果，電路結(jié)構(gòu)簡單，不同與現(xiàn)有技術(shù)中需要額外設(shè)置多個不同功能的調(diào)制電路以實(shí)現(xiàn)調(diào)制器的不同調(diào)制方式的切換。通過本發(fā)明，可以簡化數(shù)字頻率合成電路的電路結(jié)構(gòu)，降低成本。

可選的，本發(fā)明可以根據(jù)具體情況需要配置DDS電路100工作參數(shù)，使得DDS電路100輸出任意波形的模擬電壓信號，例如正弦波、方波以及三角波，等等，本發(fā)明不做具體限制。如圖2所示，模擬電壓信號為連續(xù)輸出的正弦波信號，僅在于舉例，不能以此限定本發(fā)明實(shí)施例的范圍。

可選的，DDS電路100輸出信號為連續(xù)波信號時，DDS電路100使用小數(shù)模式輸出連續(xù)波。使用小數(shù)模式可以有效消除量化誤差，使DDS電路100輸出的模擬電壓信號的頻率與理論值沒有偏差，從而使使得輸出的模擬電壓信號與參考時鐘信號相參。

可選的，時鐘信號產(chǎn)生電路300為鎖相環(huán)電路結(jié)構(gòu)，使得輸出的參考時鐘信號與晶振500相參，同時提高參考時鐘信號的分辨率、降低參考時鐘信號的雜散。

可選的，脈沖信號產(chǎn)生電路400與時鐘信號產(chǎn)生電路300的晶振500相同，使得脈沖信號產(chǎn)生電路400輸出的第二脈沖信號和時鐘信號產(chǎn)生電路300輸出的參考時鐘信號相參。

在現(xiàn)有技術(shù)中，DDS電路100輸出信號為線性調(diào)頻信號時，DDS電路100不支持小數(shù)模式，而非小數(shù)模式下的DDS電路100存在量化誤差，導(dǎo)致DDS電路100輸出的模擬電壓信號、DDS的工作時鐘信號以及參考時鐘信號三者相位不相參。

為了解決該問題，參照圖4，本發(fā)明的一個實(shí)施例中，脈沖信號產(chǎn)生電路400生成第一脈沖信號以及第二脈沖信號，并將第一脈沖信號以及第二脈沖信號發(fā)送至DDS電路100。參照圖6，第二脈沖信號與第一脈沖信號波形相同且相位不同。脈沖信號產(chǎn)生電路400將生成的第二脈沖信號發(fā)送至DDS電路100，控制DDS電路100輸出的模擬電壓信號在第二脈沖信號的上升沿或下降沿時刻對相位自動清零，使得DDS電路100輸出的模擬電壓信號的相位和第二脈沖信號的相位相參；并且脈沖信號產(chǎn)生電路400和時鐘信號產(chǎn)生電路300共用一個晶振500，所以第二脈沖信號和時鐘信號產(chǎn)生電路300輸出的參考時鐘信號相參，使得每個第一脈沖信號寬度內(nèi)射頻信號輸出期間，DDS電路100輸出的模擬電壓信號能夠保持相位同步，從而實(shí)現(xiàn)DDS輸出、DDS的工作時鐘以及參考時鐘信號三者的相參，解決了現(xiàn)有技術(shù)中三者難以同步的問題。

可選的，第二脈沖信號的上升沿和下降沿的物理延時不同，第二脈沖信號控制DDS電路100在第二脈沖信號的上升沿時刻以及下降沿時刻對DDS電路100的輸出模擬電壓信號均進(jìn)行相位清零。如圖6所示，第一脈沖信號的上升沿和第二脈沖信號的上升沿保持時間間隔t1，第一脈沖信號的下降沿和第二脈沖信號的下降沿保持時間間隔t1，并且第二脈沖信號的每個脈沖的時間寬度和周期均保持一致、每個第一脈沖信號的脈沖的時間寬度和周期保持一致。DDS電路100在每個第二脈沖信號的上升沿時刻和下降沿時刻啟動DDS電路100自動對模擬電壓信號的相位清零，使得DDS電路100輸出的模擬電壓信號在第二脈沖信號的下降沿開始保持相位同步，最終使得在每個第一脈沖信號的觀察窗口內(nèi)DDS電路100輸出的模擬電壓信號均能保持相位同步，從而實(shí)現(xiàn)DDS電路100輸出的模擬電壓信號、DDS的工作時鐘以及參考時鐘三者的相參，保持相位同步。

可選的，所述脈沖信號產(chǎn)生電路400，還用于生成第三脈沖信號，所述第三脈沖信號被所述調(diào)制器200用于對輸出信號進(jìn)行相位調(diào)制。

可選的，所述第三脈沖信號控制調(diào)制器200輸出信號的相位是否翻轉(zhuǎn)180度。

可選的，脈沖信號產(chǎn)生電路400為現(xiàn)場可編程門陣列(Field－Programmable Gate Array，F(xiàn)PGA)電路，現(xiàn)場可編程門陣列FPGA電路包括FPGA芯片。FPGA具有大規(guī)模、高集成度以及可多次重復(fù)編程的優(yōu)點(diǎn)，用戶可以根據(jù)不同應(yīng)用場景，對FPGA編輯不同功能的程序，并進(jìn)行靈活地調(diào)用，產(chǎn)生不同的電路功能。因此，使用FPGA21對頻率合成電路進(jìn)行設(shè)計可以進(jìn)一步簡化數(shù)字頻率合成電路的結(jié)構(gòu)，降低成本；同時由于其可多次重復(fù)編輯的特性，極大地提高了電路設(shè)計的靈活性和通用性。

可選的，參考圖7，DDS電路100包括：相位累加器101、正余弦轉(zhuǎn)換器102、數(shù)模轉(zhuǎn)換器103、低通濾波電路104。DDS電路100利用采樣定理，通過查表法產(chǎn)生波形，具體工作過程為：

相位累加器101接收頻率控字(frequency control word，F(xiàn)TW)，并在參考時鐘信號的作用下，實(shí)現(xiàn)相位累加，并輸出相位碼；正余弦轉(zhuǎn)換器102，接收相位累加器輸出的相位碼并通過查表將其轉(zhuǎn)換為幅度碼輸出；數(shù)模轉(zhuǎn)換器103根據(jù)正余弦轉(zhuǎn)換器輸出的幅度碼生成階梯電壓信號；低通濾波電路104接收數(shù)模轉(zhuǎn)換器生成的階梯電壓信號并對其進(jìn)行過濾處理，最終輸出模擬信號。

上述方案中，從相位概念出發(fā)直接合成所需波形，與傳統(tǒng)的頻率合成技術(shù)相比，DDS技術(shù)的頻率分辨率高，穩(wěn)定度高，頻率變換速度快，并且頻率變化時相位連續(xù)。由于頻率的合成全部在數(shù)字域完成，使得相位、幅度和頻率的調(diào)制更加方便。

本發(fā)明實(shí)施例中提供的一個或多個技術(shù)方案，至少具有如下技術(shù)效果或優(yōu)點(diǎn)：

1、上述電路基于第一脈沖信號對DDS電路輸出的不同的模擬電壓信號采用不同的調(diào)制方式，并且只采用了一個脈沖信號產(chǎn)生電路與一個調(diào)制器就達(dá)到了對不同的輸出波形進(jìn)行不同方式的調(diào)制和輸出的技術(shù)效果，電路結(jié)構(gòu)簡單，不同與現(xiàn)有技術(shù)中需要額外設(shè)置多個不同功能的調(diào)制電路以實(shí)現(xiàn)調(diào)制器的不同調(diào)制方式的切換。通過本發(fā)明，可以簡化數(shù)字頻率合成電路的電路結(jié)構(gòu)，降低成本。

2、脈沖信號產(chǎn)生電路生成的第二脈沖信號與第一脈沖信號波形相同且相位不同，第二脈沖信號作為DDS電路的輸入信號，用于控制所述DDS電路輸出信號的相位清零，實(shí)現(xiàn)了DDS輸出、DDS的工作時鐘以及參考時鐘信號三者的相參。

本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)明白，本申請的實(shí)施例可提供為方法、系統(tǒng)、或計算機(jī)程序產(chǎn)品。因此，本申請可采用完全硬件實(shí)施例、完全軟件實(shí)施例、或結(jié)合軟件和硬件方面的實(shí)施例的形式。而且，本申請可采用在一個或多個其中包含有計算機(jī)可用程序代碼的計算機(jī)可用存儲介質(zhì)(包括但不限于磁盤存儲器、CD-ROM、光學(xué)存儲器等)上實(shí)施的計算機(jī)程序產(chǎn)品的形式。

本申請是參照根據(jù)本申請實(shí)施例的方法、設(shè)備(系統(tǒng))、和計算機(jī)程序產(chǎn)品的流程圖和/或方框圖來描述的。應(yīng)理解可由計算機(jī)程序指令實(shí)現(xiàn)流程圖和/或方框圖中的每一流程和/或方框、以及流程圖和/或方框圖中的流程和/或方框的結(jié)合?？商峁┻@些計算機(jī)程序指令到通用計算機(jī)、專用計算機(jī)、嵌入式處理機(jī)或其他可編程數(shù)據(jù)處理設(shè)備的處理器以產(chǎn)生一個機(jī)器，使得通過計算機(jī)或其他可編程數(shù)據(jù)處理設(shè)備的處理器執(zhí)行的指令產(chǎn)生用于實(shí)現(xiàn)在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中指定的功能的裝置。

顯然，本領(lǐng)域的技術(shù)人員可以對本申請進(jìn)行各種改動和變型而不脫離本申請的精神和范圍。這樣，倘若本申請的這些修改和變型屬于本申請權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本申請也意圖包含這些改動和變型在內(nèi)。