本發(fā)明涉及小數(shù)分頻頻率技術領域，尤其涉及一種改進型的MASH結構Sigma-Delta調制器。

背景技術：

Sigma-Delta 調制技術自二十世紀六十年代誕生以來，經過若干年的發(fā)展，現(xiàn)已成為超大規(guī)模集成電路系統(tǒng)中實現(xiàn)高性能模數(shù)轉換接口電路的主流技術之一?；赟igma-Delta調制技術的Sigma-Delta數(shù)據(jù)轉換器，結合應用過采樣技術和噪聲整形技術，能夠把量化噪聲推到高頻端，從而顯著地提高數(shù)據(jù)轉換器的信噪比。簡而言之，Sigma-Delta調制器用以將一連續(xù)時間，連續(xù)幅度的輸入信號轉換成為一離散時間，離散幅度的輸出序列。

隨著無線通信技術的迅速發(fā)展，人們對于頻率合成器的性能要求也在不斷提高。其中，基于Sigma-Delta調制器的小數(shù)N頻率合成器因其能同時實現(xiàn)較高的頻率分辨率和環(huán)路帶寬，而得到廣泛研究和應用。調制器在控制合成器分頻比的同時，能夠對量化噪聲進行整形以實現(xiàn)高效抑制。在多種Sigma-Delta調制器中，MASH具有簡單和穩(wěn)定的優(yōu)點，因而被廣泛應用到小數(shù)N頻率綜合器中。由于Sigma-Delta調制器實質是為一個有限狀態(tài)機（FSM），在輸入為常量時其輸出將為周期序列，進而造成量化噪聲序列也將周期性地呈現(xiàn)。一般認為，序列長度或量化噪聲的周期依賴于調制器的輸入、初始條件和結構。研究發(fā)現(xiàn)較短的序列長度將在輸出噪聲功率密度譜中產生明顯的雜散分量，這將直接降低了小數(shù)N頻率合成器輸出頻譜的純度。

針對Sigma-Delta調制器輸出序列長度較短的問題，目前存在兩類解決方案：擾動性方法和確定性方法。擾動性方法主要通過疊加隨機抖動以破壞序列的周期性，但這種方法抬高了輸出信號的噪底。相比之下，確定性方法主要通過結構改造延長輸出序列長度而不會有增大噪聲問題。確定性方法結構改造的一種方案是采用PM-MASH結構，PM-MASH結構如圖3所示，它將一階1-bit誤差反饋型調制器（EFM1）的量化器模數(shù)設置為質數(shù)（M_p）。其產生的序列長度獨立于輸入值和初始條件，僅取決于第一級PM-EFM1的量化間隔。但PM-MASH需要通過增大量化間隔來增大序列長度，這無疑將增加硬件開銷。另一種方案是采用SP-MASH結構，如圖4所示，它的級聯(lián)方式與傳統(tǒng)MASH類似，但在級聯(lián)單元之間增加了額外的前饋連接。這種方法在相同硬件成本下能夠獲得比傳統(tǒng)結構更大的序列長度。但是該結構對于有些輸入值，輸出序列不夠長，導致輸出頻譜存在雜散。2007年，K. Hosseini 和 M. P. Kennedy等人在IEEE Transactions on Circuits and Systems I: Regular Papers中發(fā)表的“Maximum sequence length MASH digital delta-sigma modulators”中提出了HK-MASH 結構，如圖5所示，圖中的HK-EFM1結構如圖6所示，與傳統(tǒng)EFM1相比，HK-EFM1在輸出端引入一個反饋單元az^-1到輸入端，選擇合適的a使（-a）等于比小的最大質數(shù)，n₀是調制器的數(shù)據(jù)位寬。HK-MASH結構的輸出序列與輸入值和初始條件無關，其序列長度為（-a）^L，其中L為HK-MASH中HK-EFM1的個數(shù)，輸入值X為范圍在[1 ，M-a-1]的常數(shù)。

技術實現(xiàn)要素：

為了解決PM-MASH結構和SP-MASH結構序列長度有限導致輸出頻譜存在雜散的問題，本發(fā)明提供了一種改進型的MASH結構 Sigma-Delta調制器，結構簡單，輸出的序列與輸入值和初始條件無關。

本發(fā)明解決技術問題所采用的方案是：一種改進型的MASH結構 Sigma-Delta調制器，所述調制器包括一第一調制器單元模塊和由一級以上依次級聯(lián)的調制器級聯(lián)單元模塊組成的級聯(lián)模塊組；所述第一調制器單元模塊與級聯(lián)模塊組相級聯(lián)；所述第一調制器單元模塊由第一調制器和第一加法器組成；所述第一調制器的輸出端與級聯(lián)模塊組的輸入端連接，所述第一加法器的輸入端與所述第一調制器的輸出端和級聯(lián)模塊組的輸出端電連，所述第一調制器單元模塊的輸入端為第一調制器的輸入端，所述第一調制器單元模塊的輸出端為第一加法器的輸出端。

進一步的，所述級聯(lián)模塊組由第一級調制器級聯(lián)單元模塊至第N級調制器級聯(lián)單元模塊組成，所述調制器的總級數(shù)為L=N+1，其中L為大于或等于2的正整數(shù)；第一級調制器級聯(lián)單元模塊至第N級調制器級聯(lián)單元模塊均由第二調制器、第二加法器、第三加法器和第一鎖存器組成，并且第一級調制器級聯(lián)單元模塊中第二調制器的輸入端作為級聯(lián)模塊組的輸入端，第一級調制器級聯(lián)單元模塊中第二加法器的輸出端作為級聯(lián)模塊組的輸出端。

進一步的，在所述級聯(lián)模塊組中，后一級的調制器級聯(lián)單元模塊的第二調制器的第一輸入端和第二輸入端分別與前一級的調制器級聯(lián)單元模塊的第二調制器的信號輸出端與量化誤差輸出端電連；前一級的調制器級聯(lián)單元模塊中的第三加法器輸入端與前一級調制器級聯(lián)單元模塊中的第二調制器的信號輸出端和后一級的調制器級聯(lián)單元模塊的第二加法器的輸出端電連；在所述級聯(lián)模塊組中，每級調制器級聯(lián)單元模塊中的第二加法器的輸入端與其第三加法器的輸出端和第一鎖存器的輸出端電連，并且每級調制器級聯(lián)單元模塊中的第一鎖存器的輸入端與其第三加法器的輸出端電連；所述第N級的調制器級聯(lián)單元模塊的第三加法器的一個輸入端接地，另一個輸入端接其第二調制器的信號輸出端。

進一步的，前一級調制器級聯(lián)單元模塊中的第三加法器用于將前一級調制器級聯(lián)單元模塊中的第二調制器的信號輸出端輸出的值和后一級的調制器級聯(lián)單元模塊的第二加法器的輸出端輸出的值相加，每級調制器級聯(lián)單元模塊中的第二加法器用于將該級調制器級聯(lián)單元模塊中第三加法器的輸出端輸出的值與該級調制器級聯(lián)單元模塊中第一鎖存器的輸出端輸出的值相減。

進一步的，所述第一調制器和第二調制器均包括第一輸入端、第二輸入端、信號輸出端和量化誤差輸出端；所述第一級調制器級聯(lián)單元模塊中第二調制器的第一輸入端和第二輸入端作為級聯(lián)模塊組的輸入端，所述第一調制器的信號輸出端和量化誤差輸出端分別與所述第一級調制器級聯(lián)單元模塊中第二調制器的第一輸入端和第二輸入端電連；所述第一調制器的信號輸出端與第一加法器的輸入端電連；所述第一調制器的第一輸入端和第二輸入端作為所述第一調制器單元模塊的輸入端。

進一步的，所述第一調制器和第二調制器均為SH-EFM1結構，所述SH-EFM1結構由第四加法器、第五加法器、量化器、乘法器和第二鎖存器組成，其中第四加法器包括第一輸入端、第二輸入端和第三輸入端，所述第四加法器的第一輸入端和第二輸入端作為所述第一調制器或第二調制器的第一輸入端和第二輸入端，所述第四加法器的第三輸入端與第二鎖存器的輸出端電連，所述第五加法器的輸入端與第四加法器的輸出端和乘法器的輸出端電連，所述第五加法器的輸出端與第二鎖存器的輸入端電連；所述第四加法器的輸出端與量化器的輸入端連接，所述量化器的輸出端與乘法器的輸入端連接，所述第五加法器的輸出端作為所述第一調制器或第二調制器的量化誤差輸出端；所述量化器的輸出端作為所述第一調制器和第二調制器的信號輸出端；所述第五加法器用于將第四加法器輸出的值與乘法器輸出的值相減；所述第四加法器用于將第四加法器的第一、第二和第三輸入的值相加。

進一步的，所述量化器的量化間隔為Mp,其中Mp為質數(shù)。

進一步的，所述的量化間隔M_p是比小的最大質數(shù)，n₀是所述的第一調制器和第二調制器的數(shù)據(jù)位寬，并且所述第一調制器和第二調制器的數(shù)據(jù)位寬相同。

進一步的，所述第一調制器的第一輸入端輸入的值為X，所述第一調制器的第二輸入端接地，X的范圍為[1 ，M_p-1]的常數(shù)。

與現(xiàn)有技術相比，本發(fā)明有以下有益效果：實現(xiàn)在相同數(shù)據(jù)位寬情況下，本發(fā)明的輸出序列長度與HK-MASH一樣，但調制器結構比HK-MASH更簡單，而且其輸出序列長度也獨立于輸入值和初始條件，并且具有相當?shù)脑肼曊文芰?，輸出噪聲頻譜不存在明顯雜散。

附圖說明

下面結合附圖對本發(fā)明專利進一步說明。

圖1為本發(fā)明實施例提供的改進型的MASH 1-1-1 結構 Sigma-Delta調制器的結構框圖；

圖2圖1為本發(fā)明實施例提供的改進型的MASH 1-1-1 結構 Sigma-Delta調制器的SH-EFM1結構的結構框圖；

圖2中：

1-第四加法器；2-第五加法器；3-第二鎖存器；4-量化器；5-乘法器。

圖3 是PM-MASH 1-1-1結構Sigma-Delta調制器結構框圖。其中PM-EFM1表示量化間隔為質數(shù)Mp的EFM1，e_i[n]和y_i[n]分別表示PM-EFM1的量化誤差輸出端和信號輸出端信號，其中i=1,2,3。X為PM-MASH 1-1-1結構的輸入端，y[n]為PM-MASH 1-1-1結構的輸出端。

圖4 是SP-MASH 1-1-1 結構Sigma-Delta調制器結構框圖。其中SP-EFM1為SP-MASH 1-1-1結構的基本組成單元。e_i[n]和y_i[n]分別表示SP-EFM1的量化誤差輸出端和信號輸出端，其中i=1,2,3。X為SP-MASH 1-1-1結構的輸入端，y[n]為SP-MASH 1-1-1結構的輸出端。

圖5是 HK-MASH 1-1-1結構Sigma-Delta調制器結構框圖。其中HK-EFM1為HK-MASH 1-1-1結構的基本組成單元。e_i[n]和y_i[n]分別表示HK-EFM1的量化誤差輸出端和信號輸出端，其中i=1,2,3。X為HK-MASH 1-1-1結構的輸入端，y[n]為HK-MASH 1-1-1結構的輸出端。

圖6是HK-EFM1調制器的結構框圖。它在輸出端引入一個反饋單元az^-1到輸入端，e_i-1[n]連接到第i-1級HK-EFM1的量化誤差輸出端，e_i[n]和y_i[n]分別表示HK-EFM1的量化誤差輸出端和信號輸出端。

圖7是輸入9-bit PM-MASH 1-1-1結構、19-bit PM-MASH 1-1-1和9-bit本發(fā)明提供的MASH 1-1-1結構對噪聲的整形效果對比，其中對應的輸入分別為256、262144和256。

圖8是輸入X為256時，數(shù)據(jù)位寬同為9-bit的SP-MASH 1-1-1結構和本發(fā)明提供的MASH 1-1-1結構對噪聲的整形效果對比。

圖9是輸入X為256時，數(shù)據(jù)位寬同為9-bit的HK-MASH 1-1-1結構和本發(fā)明提供的MASH 1-1-1對噪聲的整形效果對比。

圖7-9中，SH-MASH 1-1-1表示本發(fā)明提供的MASH 1-1-1結構。

具體實施方式

下面結合附圖和具體實施方式對本發(fā)明進一步說明。

如圖1所示，本實施例的一種改進型的MASH結構 Sigma-Delta調制器，包括一第一調制器單元模塊和由一級以上依次級聯(lián)的調制器級聯(lián)單元模塊組成的級聯(lián)模塊組；所述第一調制器單元模塊與級聯(lián)模塊組相級聯(lián)；所述第一調制器單元模塊由第一調制器和第一加法器組成；所述第一調制器的輸出端與級聯(lián)模塊組的輸入端連接，所述第一加法器的輸入端與所述第一調制器的輸出端和級聯(lián)模塊組的輸出端電連，所述第一調制器單元模塊的輸入端為第一調制器的輸入端，所述第一調制器單元模塊的輸出端為第一加法器的輸出端。

從上述可知，本發(fā)明的有益效果在于：在不明顯增加數(shù)據(jù)位寬的情況下，其輸出序列長度獨立于輸入值和初始條件，并且具有良好的噪聲整形能力，輸出噪聲頻譜不存在明顯雜散。

在本實施例中，所述級聯(lián)模塊組由第一級調制器級聯(lián)單元模塊至第N級調制器級聯(lián)單元模塊組成，調制器總的級數(shù)L=N+1，其中L為大于或等于2的正整數(shù)；第一級調制器級聯(lián)單元模塊至第N級調制器級聯(lián)單元模塊均由第二調制器、第二加法器、第三加法器和第一鎖存器組成，并且第一級調制器級聯(lián)單元模塊中第二調制器的輸入端作為級聯(lián)模塊組的輸入端，第一級調制器級聯(lián)單元模塊中第二加法器的輸出端作為級聯(lián)模塊組的輸出端。如圖1所示，其中N等于2,L等于3，即所述級聯(lián)模塊組包括第一級調制器級聯(lián)單元模塊和第二級調制器級聯(lián)單元模塊，所述級聯(lián)模塊組與第一調制器單元模塊構成三級調制。如圖1所示，本發(fā)明提供的一種改進型的MASH結構 Sigma-Delta調制器，由第一調制器單元模塊s1、第一級調制器級聯(lián)單元模塊s2和第二級調制器級聯(lián)單元模塊s3組成，其中所述的第一調制器單元模塊s1，包括第一調制器100與第一加法器101，所述第一調制器單元模塊s1中的第一調制器100有第一輸入端x11、第二輸入端x12、信號輸出端y1以及量化誤差輸出端e1。所述第一調制器單元模塊s1的第一調制器100的信號輸出端y1和量化誤差輸出端e1分別連接到第一級調制器級聯(lián)單元模塊s2的第二調制器200的第一輸入端x21和第二輸入端x22；

所述第一級調制器級聯(lián)單元模塊s2，包括第二調制器200、第二加法器201、第三加法器202和第一鎖存器203。所述第一級調制器級聯(lián)單元模塊s2中的第二調制器200有第一輸入端x21、第二輸入端x22、信號輸出端y2和量化誤差輸出端e2。

所述第二級調制器級聯(lián)單元模塊s3，包括第二調制器300、第二加法器301、第三加法器302、第一鎖存器303。所述的第二級調制器級聯(lián)單元模塊s3中的第二調制器300有第一輸入端x31、第二輸入端x32、信號輸出端y3和量化誤差輸出端e3。

其中，第一加法器101對所述第一調制器100的信號輸出端y1的輸出信號和所述第一級調制器級聯(lián)單元模塊s2中第二加法器201的輸出信號進行相加并輸出控制信號y[n]，所述第一調制器100的第一輸入端x11接輸入常數(shù)X，其第二輸入端x12接地電位。

所述第一級調制器級聯(lián)單元模塊s2中的第二加法器201用于對其第三加法器202的輸出信號和其第一鎖存器203的輸出信號作減法運算，并輸出到所述第一加法器101；

所述第一級調制器級聯(lián)單元模塊s2中的第三加法器202用于對其第二調制器200的信號輸出端y2的輸出信號與第二級調制器級聯(lián)單元模塊s3中的第二加法器301的輸出信號相加，并輸出到第一級調制器級聯(lián)單元模塊s2中的第二加法器201的輸入端和第一級調制器級聯(lián)單元模塊s2中的第一鎖存器203的輸入端；

所述的第二級調制器級聯(lián)單元模塊s3中的第二調制器300、第二加法器301、第三加法器302、第一鎖存器303的連接關系與所述的第一級調制器級聯(lián)單元模塊s2的第二調制器200、第二加法器201、第三加法器202、第一鎖存器203的連接關系類似，不同之處在于第二級調制器級聯(lián)單元模塊s3的第三加法器302的一個輸入端接地電位。

當N等于2時的Sigma-Delta調制器的具體控制方法如下：

將直流信號提供給第一調制器100的第一輸入端x11，將第一調制器的第二輸入端x12接地電位；將第一調制器100的信號輸出端y1的輸出信號和量化誤差輸出端e1的輸出信號分別輸入至第一級調制器級聯(lián)單元模塊s2中的第二調制器200的第一輸入端x21和第二輸入端x22；

將第一級調制器級聯(lián)單元模塊s2中的第二調制器200的信號輸出端y2的輸出信號和量化誤差輸出端e2的輸出信號分別輸入到第二級調制器級聯(lián)單元模塊s3中的第二調制器300的第一輸入端x31和第二輸入端x32；

第二級調制器級聯(lián)單元模塊s3中的第三加法器302將第二調制器300的信號輸出端y3的輸出信號與零信號相加，并輸出到第二級調制器級聯(lián)單元模塊s3中的第二加法器301和第一鎖存器303；

第二級調制器級聯(lián)單元模塊s3中第二加法器301將第二級調制器級聯(lián)單元模塊s3中第三加法器302的輸出信號和第一鎖存器303的輸出信號作減法運算，并輸出到第一級調制器級聯(lián)單元模塊s2中第三加法器202；

第一級調制器級聯(lián)單元模塊s2中第三加法器202將第二級調制器級聯(lián)單元模塊s3中的第二加法器301的輸出信號與第一級調制器級聯(lián)單元模塊s2中第二調制器200的信號輸出端y2的輸出信號相加，并輸出到第一級調制器級聯(lián)單元模塊s2中第二加法器201和第一鎖存器203的輸入端；

第一級調制器級聯(lián)單元模塊s2中的第二加法器201將其第三加法器202輸出信號和其第一鎖存器203的輸出信號作減法運算，并輸出到所述第一加法器101；

所述第一加法器101將第一級調制器級聯(lián)單元模塊s2中第二加法器201的輸出信號與第一調制器100的信號輸出端y1的輸出信號相加，并輸出控制信號y[n]。

在本實施例中，在所述級聯(lián)模塊組中，后一級的調制器級聯(lián)單元模塊的第二調制器的第一輸入端和第二輸入端分別與前一級的調制器級聯(lián)單元模塊的第二調制器的信號輸出端與量化誤差輸出端電連；前一級的調制器級聯(lián)單元模塊中的第三加法器輸入端與前一級調制器級聯(lián)單元模塊中的第二調制器的信號輸出端和后一級的調制器級聯(lián)單元模塊的第二加法器的輸出端電連；在所述級聯(lián)模塊組中，每級調制器級聯(lián)單元模塊中的第二加法器的輸入端與其第三加法器的輸出端和第一鎖存器的輸出端電連，并且每級調制器級聯(lián)單元模塊中的第一鎖存器的輸入端與其第三加法器的輸出端電連。所述第N級的調制器級聯(lián)單元模塊的第三加法器的一個輸入端接地。如當N等于2時，第二級調制器級聯(lián)單元模塊s3的第三加法器302的一個輸入端接地電位。

在本實施例中，前一級調制器級聯(lián)單元模塊中的第三加法器用于將前一級調制器級聯(lián)單元模塊中的第二調制器的信號輸出端輸出的值和后一級的調制器級聯(lián)單元模塊的第二加法器的輸出端輸出的值相加，每級調制器級聯(lián)單元模塊中的第二加法器用于將該級調制器級聯(lián)單元模塊中第三加法器的輸出端輸出的值與該級調制器級聯(lián)單元模塊中第一鎖存器的輸出端輸出的值相減。

在本實施例中，所述第一調制器和第二調制器均包括第一輸入端、第二輸入端、信號輸出端和量化誤差輸出端；所述第一級調制器級聯(lián)單元模塊中第二調制器的第一輸入端和第二輸入端作為級聯(lián)模塊組的輸入端，所述第一調制器的信號輸出端和量化誤差輸出端分別與所述第一級調制器級聯(lián)單元模塊中第二調制器的第一輸入端和第二輸入端電連；所述第一調制器的信號輸出端與第一加法器的輸入端電連；所述第一調制器的第一輸入端和第二輸入端作為所述第一調制器單元模塊的輸入端。

在本實施例中，所述第一調制器和第二調制器均為SH-EFM1結構，所述SH-EFM1結構由第四加法器1、第五加法器2、量化器4、乘法器5和第二鎖存器3組成，其中第四加法器1包括第一輸入端、第二輸入端和第三輸入端，所述第四加法器1的第一輸入端和第二輸入端作為所述第一調制器和第二調制器的第一輸入端和第二輸入端，所述第四加法器1的第三輸入端與第二鎖存器3的輸出端電連，所述第五加法器2的輸入端與第四加法器1的輸出端和乘法器5的輸出端電連，所述第五加法器2的輸出端與第二鎖存器3的輸入端電連；所述第四加法器1的輸出端與量化器4的輸入端連接，所述量化器4的輸出端與乘法器5的輸入端連接，所述第五加法器2的輸出端作為所述第一調制器或第二調制器的量化誤差輸出端；所述量化器4的輸出端作為所述第一調制器或第二調制器的信號輸出端；所述第五加法器2用于將第一加法器輸出的值與乘法器5輸出的值相減；所述第四加法器1用于將第四加法器1的第一、第二和第三輸入的值相加。如圖2所示，所述的SH-EFM1結構具有第一輸入端xi1、第二輸入端xi2、信號輸出端yi和量化誤差輸出端ei。其中，所述的量化器4的量化間隔為一個質數(shù)M_p。所述的第四加法器1用于對第一輸入端xi1的輸入信號、第二輸入端xi2的輸入信號以及第二鎖存器3的輸出信號相加，并輸出到量化器4和第五加法器2的輸入端。所述的量化器4用于對所述的第四加法器1的輸出信號進行量化，并輸出到信號輸出端yi，所述乘法器5用于對信號輸出端yi的信號乘以質數(shù)M_p運算，并輸出到所述第五加法器2。所述第五加法器2用于對第四加法器1的輸出信號和所述乘法器5的輸出信號作減法運算，并輸出到第二鎖存器3的輸入端，所述第二鎖存器3用于對所述第五加法器2的輸出信號進行鎖存延時并輸出到所述第四加法器1。

在本實施例中，所述量化器4的量化間隔為M_p,其中M_p為質數(shù)。

在本實施例中，所述的量化間隔M_p是比小的最大質數(shù)，n₀是所述的第一調制器和第二調制器的數(shù)據(jù)位寬，并且所述第一調制器和第二調制器的數(shù)據(jù)位寬相同。

在本實施例中，所述第一調制器的第一輸入端輸入的值為X，所述第一調制器的第二輸入端接地，X的范圍為[1 ，M_p-1]的常數(shù)。

如圖7所示，如圖所示，9-bit 本發(fā)明提供的MASH 1-1-1結構和19-bit PM-MASH 1-1-1具有相當?shù)妮敵鲱l譜平滑效果，而PM-MASH的噪聲能量略微較高。這說明9-bit 本發(fā)明可以達到和19-bit PM-MASH 1-1-1 一樣的噪聲整形能力。此外，9-bit PM-MASH 1-1-1的輸出頻譜存在大量雜散。

如圖8-9所示，在數(shù)據(jù)位寬相同的情況下，本發(fā)明提供的改進型的MASH 1-1-1結構 Sigma-Delta調制器與HK-MASH 1-1-1結構和SP-MASH 1-1-1結構相比，本發(fā)明具有平滑的輸出頻譜，而SP-MASH 1-1-1的頻譜含有較高雜散分量。此外，本發(fā)明的輸出頻譜和HK-MASH 1-1-1 結構基本一致，表明在數(shù)據(jù)位寬相同的情況下，本發(fā)明具有和HK-MASH 1-1-1相當?shù)脑肼曊文芰Α?/p>

綜上所述，本發(fā)明提供的一種改進型的MASH結構 Sigma-Delta調制器，可以實現(xiàn)在相同數(shù)據(jù)位寬情況下，本發(fā)明的輸出序列長度與HK-MASH一樣，但調制器結構比HK-MASH更簡單，而且其輸出序列長度也獨立于輸入值和初始條件，并且具有相當?shù)脑肼曊文芰?，輸出噪聲頻譜不存在明顯雜散。

上列較佳實施例，對本發(fā)明的目的、技術方案和優(yōu)點進行了進一步詳細說明，所應理解的是，以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內。