本發(fā)明屬于RC振蕩器領域，尤其涉及一種高振蕩頻率的RC振蕩器。
背景技術：
：時鐘信號是大規(guī)模數(shù)字集成電路的重要組成部分。RC振蕩器因其結構簡單、成本低、易于集成等優(yōu)點，廣泛應用于片上時鐘產(chǎn)生電路。然而，現(xiàn)有技術中，RC振蕩器大多數(shù)應用于20MHz以內(nèi)的低頻時鐘源，對于超過50MHz的高頻率高穩(wěn)定度的RC振蕩器鮮有成熟技術方案。隨著數(shù)字處理速度的不斷提高，高頻RC振蕩器的應用需求非常大，然而傳統(tǒng)RC振蕩器的輸出頻率受電路延時、工藝、電源及溫度的影響，提高振蕩頻率將大大增加頻率誤差范圍，從而很難有實用價值。為了解決上述技術問題，國外學者對RC振蕩器也作了大量的研究工作。比如，文獻[1](參見說明書附錄中的參考文獻)提出了一種利用電壓反饋控制的RC振蕩器，其通過采樣自身輸出信號的脈沖寬度，將其轉換為電壓信號，并與一個參考電壓比較，糾正了由溫度變化及電路延遲產(chǎn)生的頻率誤差；文獻[2]提出了一種數(shù)字可調(diào)RC振蕩器，其通過仿真確定了振蕩器頻率在工藝、溫度及電壓變化時的誤差，使用多晶硅可調(diào)電阻陣列消除了電源及工藝變化引起的誤差。文獻[3]通過對并聯(lián)電流鏡進行控制，改變振蕩器的工作電流，實現(xiàn)對頻率的修調(diào)。通過雙比較器對稱結構的設計，消除了比較器延遲帶來的誤差。由上述文獻可知，現(xiàn)有技術通過設置更多的修調(diào)位數(shù)或者增加其他部件(比如設置壓控振蕩器和多個運放，甚至專門設計比較器)來提高RC振蕩器精度，這些技術手段在一定程度上會增加了芯片的占用面積，同時，也無法顯著提升RC振蕩頻率。故，針對目前現(xiàn)有技術中存在的上述缺陷，實有必要進行研究，以提供一種方案，解決現(xiàn)有技術中存在的缺陷。技術實現(xiàn)要素：有鑒于此，確有必要提供一種高振蕩頻率、高精度的數(shù)字可調(diào)RC振蕩器，輸出頻率范圍可以達到300MHz，能夠滿足各種時鐘控制的應用需求。為了克服現(xiàn)有技術的缺陷，本發(fā)明的技術方案為：一種高振蕩頻率的RC振蕩器，包括運算放大器AMP1、電阻控制單元、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、第一非門NG1、第二非門NG2、第三非門NG3、第四非門NG4、第一電容C1、第二電容C2、第三電容C3和RS觸發(fā)器，其中，所述運算放大器AMP1的正向輸入端與基準電壓Vref端相連接，所述運算放大器AMP1的反向輸入端與所述第一NMOS管NM1的源極和電阻控制單元的res端相連接，所述運算放大器AMP1的VOUT輸出端與所述第一NMOS管NM1的柵極相連接，所述第一NMOS管NM1的漏極與所述第一PMOS管PM1的漏極及柵極、所述第二PMOS管PM2的柵極、所述第三PMOS管PM3的柵極、所述第四PMOS管PM4的柵極和所述第三電容C3的一端相連接，并作為偏置biasp端為所述運算放大器AMP1提供偏置電壓；所述第一PMOS管PM1的源極、第二PMOS管PM2的源極、第三PMOS管PM3的源極、第四PMOS管PM4的源極和所述第三電容C3的另一端共同與電源輸入VDD端相連接；所述第二PMOS管PM2的漏極與所述第二NMOS管NM2的漏極和所述第一非門NG1的輸入端相連接，所述第一非門NG1的輸出端與所述第三NMOS管NM3的柵極和所述RS觸發(fā)器的輸入S端相連接；所述第三PMOS管PM3的漏極與所述第五PMOS管PM5的源極和所述第六PMOS管PM6的源極相連接，所述第五PMOS管PM5的漏極與所述第二NMOS管NM2的柵極、第三NMOS管NM3的漏極和所述第一電容C1的一端相連接，所述第六PMOS管PM6的漏極與所述第四NMOS管NM4的漏極、第五NMOS管NM5的柵極和第二電容C2的一端相連接；所述第四PMOS管PM4的漏極與所述第二非門NG2的輸入端和第五NMOS管NM5的漏極，所述第二非門NG2的輸出端與所述第四NMOS管NM4的柵極和所述RS觸發(fā)器的輸入R端相連接，所述RS觸發(fā)器的輸出Q1端與所述第五PMOS管PM5的柵極和所述第三非門NG3的輸入端相連接，所述第三非門NG3的輸出端與所述第六PMOS管PM6的柵極相連接，所述RS觸發(fā)器的輸出Q2端與所述第四非門NG4的輸入端相連接，所述第四非門NG4的輸出端作為所述高振蕩頻率的RC振蕩器輸出OUT端，所述第二NMOS管NM2的源極、第三NMOS管NM3的源極、第四NMOS管NM4的源極、第五NMOS管NM5的源極、所述第一電容C1的另一端、所述第二電容C2的另一端共同與GND端相連接。優(yōu)選地，所述電阻控制單元包括第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第十五NMOS管NM15、第十六NMOS管NM16和第十七NMOS管NM17，其中，所述第四電阻R4的一端與res端相連接，所述第四電阻R4的另一端與所述第十七NMOS管NM17的源極和所述第三電阻R3的一端相連接，所述第三電阻R3的另一端與所述第十七NMOS管NM17的漏極、第十六NMOS管NM16的源極和所述第二電阻R2的一端相連接，所述第二電阻R2的另一端與所述第十六NMOS管NM16的漏極、第十五NMOS管NM15的源極和所述第一電阻R1的一端相連接，所述第一電阻R1的另一端和所述第十五NMOS管NM15的漏極共同與GND端相連接；所述第十五NMOS管NM15的柵極與第一頻率控制信號freq1端相連接，所述第十六NMOS管NM16的柵極與第二頻率控制信號freq2端相連接，所述第十七NMOS管NM17的柵極與第三頻率控制信號freq3端相連接。優(yōu)選地，所述電阻控制單元還包括第五非門NG5、第十八NMOS管NM18和第十九NMOS管NM19相連接，所述第五非門NG5的輸入端和電阻選擇信號rint_en端相連接，所述第五非門NG5的輸出端與所述第十九NMOS管NM19的柵極相連接，所述第十九NMOS管NM19的源極與res端相連接，所述第十九NMOS管NM19的漏極與外部電阻輸入rext端相連接；所述第十八NMOS管NM18的柵極與電阻選擇信號rint_en端相連接，所述第十八NMOS管NM18的源極與所述第一電阻R1的另一端和所述第十五NMOS管NM15的漏極相連接，所述第十八NMOS管NM18的漏極接地。優(yōu)選地，所述運算放大器AMP1進一步包括第六NMOS管NM6、第七NMOS管NM7、第八NMOS管NM8、第九NMOS管NM9、第十NMOS管NM10、第十一NMOS管NM11、第十二NMOS管NM12、第十三NMOS管NM13、第十四NMOS管NM14、第七PMOS管PM7、第八PMOS管PM8、第九PMOS管PM9、第十PMOS管PM10、第十一PMOS管PM11、第十二PMOS管PM12、第十三PMOS管PM13、第十四PMOS管PM14、第五電阻R5、第六電阻R6、第七電阻R7和第八電阻R8，其中，所述第七PMOS管PM7的柵極與偏置biasp端相連接，所述第七PMOS管PM7的源極、第八PMOS管PM8的源極、第九PMOS管PM9的源極、第十一PMOS管PM11的源極、第十三PMOS管PM13的源極、第六NMOS管NM6的漏極和所述第八電阻R8的一端共同與電源輸入VDD端相連接，所述第七PMOS管PM7的漏極與第六NMOS管NM6的源極、第七NMOS管NM7的柵極、第八NMOS管NM8的柵極及漏極、第九NMOS管NM9的柵極、第十NMOS管NM10的柵極和第十一NMOS管NM11的柵極相連接并共同與基準電壓Vref端連接；所述第八電阻R8的另一端與第六NMOS管NM6的柵極和第七NMOS管NM7的漏極相連接，所述第九NMOS管NM9的漏極與第八PMOS管PM8的漏極及柵極、第十PMOS管PM10的柵極、第十二PMOS管PM12的柵極和第十四PMOS管PM14的柵極相連接，所述第九NMOS管NM9的源極與第五電阻R5的一端相連接；所述第九PMOS管PM9的漏極與第十PMOS管PM10的源極相連接；所述第九PMOS管PM9的柵極與第十一PMOS管PM11的柵極、第十三PMOS管PM13的柵極、第十PMOS管PM10的漏極和第十NMOS管NM10的漏極相連接，所述第十NMOS管NM10的源極與第六電阻R6的一端相連接；所述第十一PMOS管PM11的漏極與第十二PMOS管PM12的源極和第十一NMOS管NM11的漏極相連接；所述第十一NMOS管NM11的源極與第十二NMOS管NM12的源極和第七電阻R7的一端相連接；所述第十三PMOS管PM13的漏極與第十四PMOS管PM14的源極和第十二NMOS管NM12的漏極相連接，所述第十二NMOS管NM12的柵極與運算放大器反向輸入端V-相連接；所述第十二PMOS管PM12的漏極與第十四NMOS管NM14的柵極和第十三NMOS管NM13的柵極及漏極相連接，所述第十四NMOS管NM14的漏極與第十四PMOS管PM14的漏極相連接作為運算放大器輸出VOUT端；所述第七NMOS管NM7的源極、第八NMOS管NM8的源極、第十三NMOS管NM13的源極、第十四NMOS管NM14的源極、第五電阻R5的另一端、第六電阻R6的另一端和第七電阻R7的另一端共同與GND端相連接。優(yōu)選地，所述第一電容C1和第二電容C2采用MOS電容。與現(xiàn)有技術相比較，本發(fā)明的技術方案采用MOS管和反相器的結構替代現(xiàn)有技術中通過比較器來控制RC充放電，由于MOS管開關速度能達到1ns以內(nèi)，從而大大減少了電路延遲，使振蕩頻率得到顯著提高；采用MOS電容實現(xiàn)一個容值很小且精度高的小電容，從而能夠確保產(chǎn)生穩(wěn)定的高頻率；運算放大器的偏置電流直接由RC振蕩器偏置biasp端提供，避免了使用帶隙電壓源為電路提供參考電壓，從而使RC振蕩器能夠產(chǎn)生穩(wěn)定的bisap偏置電壓，從而確保充電電流Ic的穩(wěn)定。附圖說明圖1為本發(fā)明高振蕩頻率的RC振蕩器的電路原理圖。圖2為本發(fā)明中電阻控制單元的一種實施方式的電路原理圖。圖3為本發(fā)明中電阻控制單元的另一種實施方式的電路原理圖。圖4為本發(fā)明中運算放大器的電路原理圖。圖5為本發(fā)明測試環(huán)境示意圖。圖6為本發(fā)明仿真及測試結果示意圖。如下具體實施例將結合上述附圖進一步說明本發(fā)明。具體實施方式以下將結合附圖對本發(fā)明提供的一種高振蕩頻率的RC振蕩器作進一步說明。為了克服現(xiàn)有技術的缺陷，申請人對現(xiàn)有技術中各種RC振蕩器結構進行了深入的研究，申請人發(fā)現(xiàn)，RC振蕩器頻率主要由電阻R、電容C、電容充電電流Ic以及充電控制時延等參數(shù)決定，而這些參數(shù)易受電源電壓、工藝等因素的影響，正是這些參數(shù)的不準確導致頻率產(chǎn)生誤差，進而導致RC振蕩器輸出頻率較低。具體原因如下：1、現(xiàn)有技術采用比較器控制RC充放電，比較器延遲加入到RC時間常數(shù)，電容充放電超出閾值的部分引入RC時間常數(shù)，使周期增大，導致頻率無法進一步提高。2、運放工作電壓不穩(wěn)定引起電容充電電流Ic的變化。3、電容精度不高，使周期產(chǎn)生偏差。在上述研究的基礎，為了克服上述技術缺陷，本發(fā)明提出了改進的技術方案。參見圖1，所示為本發(fā)明高振蕩頻率的RC振蕩器的電路原理圖，包括運算放大器AMP1、電阻控制單元、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、第一非門NG1、第二非門NG2、第三非門NG3、第四非門NG4、第一電容C1、第二電容C2、第三電容C3和RS觸發(fā)器，其中，運算放大器AMP1的正向輸入端與基準電壓Vref端相連接，運算放大器AMP1的反向輸入端與第一NMOS管NM1的源極和電阻控制單元的res端相連接，運算放大器AMP1的VOUT輸出端與第一NMOS管NM1的柵極相連接，第一NMOS管NM1的漏極與第一PMOS管PM1的漏極及柵極、第二PMOS管PM2的柵極、第三PMOS管PM3的柵極、第四PMOS管PM4的柵極和第三電容C3的一端相連接，并作為偏置biasp端為運算放大器AMP1提供偏置電壓；第一PMOS管PM1的源極、第二PMOS管PM2的源極、第三PMOS管PM3的源極、第四PMOS管PM4的源極和第三電容C3的另一端共同與電源輸入VDD端相連接；第二PMOS管PM2的漏極與第二NMOS管NM2的漏極和第一非門NG1的輸入端相連接，第一非門NG1的輸出端與第三NMOS管NM3的柵極和RS觸發(fā)器的輸入S端相連接；第三PMOS管PM3的漏極與第五PMOS管PM5的源極和第六PMOS管PM6的源極相連接，第五PMOS管PM5的漏極與第二NMOS管NM2的柵極、第三NMOS管NM3的漏極和第一電容C1的一端相連接，第六PMOS管PM6的漏極與第四NMOS管NM4的漏極、第五NMOS管NM5的柵極和第二電容C2的一端相連接；第四PMOS管PM4的漏極與第二非門NG2的輸入端和第五NMOS管NM5的漏極，第二非門NG2的輸出端與第四NMOS管NM4的柵極和RS觸發(fā)器的輸入R端相連接，RS觸發(fā)器的輸出Q1端與第五PMOS管PM5的柵極和第三非門NG3的輸入端相連接，第三非門NG3的輸出端與第六PMOS管PM6的柵極相連接，RS觸發(fā)器的輸出Q2端與第四非門NG4的輸入端相連接，第四非門NG4的輸出端作為高振蕩頻率的RC振蕩器輸出OUT端，第二NMOS管NM2的源極、第三NMOS管NM3的源極、第四NMOS管NM4的源極、第五NMOS管NM5的源極、第一電容C1的另一端、第二電容C2的另一端共同與GND端相連接。上述電路的工作原理如下，運算放大器AMP1、NMOS管NM1和電阻控制單元R組成電壓-電流轉換電路。運放的正向輸入端接參考電壓Vref，輸出端直接連到NM1的柵極，NM1的源極反饋到運放反向輸入端。這樣，電阻控制單元上端的電壓就被鉗制為Vref，使流過R的電流與R的大小成反比。PM1、PM3組成基本電流鏡，基準電流為Iref。流過PM3的電流Ic為Iref的一個精確復制，其大小為：恒定電流Ic為電容C1，C2充電。PM5、PM6、NM3、NM4為電容充放電的控制開關。當CTL信號為低電平時，開關管PM5導通，PM6關斷，電流Ic全部流過PM5對電容C1充電。隨著C1電壓升高，CMP1電壓逐漸降低。CMP1通過反相器接到開關管NM3柵極，NM3的柵極電壓升高，最后使NM3導通，電容C1通過NM3放電。C1放電結束，CTL信號變?yōu)楦唠娖剑_關管PM5關斷，PM6導通，電流Ic全部流過PM6對C2充電，充放電過程同C1。隨著電流Ic輪流為C1、C2充電，RS觸發(fā)器的輸出端產(chǎn)生周期性的脈沖方波。C1、C2的充電周期分別為：Vc為電容充電使反相器發(fā)生翻轉所需達到的電壓。因此，脈沖方波的振蕩周期為：本發(fā)明采用MOS管和反相器的結構替代現(xiàn)有技術中通過比較器來控制RC充放電，由于MOS管開關速度能達到1ns以內(nèi)，從而大大減少了電路延遲，使振蕩頻率得到顯著提高；本發(fā)明電路中無需使用差分輸入的比較器，避免使用帶隙電壓源做參考電壓，從而大大提升了電路穩(wěn)定性；反相器保證了電容放電控制開關、異或門的輸入信號更加穩(wěn)定。同時，這種電路結構簡單，使RC振蕩器能夠在低電壓(1.2V)以下工作。在一種優(yōu)選實施方式中，第一電容C1和第二電容C2均采用MOS電容，使用MOS管做電容能夠實現(xiàn)一個容值很小且精度高的小電容，且不會產(chǎn)生寄生電容，不受工藝、溫度等變化影響，從而能夠產(chǎn)生穩(wěn)定的高頻率。參見圖2，所示為本發(fā)明中電阻控制單元的一種實施方式的電路原理圖，電阻控制單元包括第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第十五NMOS管NM15、第十六NMOS管NM16和第十七NMOS管NM17，其中，第四電阻R4的一端與res端相連接，第四電阻R4的另一端與第十七NMOS管NM17的源極和第三電阻R3的一端相連接，第三電阻R3的另一端與第十七NMOS管NM17的漏極、第十六NMOS管NM16的源極和第二電阻R2的一端相連接，第二電阻R2的另一端與第十六NMOS管NM16的漏極、第十五NMOS管NM15的源極和第一電阻R1的一端相連接，第一電阻R1的另一端和第十五NMOS管NM15的漏極共同與GND端相連接；第十五NMOS管NM15的柵極與第一頻率控制信號freq1端相連接，第十六NMOS管NM16的柵極與第二頻率控制信號freq2端相連接，第十七NMOS管NM17的柵極與第三頻率控制信號freq3端相連接。從公式(1)、(2)、(5)可知，RC振蕩器的輸出頻率受電阻R控制。當電阻R增大時，電容充電電流Ic減小，振蕩周期增大，頻率減小。通過信號freq0、freq1、freq2控制開關管NM15、NM16和NM17，起到調(diào)節(jié)電阻的作用。從而實現(xiàn)振蕩器輸出頻率數(shù)字可調(diào)。參見圖3，所示為本發(fā)明中電阻控制單元的另一種實施方式的電路原理圖，電阻控制單元還包括第五非門NG5、第十八NMOS管NM18和第十九NMOS管NM19相連接，第五非門NG5的輸入端和電阻選擇信號rint_en端相連接，第五非門NG5的輸出端與第十九NMOS管NM19的柵極相連接，第十九NMOS管NM19的源極與res端相連接，第十九NMOS管NM19的漏極與外部電阻輸入rext端相連接；第十八NMOS管NM18的柵極與電阻選擇信號rint_en端相連接，第十八NMOS管NM18的源極與第一電阻R1的另一端和第十五NMOS管NM15的漏極相連接，第十八NMOS管NM18的漏極接地。上述電路結構中，rint_en為內(nèi)部電阻使能信號，當rint_en信號為高電平時，NM19關斷，NM18導通。RC振蕩器使用內(nèi)部多晶硅電阻控制電容的充電電流，通過信號freq0、freq1、freq2控制開關管NM15、NM16和NM17，起到調(diào)節(jié)電阻的作用。當rint_en信號為低電平時，開關管NM19導通，NM18關斷，RC振蕩器使用外部電阻控制電容的充電電流。此時，可通過選擇適當?shù)耐獠侩娮瑁⒄{(diào)振蕩器輸出時鐘的頻率。參見圖4，所示為為本發(fā)明中運算放大器的電路原理圖，運算放大器AMP1進一步包括第六NMOS管NM6、第七NMOS管NM7、第八NMOS管NM8、第九NMOS管NM9、第十NMOS管NM10、第十一NMOS管NM11、第十二NMOS管NM12、第十三NMOS管NM13、第十四NMOS管NM14、第七PMOS管PM7、第八PMOS管PM8、第九PMOS管PM9、第十PMOS管PM10、第十一PMOS管PM11、第十二PMOS管PM12、第十三PMOS管PM13、第十四PMOS管PM14、第五電阻R5、第六電阻R6、第七電阻R7和第八電阻R8，其中，第七PMOS管PM7的柵極與偏置biasp端相連接，第七PMOS管PM7的源極、第八PMOS管PM8的源極、第九PMOS管PM9的源極、第十一PMOS管PM11的源極、第十三PMOS管PM13的源極、第六NMOS管NM6的漏極和第八電阻R8的一端共同與電源輸入VDD端相連接，第七PMOS管PM7的漏極與第六NMOS管NM6的源極、第七NMOS管NM7的柵極、第八NMOS管NM8的柵極及漏極、第九NMOS管NM9的柵極、第十NMOS管NM10的柵極和第十一NMOS管NM11的柵極相連接并共同與基準電壓Vref端連接；第八電阻R8的另一端與第六NMOS管NM6的柵極和第七NMOS管NM7的漏極相連接，第九NMOS管NM9的漏極與第八PMOS管PM8的漏極及柵極、第十PMOS管PM10的柵極、第十二PMOS管PM12的柵極和第十四PMOS管PM14的柵極相連接，第九NMOS管NM9的源極與第五電阻R5的一端相連接；第九PMOS管PM9的漏極與第十PMOS管PM10的源極相連接；第九PMOS管PM9的柵極與第十一PMOS管PM11的柵極、第十三PMOS管PM13的柵極、第十PMOS管PM10的漏極和第十NMOS管NM10的漏極相連接，第十NMOS管NM10的源極與第六電阻R6的一端相連接；第十一PMOS管PM11的漏極與第十二PMOS管PM12的源極和第十一NMOS管NM11的漏極相連接；第十一NMOS管NM11的源極與第十二NMOS管NM12的源極和第七電阻R7的一端相連接；第十三PMOS管PM13的漏極與第十四PMOS管PM14的源極和第十二NMOS管NM12的漏極相連接，第十二NMOS管NM12的柵極與運算放大器反向輸入端V-相連接；第十二PMOS管PM12的漏極與第十四NMOS管NM14的柵極和第十三NMOS管NM13的柵極及漏極相連接，第十四NMOS管NM14的漏極與第十四PMOS管PM14的漏極相連接作為運算放大器輸出VOUT端；第七NMOS管NM7的源極、第八NMOS管NM8的源極、第十三NMOS管NM13的源極、第十四NMOS管NM14的源極、第五電阻R5的另一端、第六電阻R6的另一端和第七電阻R7的另一端共同與GND端相連接。上述運算放大器電路中，運放采用折疊式共源共柵結構，由兩級放大器構成。NM11和NM12構成輸入差分對，是放大器的共源級，電阻R7為差分對提供尾電流。PM12和PM14構成電路的共柵增益級，PM11和PM13構成恒流源既作為第一級的有源負載同時也為第二級電路提供電流源，NM13和NM14為鏡像電流源，作為電路的有源負載同時也起到雙端轉單端的作用。由于運算放大器的偏置電路直接鏡像Iref作為偏置電流，避免了使用帶隙電壓源為電路提供參考電壓，從而使RC振蕩器能夠產(chǎn)生穩(wěn)定的bisap偏置電壓，從而確保充電電流Ic的穩(wěn)定。在一種優(yōu)選實施方式中，本發(fā)明電路中主要參數(shù)的優(yōu)選值如下表1所示：表1RC振蕩器主要參數(shù)優(yōu)選值參數(shù)值Ic160uAIref80uAC1、C2W＝20um，L＝2umR00.63KΩR11.27KΩR22.51KΩR33.77KΩNM11、NM12W＝10um，L＝2umNM13、NM14W＝4um，L＝4umPM11、PM13W＝40um，L＝2umPM12、PM14W＝20um，L＝1umR724KΩ本發(fā)明設計的RC振蕩器電路基于SMIC0.13umCMOS工藝繪制版圖，同時能夠采用SMIC0.13umCMOS工藝流片為RC振蕩器芯片。為了驗證本發(fā)明RC振蕩器的技術效果，通過電路仿真和實際電路測試兩個途徑來獲得實驗數(shù)據(jù)。將本發(fā)明技術方案應用于基于SMIC0.13umCMOS工藝的SD/MMC控制器芯片，SD/MMC控制器芯片封裝了本發(fā)明的RC振蕩器電路結構，流片后對實際芯片進行測試，參見圖5，所示為本發(fā)明測試環(huán)境示意圖。當主機對測試版進行數(shù)據(jù)讀寫時，SD/MMC控制器產(chǎn)生一個時鐘信號CLK_Out(只在測試模式下輸出)。CLK_Out即為RC振蕩器的輸出時鐘CK經(jīng)過2分頻后的輸出，用于觀察和測試，即CK頻率是測量到的CLK_Out頻率的2倍。用示波器(LeCroyHDO4054)測量得到時鐘信號CLK_Out的頻率。在電路仿真時，利用Cadence軟件下的spectre仿真器進行仿真。設定各個內(nèi)部電阻大小為：R0＝0.63KΩ，R1＝1.27KΩ，R2＝2.51KΩ，R3＝3.77KΩ；設置電源電壓為1.2V，仿真溫度T＝20℃，在不同數(shù)字修調(diào)值下對RC振蕩器的輸出頻率CK進行仿真。實際測試時，設定高低溫試驗箱的溫度為20℃。在固件中，設定rint_en為高電平，使能內(nèi)部電阻調(diào)節(jié)頻率。參見圖6，所示為本發(fā)明仿真及測試結果示意圖，從圖6可以看出，該振蕩器的輸出頻率范圍可以達到300MHz，能夠滿足SD/MMC控制器芯片對存儲介質提供時鐘信號的控制需求。數(shù)字修調(diào)能夠有效調(diào)節(jié)RC振蕩器的輸出頻率，頻率變化在227.74～356.33MHz之間。加上后續(xù)分頻電路的設計，RC振蕩器的輸出頻率能夠滿足各種時鐘信號頻率的要求。為了進一步驗證本發(fā)明的技術效果，將本發(fā)明與附錄中三篇對比文獻進行比較。參見表2，所示為不同振蕩器之間性能比較的仿真數(shù)據(jù)。這些文獻中只有[3]是實際芯片結果，其余都只是仿真結果(實際效果未知)。均是低頻率下的振蕩器，而沒有超過20MHz的高可靠RC振蕩器(時鐘源)設計。由表2可知，本發(fā)明設計的RC振蕩器輸出頻率較大，達到了306MHz左右，而且穩(wěn)定性在同一數(shù)量級。采用高頻時鐘源也可以產(chǎn)生等效的低頻時鐘，如果把本發(fā)明306MHz進行30分頻，則可以得到文獻[1]等效的10MHz，而時鐘精度可以達到±0.42％，高于文獻[1]時鐘精度。表2振蕩器性能比較的仿真數(shù)據(jù)參數(shù)文獻[1]文獻[2]文獻[3]本發(fā)明工藝(um)0.180.180.130.13頻率(MHz)101.28916306精度(％)﹢0.6～-0.77±2.5±2±0.42以上實施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想。應當指出，對于本
技術領域：
的普通技術人員來說，在不脫離本發(fā)明原理的前提下，還可以對本發(fā)明進行若干改進和修飾，這些改進和修飾也落入本發(fā)明權利要求的保護范圍內(nèi)。對所公開的實施例的上述說明，使本領域專業(yè)技術人員能夠實現(xiàn)或使用本發(fā)明。對這些實施例的多種修改對本領域的專業(yè)技術人員來說將是顯而易見的，本發(fā)明中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本發(fā)明所示的這些實施例，而是要符合與本發(fā)明所公開的原理和新穎特點相一致的最寬的范圍。附錄[1]SATOH,TAKAGIS.Frequency-to-voltageconverterfortemperaturecompensationofCMOSRCrelaxationoscillator[C]//CircuitsandSystems(APCCAS),2014IEEEAsiaPacificConferenceon.Ishigaki:IEEE,2014:41-44.[2]ZHANGJH,WANGB,PENGY,etal.A800nWhigh-accuracyRCoscillatorwithresistorcalibrationforRFID[C]//ASIC(ASICON),2013IEEE10thInternationalConferenceon.Shenzhen:IEEE,2013:1-4.[3]WANGB,KOML,YANQ.Ahigh-accuracyCMOSon-chipRCoscillator[C]//Solid-StateandIntegratedCircuitTechnology(ICSICT),201010thIEEEInternationalConferenceon.Shanghai:IEEE,2010:400-402.當前第1頁1 2 3