相關(guān)申請的交叉引用本申請要求2016年2月15日提交給韓國知識(shí)產(chǎn)權(quán)局的申請?zhí)枮?0-2016-0017027的韓國專利申請的優(yōu)先權(quán)，通過引用其整體合并于此。示例性實(shí)施例涉及一種半導(dǎo)體設(shè)計(jì)技術(shù)，且更具體而言，涉及一種時(shí)鐘數(shù)據(jù)恢復(fù)(cdr)電路。
背景技術(shù)：
：一般而言，經(jīng)由少量的數(shù)據(jù)總線執(zhí)行串行數(shù)據(jù)通信的系統(tǒng)使用時(shí)鐘數(shù)據(jù)恢復(fù)方法。時(shí)鐘數(shù)據(jù)恢復(fù)方法從串行數(shù)據(jù)產(chǎn)生要成為參考的時(shí)鐘信號(hào)，并使用產(chǎn)生的時(shí)鐘信號(hào)作為選通信號(hào)來接收數(shù)據(jù)。因此，一般地，發(fā)送器可以發(fā)送具有與時(shí)鐘信號(hào)相關(guān)的信息的數(shù)據(jù)，且接收器中可以包括時(shí)鐘數(shù)據(jù)恢復(fù)(cdr)電路，其用于從數(shù)據(jù)產(chǎn)生時(shí)鐘信號(hào)，且與產(chǎn)生的時(shí)鐘信號(hào)同步地接收從發(fā)送器發(fā)送來的數(shù)據(jù)。通常，為了最小化因噪聲或抖動(dòng)造成的信號(hào)失真和增大數(shù)據(jù)的有效窗口，接收器的cdr電路將從輸入的時(shí)鐘信號(hào)數(shù)據(jù)產(chǎn)生的時(shí)鐘信號(hào)的相位與輸入數(shù)據(jù)的轉(zhuǎn)變時(shí)間相比較，并調(diào)節(jié)時(shí)鐘信號(hào)的相位。圖1是說明現(xiàn)有的cdr電路10的框圖。參見圖1，cdr電路10包括采樣器12、相位檢測器14、數(shù)字環(huán)路濾波器(dlf)16和相位旋轉(zhuǎn)器18。采樣器12使用從相位旋轉(zhuǎn)器18提供的多相位時(shí)鐘r_clk<0:15>來對輸入數(shù)據(jù)din采樣，并輸出相位移位信息。另外，采樣器12根據(jù)多相位時(shí)鐘r_clk<0:15>對輸入數(shù)據(jù)din采樣，并產(chǎn)生輸出數(shù)據(jù)dout。相位檢測器14接收從采樣器12輸出的相位移位信息，并輸出與發(fā)生數(shù)據(jù)轉(zhuǎn)變的時(shí)段相對應(yīng)的上/下信號(hào)up/dn。dlf16可以用濾波電路來實(shí)現(xiàn)，且接收從相位檢測器14輸出的上/下信號(hào)up/dn，并且輸出用于控制相位旋轉(zhuǎn)器18的操作的控制碼ctrl<0:m>。相位旋轉(zhuǎn)器18從諸如鎖相環(huán)(pll)的時(shí)鐘發(fā)生器(未示出)接收時(shí)鐘clk<0:15>，產(chǎn)生多相位時(shí)鐘r_clk<0:15>，以及響應(yīng)于從dlf16輸出的控制碼ctrl<0:m>來調(diào)節(jié)多相位時(shí)鐘r_clk<0:15>的相位。如上所述，cdr電路10接收輸入數(shù)據(jù)din，并使用多相位時(shí)鐘r_clk<0:15>(具有根據(jù)輸入數(shù)據(jù)din的相位來調(diào)節(jié)的相位)將輸出數(shù)據(jù)dout輸出。在cdr電路10中，dlf16執(zhí)行數(shù)字濾波所需要的若干周期的延遲時(shí)間被稱為環(huán)路時(shí)延(looplatency)。由于這種環(huán)路時(shí)延，極限環(huán)(limit-cycle)現(xiàn)象(即，最速誤差(bang-bangerror))加重，且cdr電路10的抖動(dòng)相應(yīng)地增加。在dlf16中，為了減少極限環(huán)現(xiàn)象，只有當(dāng)收集到若干上/下信號(hào)up/dn且它們的數(shù)量變成預(yù)定的數(shù)量或更多時(shí)，才提供控制碼ctrl<0:m>到相位旋轉(zhuǎn)器18。換言之，dlf16對上/下信號(hào)up/dn進(jìn)行計(jì)數(shù)，且只有在發(fā)生下溢或上溢時(shí)才提供控制碼ctrl<0:m>。之后，dlf16將設(shè)置在dlf中的計(jì)數(shù)器初始化，然后對下一上/下信號(hào)up/dn計(jì)數(shù)。然而，在設(shè)置于dlf16中的計(jì)數(shù)器已被初始化的狀態(tài)下，當(dāng)cdr電路10的多相位時(shí)鐘r_clk<0:15>的相位由于從輸入數(shù)據(jù)din產(chǎn)生的噪聲或從相位旋轉(zhuǎn)器18本身產(chǎn)生的隨機(jī)噪聲而波動(dòng)時(shí)，要消耗許多個(gè)周期來恢復(fù)相位，因而需要許多操作時(shí)間。技術(shù)實(shí)現(xiàn)要素：各個(gè)實(shí)施例針對一種時(shí)鐘數(shù)據(jù)恢復(fù)(cdr)電路、包括它的集成電路和cdr方法，在出現(xiàn)噪聲時(shí)，所述cdr電路能利用下閾值和上閾值將設(shè)置在數(shù)字環(huán)路濾波器中的計(jì)數(shù)器初始化，來快速恢復(fù)到其原始狀態(tài)。此外，各個(gè)實(shí)施例針對一種cdr電路、包括其的集成電路和cdr方法，盡管使用具有與現(xiàn)有電路的深度的1/2深度的計(jì)數(shù)器，但是所述cdr電路仍能實(shí)現(xiàn)與現(xiàn)有電路相同的cdr帶寬(bw)。在一個(gè)實(shí)施例中，一種時(shí)鐘數(shù)據(jù)恢復(fù)電路可以包括：相位比較單元，適用于將輸入數(shù)據(jù)與多相位時(shí)鐘的相位相比較，以及適用于產(chǎn)生與比較結(jié)果相對應(yīng)的上/下信號(hào)；濾波單元，適用于基于上閾值和下閾值來對上/下信號(hào)進(jìn)行計(jì)數(shù)，適用于當(dāng)發(fā)生上溢時(shí)，將下閾值設(shè)置為用于上/下信號(hào)的計(jì)數(shù)的初始值，或者當(dāng)發(fā)生下溢時(shí)，將上閾值設(shè)置為用于上/下信號(hào)的計(jì)數(shù)的初始值，以及適用于產(chǎn)生與下溢和上溢中的一個(gè)相對應(yīng)的控制碼；以及相位旋轉(zhuǎn)單元，適用于響應(yīng)于從濾波單元輸出的控制碼來調(diào)節(jié)多相位時(shí)鐘的相位。在一個(gè)實(shí)施例中，一種集成電路可以包括：上/下信號(hào)發(fā)生單元，適用于將參考信號(hào)和反饋信號(hào)相比較以及適用于產(chǎn)生包括相位移位信息的上/下信號(hào)；下溢/上溢預(yù)測單元，適用于基于上/下信號(hào)與和信號(hào)來預(yù)測下溢/上溢，以及適用于產(chǎn)生控制碼，以及適用于在發(fā)生上溢時(shí)，輸出用于選擇下閾值的選擇信號(hào)，以及適用于在發(fā)生下溢時(shí)，輸出用于選擇上閾值的選擇信號(hào)；計(jì)數(shù)單元，適用于基于上閾值和下閾值來對上/下信號(hào)進(jìn)行計(jì)數(shù)，以及適用于輸出和信號(hào)，以及適用于在發(fā)生下溢或上溢時(shí)，響應(yīng)于選擇信號(hào)來設(shè)置和信號(hào)的初始值；以及反饋單元，適用于響應(yīng)于控制碼來產(chǎn)生反饋信號(hào)。在一個(gè)實(shí)施例中，一種時(shí)鐘數(shù)據(jù)恢復(fù)方法可以包括：將輸入數(shù)據(jù)與多相位時(shí)鐘的相位進(jìn)行比較并且產(chǎn)生與比較結(jié)果相對應(yīng)的上/下信號(hào)；基于上閾值和下閾值來對上/下信號(hào)進(jìn)行計(jì)數(shù)并且輸出和信號(hào)；基于上/下信號(hào)與和信號(hào)來預(yù)測下溢/上溢且產(chǎn)生控制碼；以及響應(yīng)于控制碼調(diào)節(jié)多相位時(shí)鐘，其中，當(dāng)發(fā)生上溢時(shí)，將下閾值設(shè)置為和信號(hào)的初始值，以及當(dāng)發(fā)生下溢時(shí)，將上閾值設(shè)置為和信號(hào)的初始值。當(dāng)指示上狀態(tài)的上/下信號(hào)在和信號(hào)已經(jīng)達(dá)到上閾值的狀態(tài)下被輸入時(shí)，指示發(fā)生上溢的控制碼可以產(chǎn)生，且下閾值可以被設(shè)置為和信號(hào)的初始值。當(dāng)指示下狀態(tài)的上/下信號(hào)在和信號(hào)已經(jīng)達(dá)到下閾值的狀態(tài)下被輸入時(shí)，指示發(fā)生下溢的控制碼可以產(chǎn)生，且上閾值可以被設(shè)置為和信號(hào)的初始值。比較輸入數(shù)據(jù)和多相位時(shí)鐘的相位以及產(chǎn)生與相位移位信息相對應(yīng)的上/下信號(hào)可以包括：使用多相位時(shí)鐘來對輸入數(shù)據(jù)進(jìn)行采樣并輸出相位移位信息；以及接收相位移位信息并產(chǎn)生與發(fā)生數(shù)據(jù)轉(zhuǎn)變的時(shí)段相對應(yīng)的上/下信號(hào)。在一個(gè)實(shí)施例中，一種時(shí)鐘數(shù)據(jù)恢復(fù)電路可以包括：數(shù)據(jù)轉(zhuǎn)變檢測單元，適用于接收輸入數(shù)據(jù)，基于多相位時(shí)鐘來檢測輸入數(shù)據(jù)的轉(zhuǎn)變，以及產(chǎn)生指示輸入數(shù)據(jù)的轉(zhuǎn)變的轉(zhuǎn)變信息；數(shù)字單元，適用于對轉(zhuǎn)變信息進(jìn)行計(jì)數(shù)，以及產(chǎn)生上溢信息和下溢信息中的一個(gè)信息，上溢信息指示與轉(zhuǎn)變信息被計(jì)數(shù)到上閾值相對應(yīng)的上溢，而下溢信息指示與轉(zhuǎn)變信息被計(jì)數(shù)到下閾值相對應(yīng)的下溢；以及相位調(diào)節(jié)單元，適用于基于上溢信息和下溢信息中的所述一個(gè)信息來調(diào)節(jié)多相位時(shí)鐘的相位，以用于控制與輸入數(shù)據(jù)相對應(yīng)的輸出數(shù)據(jù)的時(shí)序，其中，數(shù)字單元被配置成在發(fā)生上溢時(shí)，將下閾值設(shè)置為用于計(jì)數(shù)的初始值，以及在發(fā)生下溢時(shí)，將上閾值設(shè)置為用于計(jì)數(shù)的初始值。附圖說明圖1是說明常規(guī)時(shí)鐘數(shù)據(jù)恢復(fù)(cdr)電路的框圖。圖2是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的數(shù)字環(huán)路濾波器(dlf)的電路圖。圖3是說明圖2所示的數(shù)字環(huán)路濾波器(dlf)的算法的流程圖。圖4是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的相位旋轉(zhuǎn)單元的框圖。圖5a和圖5b分別是說明現(xiàn)有的數(shù)字環(huán)路濾波器(dlf)和根據(jù)本發(fā)明的一個(gè)實(shí)施例的本發(fā)明的dlf在第一條件下的操作的波形圖。圖6a和圖6b分別是說明現(xiàn)有的dlf和本發(fā)明的dlf在第二條件下的操作的波形圖。圖7a和圖7b分別是說明現(xiàn)有的dlf和本發(fā)明的dlf在第三條件下的操作的波形圖。具體實(shí)施方式下文將參照附圖更加詳細(xì)地描述各個(gè)實(shí)施例。然而，本發(fā)明可以用不同的形式來實(shí)施且不應(yīng)理解為限于本文所列的實(shí)施例。確切地說，提供這些實(shí)施例，使得本公開將徹底且完整，且將會(huì)向本領(lǐng)域技術(shù)人員完全傳達(dá)本公開的范圍。遍及本公開，在本公開的各個(gè)附圖和實(shí)施例中，相同的附圖標(biāo)記表示相同的部件。圖2示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的數(shù)字環(huán)路濾波器(dlf)100。根據(jù)圖2的實(shí)施例，dlf100可以包括計(jì)數(shù)單元120、下溢/上溢預(yù)測單元140以及控制碼發(fā)生單元160。下溢/上溢預(yù)測單元140基于上/下信號(hào)up/dn與和信號(hào)sum來預(yù)測下溢/上溢，并產(chǎn)生指示發(fā)生下溢或上溢的環(huán)路輸出信號(hào)dlfout<0:1>。另外，下溢/上溢預(yù)測單元140輸出用于選擇下閾值min和上閾值max中的一個(gè)的選擇信號(hào)sel。例如，當(dāng)發(fā)生上溢時(shí)，下溢/上溢預(yù)測單元140輸出用于選擇下閾值min的選擇信號(hào)sel。此外，例如，當(dāng)發(fā)生下溢時(shí)，下溢/上溢預(yù)測單元140輸出用于選擇上閾值max的選擇信號(hào)sel。更具體而言，當(dāng)在和信號(hào)sum已經(jīng)達(dá)到上閾值max的狀態(tài)下，指示上狀態(tài)的上/下信號(hào)up/dn被輸入時(shí)，下溢/上溢預(yù)測單元140可以產(chǎn)生指示上溢發(fā)生的環(huán)路輸出信號(hào)dlf_out<0:1>并且輸出用于選擇下閾值min的選擇信號(hào)sel。此外，當(dāng)在和信號(hào)sum已達(dá)到下閾值min的狀態(tài)下，指示下狀態(tài)的上/下信號(hào)up/dn被輸入時(shí)，下溢/上溢預(yù)測單元140可以產(chǎn)生指示下溢發(fā)生的環(huán)路輸出信號(hào)dlf_out<0:1>并且輸出用于選擇上閾值max的選擇信號(hào)sel。計(jì)數(shù)單元120基于上閾值max和下閾值min來對上/下信號(hào)up/dn進(jìn)行計(jì)數(shù)，并且輸出和信號(hào)sum。另外，當(dāng)發(fā)生下溢或上溢時(shí)，計(jì)數(shù)單元120響應(yīng)于選擇信號(hào)sel來設(shè)置和信號(hào)sum的初始值。供作參考，上/下信號(hào)up/dn可以是從相位檢測器(例如，圖1的相位檢測器14)輸出且輸入至dlf100的信號(hào)。上/下信號(hào)up/dn可以包括相位移位信息。更具體地，根據(jù)圖2的實(shí)施例，計(jì)數(shù)單元120可以包括加法器122、多路復(fù)用器124以及多個(gè)觸發(fā)器126_1至126_n。加法器122將上/下信號(hào)up/dn與和信號(hào)sum相加，并且輸出初級和信號(hào)p_sum。然后，多路復(fù)用器124響應(yīng)于從下溢/上溢預(yù)測單元140輸出的選擇信號(hào)sel來選擇并輸出初級和信號(hào)p_sum、下閾值min和上閾值max中的任意一個(gè)。多個(gè)觸發(fā)器126_1至126_n與數(shù)字操作時(shí)鐘clk_dig同步地鎖存多路復(fù)用器124的輸出信號(hào)，并輸出和信號(hào)sum。在圖2的實(shí)施例中，作為一個(gè)例子示出了這樣的情況：初級和信號(hào)p_sum與和信號(hào)sum中的每個(gè)都是由八個(gè)比特(即，n＝8)構(gòu)成的信號(hào)，且相應(yīng)地，多個(gè)觸發(fā)器126_1至126_n是八個(gè)觸發(fā)器126_1至126_8。然而，本發(fā)明不限于此方式。如上所述，當(dāng)輸入上/下信號(hào)up/dn時(shí)，計(jì)數(shù)單元120將上/下信號(hào)up/dn和先前計(jì)算的初級和信號(hào)p_sum相加，并輸出和信號(hào)sum。當(dāng)從下溢/上溢預(yù)測單元140輸入指示上溢發(fā)生的選擇信號(hào)sel時(shí)，下閾值min被輸出作為和信號(hào)sum的初始值。當(dāng)從下溢/上溢預(yù)測單元140輸入指示發(fā)生下溢的選擇信號(hào)sel時(shí)，上閾值max被輸出作為和信號(hào)sum的初始值。根據(jù)圖2的實(shí)施例，控制碼發(fā)生單元160基于環(huán)路輸出信號(hào)dlf_out<0:1>來輸出控制碼ctrl<0:m>。控制碼發(fā)生單元160可以包括累加器162、解碼器164和輸出單元166。累加器162與數(shù)字操作時(shí)鐘clk_dig同步地將環(huán)路輸出信號(hào)dlf_out<0:1>累加和相加。然后，累加器162輸出累加信號(hào)accm<0:k>。在一個(gè)實(shí)施例中，累加器162可以與數(shù)字操作時(shí)鐘clk_dig同步地將兩比特的環(huán)路輸出信號(hào)dlf_out<0:1>的先前累加值與兩比特的環(huán)路輸出信號(hào)dlf_out<0:1>的當(dāng)前值相加，并產(chǎn)生五比特的累加信號(hào)accm<0:5>(即，k＝5)。解碼器164將累加信號(hào)accm<0:k>解碼并產(chǎn)生解碼信號(hào)dec<0:m>。輸出單元166將解碼信號(hào)dec<0:m>與數(shù)字操作時(shí)鐘clk_dig同步，并輸出控制碼ctrl<0:m>。圖3是說明圖2所示的數(shù)字環(huán)路濾波器(dlf)100的算法的流程圖。參見圖3，首先，在步驟s100，設(shè)置各個(gè)信號(hào)的初始值。例如，初級和信號(hào)p_sum可以設(shè)置為“0”，和信號(hào)sum可以設(shè)置為“0”，上閾值max可以設(shè)置為“+2”，且下閾值min可以設(shè)置為“-2”?？梢愿鶕?jù)設(shè)計(jì)選項(xiàng)來設(shè)置上閾值max和下閾值min。供作參考，上/下信號(hào)up/dn可以由兩比特信號(hào)來構(gòu)成且可以設(shè)置如下?！颈?】dnup輸出值狀態(tài)000空01+1上10-1下11x-同樣地，兩比特的環(huán)路輸出信號(hào)dlf_out<0:1>可以設(shè)置如下?！颈?】dlf_out<1>dlf_out<0>輸出值狀態(tài)000無溢出01+1上溢10-1下溢11x-在步驟s110，計(jì)數(shù)單元120將上/下信號(hào)up/dn與和信號(hào)sum相加，并且輸出初級和信號(hào)p_sum。下溢/上溢預(yù)測單元140基于上/下信號(hào)up/dn與和信號(hào)sum來預(yù)測下溢/上溢，并且產(chǎn)生指示下溢或上溢的環(huán)路輸出信號(hào)dlfout<0:1>。就此點(diǎn)而言，在步驟s120，當(dāng)在和信號(hào)sum已經(jīng)達(dá)到上閾值max的狀態(tài)下，指示上狀態(tài)(即，“+1”)的上/下信號(hào)up/dn被輸入時(shí)，在步驟s130，下溢/上溢預(yù)測單元140產(chǎn)生指示發(fā)生上溢(即“+1”)的環(huán)路輸出信號(hào)dlf_out<0:1>，并輸出用于選擇下閾值min的選擇信號(hào)sel，以及計(jì)數(shù)單元120響應(yīng)于選擇信號(hào)sel來使和信號(hào)sum能夠被初始化為下閾值min。另一方面，在步驟s140，當(dāng)在和信號(hào)sum已經(jīng)達(dá)到下閾值min的狀態(tài)下，指示下狀態(tài)(即，“-1”)的上/下信號(hào)up/dn被輸入時(shí)，在步驟s150，下溢/上溢預(yù)測單元140產(chǎn)生指示發(fā)生下溢(即，“-1”)的環(huán)路輸出信號(hào)dlf_out<0:1>，并輸出用于選擇上閾值max的選擇信號(hào)sel，以及計(jì)數(shù)單元120響應(yīng)于選擇信號(hào)sel使和信號(hào)sum能夠被初始化為上閾值max。如果和信號(hào)sum不是處于已經(jīng)達(dá)到上閾值max或下閾值min的狀態(tài)，則在步驟s160，下溢/上溢預(yù)測單元140產(chǎn)生指示未發(fā)生溢出(即，“0”)的環(huán)路輸出信號(hào)dlf_out<0:1>，并輸出用于選擇初級和信號(hào)p_sum的選擇信號(hào)sel，以及計(jì)數(shù)單元120響應(yīng)于選擇信號(hào)sel來使初級和信號(hào)p_sum被輸出為和信號(hào)sum。上述操作s110至s160可以持續(xù)地重復(fù)?？刂拼a發(fā)生單元160可以基于從下溢/上溢預(yù)測單元140輸出的環(huán)路輸出信號(hào)dlf_out<0:1>來輸出控制碼ctrl<0:m>。現(xiàn)有的dlf基于上閾值max和下閾值min來對上/下信號(hào)up/dn計(jì)數(shù)并輸出和信號(hào)sum，但是在發(fā)生下溢/上溢時(shí)，將和信號(hào)sum初始化到中心值(即，值“0”)。另一方面，根據(jù)圖2的實(shí)施例的本發(fā)明的dlf100基于上閾值max和下閾值min來對上/下信號(hào)up/dn計(jì)數(shù)并且輸出和信號(hào)sum，但是在發(fā)生上溢時(shí)還將和信號(hào)sum初始化為下閾值min，且在發(fā)生下溢時(shí)將和信號(hào)sum初始化為上閾值max。因此，通過dlf100的內(nèi)部計(jì)數(shù)器(即，計(jì)數(shù)單元120)的下溢/上溢處理算法的改善，操作速度得到改善，且可以減少抖動(dòng)和比特錯(cuò)誤率(ber)。另外，盡管使用具有現(xiàn)有電路的深度的1/2深度的計(jì)數(shù)器，也可以實(shí)現(xiàn)與現(xiàn)有電路相同的cdr帶寬(bw)，由此可以減小cdr電路的整體面積。圖4是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的相位旋轉(zhuǎn)單元200的框圖。參見圖4，相位旋轉(zhuǎn)單元200接收時(shí)鐘clk<0:15>并產(chǎn)生多相位時(shí)鐘r_clk<0:15>。相位旋轉(zhuǎn)單元200還響應(yīng)于控制碼ctrl<0:m>來控制多相位時(shí)鐘r_clk<0:15>的相位，使得多相位時(shí)鐘r_clk<0:15>可以移位到輸入數(shù)據(jù)din的最佳采樣位置。根據(jù)圖4所示的實(shí)施例，相位旋轉(zhuǎn)單元200可以包括時(shí)鐘選擇器710和相位插值器730。時(shí)鐘選擇器710響應(yīng)于控制碼ctrl<0:m>的一些比特ctrl<0:k>(k是大于0且小于m的整數(shù))來選擇多個(gè)輸入時(shí)鐘clk0至clk15之中的兩個(gè)時(shí)鐘并且將這兩個(gè)時(shí)鐘輸出作為第一選中時(shí)鐘sel_clk0和第二選中時(shí)鐘sel_clk1。時(shí)鐘選擇器710可以包括第一多路復(fù)用器(mux)712和第二mux714。第一mux712響應(yīng)于比特ctrl<0:k>來選擇多個(gè)輸入時(shí)鐘clk0至clk7之中的一個(gè)時(shí)鐘，且輸出選中的時(shí)鐘作為第一選中時(shí)鐘sel_clk0。第二mux714響應(yīng)于比特ctrl<0:k>來選擇多個(gè)輸入時(shí)鐘clk8至clk15之中的一個(gè)時(shí)鐘，且輸出選中的時(shí)鐘作為第二選中時(shí)鐘sel_clk1。相位插值器730將第一選中時(shí)鐘sel_clk0和第二選中時(shí)鐘sel_clk1混合，并產(chǎn)生多相位時(shí)鐘r_clk<0:15>。相位插值器730可以以由控制碼ctrl<0:m>的其他比特ctrl<k+1:m>確定的混合比來將第一選中時(shí)鐘sel_clk0和第二選中時(shí)鐘sel_clk1混合。多相位時(shí)鐘r_clk<0:15>可以具有第一選中時(shí)鐘sel_clk0與第二選中時(shí)鐘sel_clk1之間的相位，且這種相位可以根據(jù)混合比來確定。在下文，將參照圖5a至圖7b解釋參照圖1至圖4描述的dlf100的操作。圖5a和圖5b分別是說明現(xiàn)有的dlf和本發(fā)明的dlf100在第一條件下的操作的波形圖。例如，第一條件可以是指不引入噪聲同時(shí)環(huán)路時(shí)延為“0”的條件。在每個(gè)附圖中，術(shù)語“cdr相位”意思是，cdr電路10的多相位時(shí)鐘r_clk<0:15>的相位(下文稱為“cdr”相位)偏離目標(biāo)鎖定點(diǎn)(即，輸入數(shù)據(jù)din的相位)的程度。首先，參見圖5a，示出了現(xiàn)有的dlf在第一條件下的操作。在cdr相位滯后目標(biāo)鎖定點(diǎn)的情況下，指示上狀態(tài)的上/下信號(hào)up/dn被輸入，該上/下信號(hào)up/dn被計(jì)數(shù)且和信號(hào)sum產(chǎn)生。在時(shí)刻①，如果在和信號(hào)sum已經(jīng)達(dá)到上閾值max的狀態(tài)下指示上狀態(tài)的上/下信號(hào)up/dn被輸入，則指示發(fā)生上溢的環(huán)路輸出信號(hào)dlf_out<0:1>產(chǎn)生。因此，和信號(hào)sum被初始化為“0”，且cdr相位被調(diào)節(jié)。在cdr相位領(lǐng)先目標(biāo)鎖定點(diǎn)的情況下，指示下狀態(tài)的上/下信號(hào)up/dn被輸入，該上/下信號(hào)up/dn被計(jì)數(shù)且和信號(hào)sum產(chǎn)生。在時(shí)刻②，如果在和信號(hào)sum已經(jīng)達(dá)到下閾值min的狀態(tài)下指示下狀態(tài)的上/下信號(hào)up/dn被輸入時(shí)，則指示發(fā)生下溢的環(huán)路輸出信號(hào)dlf_out<0:1>產(chǎn)生。因此，和信號(hào)sum被初始化為“0”，且cdr相位被調(diào)節(jié)。參見圖5b，示出了根據(jù)圖2的實(shí)施例的dlf100在第一條件下的操作。首先，在cdr相位滯后目標(biāo)鎖定點(diǎn)的情況下，指示上狀態(tài)的上/下信號(hào)up/dn被輸入，該上/下信號(hào)up/dn被計(jì)數(shù)且和信號(hào)sum產(chǎn)生。在時(shí)刻③，如果指示上狀態(tài)的上/下信號(hào)up/dn在和信號(hào)sum已達(dá)到上閾值max的狀態(tài)下被輸入時(shí)，則指示發(fā)生上溢的環(huán)路輸出信號(hào)dlf_out<0:1>(即，dlf_out<1>)產(chǎn)生。因此，和信號(hào)sum被初始化為下閾值min，且cdr相位被調(diào)節(jié)。之后，在時(shí)刻④，如果指示下狀態(tài)的上/下信號(hào)up/dn在和信號(hào)sum已經(jīng)被初始化為下閾值min的狀態(tài)下被輸入時(shí)，則指示發(fā)生下溢的環(huán)路輸出信號(hào)dlf_out<0:1>(即dlf_out<0>)產(chǎn)生。因此，和信號(hào)sum被初始化為上閾值max，且cdr相位被調(diào)節(jié)。如上所述，在圖5b所示的dlf100的情況下，上/下信號(hào)up/dn的重復(fù)周期與圖5a中所示的現(xiàn)有dlf的重復(fù)周期相比較短。因此，即使在cdr相位偏離目標(biāo)鎖定點(diǎn)時(shí)，其也能快速恢復(fù)到其原始狀態(tài)。另外，在圖5a中所示的現(xiàn)有dlf的情況下，當(dāng)發(fā)生上溢或下溢時(shí)，和信號(hào)sum被初始化為“0”，由此跟蹤重新開始。因此，為了實(shí)施具有cdr帶寬(bw)為4的計(jì)數(shù)器，上閾值max和下閾值min應(yīng)當(dāng)分別設(shè)置為+4/-4。然而，在圖5b所示的dlf100的情況下，當(dāng)發(fā)生上溢或下溢時(shí)，和信號(hào)sum分別被初始化為下閾值min或上閾值max。因此，為了實(shí)施具有相同的cdr帶寬(bw)為4的計(jì)數(shù)器，上閾值max和下閾值min可以分別設(shè)置為+2/-2。結(jié)果，盡管使用具有現(xiàn)有電路的深度的1/2深度的計(jì)數(shù)器，dlf100也能實(shí)現(xiàn)與現(xiàn)有電路相同的cdr帶寬bw。圖6a和6b分別是說明在第二條件下，現(xiàn)有的dlf的操作和本發(fā)明的dlf100的操作的波形圖。供作參考，第二條件可以是指不引入噪聲同時(shí)環(huán)路時(shí)延為“1”的條件。在圖6a和圖6b中，示出了環(huán)路輸出信號(hào)dlf_out<0:1>已經(jīng)通過環(huán)路時(shí)延“1”而被輸出后的一個(gè)周期之后，cdr相位被調(diào)節(jié)的情況。首先，參見圖6a，示出了現(xiàn)有的dlf在第二條件下的操作。在cdr相位滯后目標(biāo)鎖定點(diǎn)的情況下，指示上狀態(tài)的上/下信號(hào)up/dn被輸入，該上/下信號(hào)up/dn被計(jì)數(shù)且和信號(hào)sum產(chǎn)生。在時(shí)刻①，如果在和信號(hào)sum已經(jīng)達(dá)到上閾值max的狀態(tài)下指示上狀態(tài)的上/下信號(hào)up/dn被輸入時(shí)，指示發(fā)生上溢的環(huán)路輸出信號(hào)dlf_out<0:1>產(chǎn)生，由此和信號(hào)sum被初始化為“0”。在環(huán)路輸出信號(hào)dlf_out<0:1>已經(jīng)通過環(huán)路時(shí)延“1”而被輸出后的一個(gè)周期之后，cdr相位被調(diào)節(jié)。隨后，在cdr相位領(lǐng)先目標(biāo)鎖定點(diǎn)的情況下，指示下狀態(tài)的上/下信號(hào)up/dn被輸入，該上/下信號(hào)up/dn被計(jì)數(shù)且和信號(hào)sum產(chǎn)生。在時(shí)刻②，如果指示下狀態(tài)的上/下信號(hào)up/dn在和信號(hào)sum已經(jīng)達(dá)到下閾值min的狀態(tài)下被輸入時(shí)，則指示發(fā)生下溢的環(huán)路輸出信號(hào)dlf_out<0:1>產(chǎn)生，由此和信號(hào)sum被初始化為“0”。在環(huán)路輸出信號(hào)dlf_out<0:1>已經(jīng)通過環(huán)路時(shí)延“1”而被輸出后的一個(gè)周期之后，cdr相位被調(diào)節(jié)。參見圖6b，示出了根據(jù)圖2的實(shí)施例的本發(fā)明的dlf100在第二條件下的操作。首先，在cdr相位滯后目標(biāo)鎖定點(diǎn)的情況下，指示上狀態(tài)的上/下信號(hào)up/dn被輸入，該上/下信號(hào)up/dn被計(jì)數(shù)且和信號(hào)sum產(chǎn)生。在時(shí)刻③，如果指示上狀態(tài)的上/下信號(hào)up/dn在和信號(hào)sum已經(jīng)達(dá)到上閾值max的狀態(tài)下被輸入時(shí)，則指示發(fā)生上溢的環(huán)路輸出信號(hào)dlf_out<0:1>產(chǎn)生，由此和信號(hào)sum被初始化為下閾值min。在環(huán)路輸出信號(hào)dlf_out<0:1>已經(jīng)通過環(huán)路時(shí)延“1”而被輸出后的一個(gè)周期之后，cdr相位被調(diào)節(jié)。在時(shí)刻④，如果指示下狀態(tài)的上/下信號(hào)up/dn在和信號(hào)sum已經(jīng)達(dá)到下閾值min的狀態(tài)下被輸入，則指示發(fā)生下溢的環(huán)路輸出信號(hào)dlf_out<0:1>產(chǎn)生，由此和信號(hào)sum被初始化為上閾值max。在環(huán)路輸出信號(hào)dlf_out<0:1>已經(jīng)通過環(huán)路時(shí)延“1”而被輸出后的一個(gè)周期之后，cdr相位被調(diào)節(jié)。如上所述，在圖6b所示的dlf100的情況下，盡管在存在環(huán)路時(shí)延的條件下，但是相比于圖6a中所示的現(xiàn)有dlf，上/下信號(hào)up/dn的重復(fù)周期短。因此，即使在cdr相位偏離目標(biāo)鎖定點(diǎn)時(shí)，其也能快速地恢復(fù)到其原始狀態(tài)。另外，相比于圖6a中所示的現(xiàn)有dlf，盡管在存在環(huán)路時(shí)延的條件下且盡管使用具有現(xiàn)有dlf的深度的一半深度的計(jì)數(shù)器，圖6b中所示的dlf100仍能實(shí)現(xiàn)與現(xiàn)有電路相同的cdr帶寬bw。圖7a和圖7b分別是說明在第三條件下，現(xiàn)有的dlf的操作和本發(fā)明的dlf100的操作的波形圖。例如，第三條件可以指引入噪聲同時(shí)環(huán)路時(shí)延為“1”的條件。在圖7a和圖7b中，示出了這樣的情況：在環(huán)路輸出信號(hào)dlf_out<0:1>已經(jīng)通過環(huán)路時(shí)延“1”而被輸出后的一個(gè)周期之后，cdr相位被調(diào)節(jié)，且其中，相比于通常的情況，cdr相位還因?yàn)樵肼暥M(jìn)一步偏離目標(biāo)鎖定點(diǎn)。首先，參見圖7a，示出了現(xiàn)有的dlf在第三條件下的操作。在cdr相位滯后目標(biāo)鎖定點(diǎn)的情況下，指示上狀態(tài)的上/下信號(hào)up/dn被輸入，該上/下信號(hào)up/dn被計(jì)數(shù)且和信號(hào)sum產(chǎn)生。在時(shí)刻①，如果指示上狀態(tài)的上/下信號(hào)up/dn在和信號(hào)sum已經(jīng)達(dá)到上閾值max的狀態(tài)下被輸入，則指示發(fā)生上溢的環(huán)路輸出信號(hào)dlf_out<0:1>產(chǎn)生，由此和信號(hào)sum被初始化為“0”。在環(huán)路輸出信號(hào)dlf_out<0:1>已經(jīng)通過環(huán)路時(shí)延“1”而被輸出后的一個(gè)周期之后，cdr相位被調(diào)節(jié)。隨后，在cdr相位領(lǐng)先目標(biāo)鎖定點(diǎn)的情況下，指示下狀態(tài)的上/下信號(hào)up/dn被輸入，該上/下信號(hào)up/dn被計(jì)數(shù)且和信號(hào)sum產(chǎn)生。在這種情況下，如果相比于通常的情況，cdr相位因?yàn)樵肼暥M(jìn)一步偏離目標(biāo)鎖定點(diǎn)，則恢復(fù)cdr相位到目標(biāo)鎖定點(diǎn)所花費(fèi)的時(shí)間增加。即，在時(shí)刻②，如果指示下狀態(tài)的上/下信號(hào)up/dn在和信號(hào)sum已經(jīng)達(dá)到下閾值min的狀態(tài)下被輸入，則發(fā)生下溢，由此和信號(hào)sum被初始化為“0”，且在一個(gè)周期之后，cdr相位被調(diào)節(jié)。之后，在時(shí)刻②’，再次發(fā)生下溢，使得和信號(hào)sum被初始化為“0”，且在一個(gè)周期之后，cdr相位被調(diào)節(jié)。參見圖7b，示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的本發(fā)明的dlf100在第三條件下的操作。在cdr相位滯后目標(biāo)鎖定點(diǎn)的情況下，指示上狀態(tài)的上/下信號(hào)up/dn被輸入，該上/下信號(hào)up/dn被計(jì)數(shù)，且和信號(hào)sum產(chǎn)生。在時(shí)刻③，如果指示上狀態(tài)的上/下信號(hào)up/dn在和信號(hào)sum已經(jīng)達(dá)到上閾值max的狀態(tài)下被輸入，則指示發(fā)生上溢的環(huán)路輸出信號(hào)dlf_out<0:1>產(chǎn)生，由此和信號(hào)sum被初始化為下閾值min。在環(huán)路輸出信號(hào)dlf_out<0:1>已經(jīng)通過環(huán)路時(shí)延“1”而被輸出后的一個(gè)周期之后，cdr相位被調(diào)節(jié)。隨后，在cdr相位領(lǐng)先目標(biāo)鎖定點(diǎn)的情況下，指示下狀態(tài)的上/下信號(hào)up/dn被輸入，該上/下信號(hào)up/dn被計(jì)數(shù)且和信號(hào)sum產(chǎn)生。在這種情況下，如果相比于通常的情況，cdr相位因?yàn)樵肼暥M(jìn)一步偏離目標(biāo)鎖定點(diǎn)，則恢復(fù)cdr相位到目標(biāo)鎖定點(diǎn)所花費(fèi)的時(shí)間增加。即，在時(shí)刻④，如果指示下狀態(tài)的上/下信號(hào)up/dn在和信號(hào)sum已經(jīng)達(dá)到下閾值min的狀態(tài)下被輸入，則下溢發(fā)生，由此和信號(hào)sum被初始化為上閾值max，且在一個(gè)周期之后，cdr相位被調(diào)節(jié)。之后，在時(shí)刻④’，再次發(fā)生下溢，使得和信號(hào)sum被初始化到上閾值max，且在一個(gè)周期之后，cdr相位被調(diào)節(jié)。如上所述，在圖7b中所示的dlf100的情況下，盡管在引入噪聲同時(shí)存在環(huán)路時(shí)延的條件下，但相比于圖7a中所示的現(xiàn)有dlf，上/下信號(hào)up/dn的重復(fù)周期短。因此，即使在cdr相位偏離目標(biāo)鎖定點(diǎn)時(shí)，其仍能快速恢復(fù)到其原始狀態(tài)。因此，操作速度得到改善，且抖動(dòng)和比特錯(cuò)誤率(ber)可以減少。另外，相比于圖7a中所示的現(xiàn)有dlf，盡管在引入噪聲同時(shí)存在環(huán)路時(shí)延的條件下，且盡管使用具有現(xiàn)有dlf的深度的1/2深度的計(jì)數(shù)器，但是圖7b中所示的dlf100仍能實(shí)現(xiàn)與現(xiàn)有電路相同的cdr帶寬bw。因此，存在促進(jìn)減小cdr電路的整體面積的效果。如上所述，根據(jù)描述的實(shí)施例，提供具有改善的操作速度、減少的抖動(dòng)和比特錯(cuò)誤率(ber)的cdr電路。cdr電路尤其包括改善的dlf，所述改善的dlf具有采用改善的下溢/上溢處理算法的計(jì)數(shù)器。另外，盡管使用具有現(xiàn)有電路的深度的一半(1/2)深度的計(jì)數(shù)器，但是cdr電路能實(shí)現(xiàn)與現(xiàn)有電路相同的cdr寬度(bw)，因而促進(jìn)cdr電路的整體面積的減小。我們注意到，在一些情況下，對于本發(fā)明所屬的相關(guān)
技術(shù)領(lǐng)域：
人員而言明顯的是，除非另外明確指示，否則描述的一個(gè)實(shí)施例的特征或元件可以單獨(dú)使用或與另一個(gè)實(shí)施例的其它特征或元件組合使用。盡管已經(jīng)出于說明的目的描述了各個(gè)實(shí)施例，但是對于本領(lǐng)域人員而言將明顯的是，可以在不脫離所附權(quán)利要求所限定的本公開的精神和范圍的情況下，做出各種變化和修改。當(dāng)前第1頁12