本公開涉及通過用脈寬調(diào)制(PWM)方法執(zhí)行開關(guān)操作來控制輸出電壓的開關(guān)電源裝置和用在開關(guān)電源裝置中的PWM信號生成器。

背景技術(shù)：

在使用諸如晶體管的開關(guān)元件執(zhí)行開關(guān)操作來控制輸出電壓的開關(guān)電源裝置中，執(zhí)行占空比(即開關(guān)元件的導(dǎo)通時段與開關(guān)元件的開關(guān)周期之比)的可變控制來控制輸出電壓，使其是恒定的。

生成用于執(zhí)行PWM控制的PWM信號的裝置被分類為模擬型和數(shù)字型。在JP-A-2004-343395和JP-A-2006-527569中描述了數(shù)字型PWM信號生成器的示例。

JP-A-2004-343395描述了一種PWM信號生成器，該PWM信號生成器使用包括級聯(lián)連接的多個差分緩沖器的環(huán)形振蕩器來生成PWM信號，其中延遲時間的分辨率對應(yīng)于差分緩沖器的一級。

JP-A-2006-527569描述了一種PWM信號生成器，該PWM信號生成器包括串聯(lián)連接的多個電壓控制緩沖器和控制各電壓控制緩沖器的延遲時間使其恒定的延遲鎖定環(huán)(DLL)。

技術(shù)實現(xiàn)要素：

在JP-A-2004-343395中描述的PWM信號生成器中，由于PVT(工藝、電壓和溫度)的影響，導(dǎo)致差分緩沖器的延遲時間變化。因此，使用環(huán)形振蕩器的輸出信號作為時鐘的計數(shù)器的時鐘頻率也將可能變化，因此，開關(guān)周期或占空比的分辨率將變成不期望的值。

可考慮，在JP-A-2004-343395中描述的PWM信號生成器中使用諸如JP-A-2006-527569中描述的裝置中的DLL電路。然而，添加DLL電路造成電路規(guī)模增大。同時，因為由于半導(dǎo)體制造工藝改變而導(dǎo)致需要重新設(shè)計DLL電路，所以設(shè)計成本會增加。當使用DLL電路時，擔(dān)心有諸如最低操作時鐘頻率、設(shè)置次序的許多限制。

本公開是在考慮到以上提到情形的情況下作出的，將提供一種PWM信號生成器和包括該PWM信號生成器的開關(guān)電源裝置，該PWM信號生成器能夠防止電路規(guī)模或設(shè)計成本增加，并且以期望的分辨率生成PWM信號。

本公開的一種PWM信號生成器包括：延遲電路單元，其包括串聯(lián)連接的多個延遲元件，所述多個延遲元件之中的最終級的延遲元件的輸出端子和所述多個延遲元件之中的初級的延遲元件的輸入端子彼此連接；選擇器，其基于數(shù)字值，選擇所述多個延遲元件的輸出信號中的任一個；PWM信號輸出單元，其基于所述選擇器選擇的輸出信號來輸出PWM信號；延遲量檢測器，其檢測由于所述延遲電路單元而導(dǎo)致的信號延遲量；以及數(shù)字值生成器，其通過基于所述延遲量檢測器檢測到的延遲量校正預(yù)定數(shù)據(jù)來生成所述數(shù)字值。

一種開關(guān)電源裝置包括：開關(guān)元件；上述的PWM信號生成器；以及PWM控制單元，其基于所述PWM信號生成器所生成的PMW信號來控制所述開關(guān)元件。

根據(jù)本公開，可以提供能夠防止電路規(guī)?；蛟O(shè)計成本增加并且以期望分辨率生成PWM信號的PWM信號生成器和包括該PWM信號生成器的開關(guān)電源裝置。

附圖說明

根據(jù)下面結(jié)合附圖進行的詳細描述，本公開的以上和額外特征和特性將變得更清楚，其中：

圖1是示意性示出根據(jù)本公開的實施方式的用于開關(guān)電源裝置的PWM信號生成器的構(gòu)造的電路圖；

圖2是示出圖1中示出的PWM信號生成器的PWM信號輸出單元的操作的時序圖；以及

圖3是具體示出圖1中示出的PWM信號生成器的硬件校正電路的構(gòu)造的電路圖。

具體實施方式

下文中，將參照附圖描述本公開的實施方式。

圖1是示意性示出根據(jù)本公開的實施方式的用于開關(guān)電源裝置的PWM信號生成器100的構(gòu)造的電路圖。開關(guān)電源裝置包括諸如MOSFET的開關(guān)元件和基于PWM信號生成器100所生成的PWM信號來控制開關(guān)元件的PWM控制單元。

PWM信號生成器100包括延遲電路單元20、PWM信號輸出單元30、硬件校正單元40、計數(shù)器4、比較器5A、選擇器5B、與(AND)電路5C、比較器6A、選擇器6B和與電路6C。

延遲電路單元20包括具有串聯(lián)連接的多個(在圖1中示出的示例中，2ⁿ個(其中，n是等于或大于1的自然數(shù)))延遲元件3的延遲元件組、與電路2和或(OR)電路1。各延遲元件3是以預(yù)定時間的延遲輸出輸入信號并且采用一般的緩沖器等的元件。

延遲元件組的最終級的延遲元件3的輸出端子連接到計數(shù)器4的輸入端子和或電路1的兩個輸入端子中的一個輸入端子。

從控制整個開關(guān)電源裝置的系統(tǒng)控制單元(未示出)向或電路1的兩個輸入端子中的另一個輸入端子輸入脈沖信號?；螂娐?的輸出端子連接到與電路2的兩個輸入端子中的一個輸入端子。

從系統(tǒng)控制單元向與電路2的兩個輸入端子中的另一個輸入端子輸入用于啟動延遲電路單元20的操作的使能信號。與電路2的輸出端子連接到延遲元件組的初級的延遲元件3的輸入端子。

當在使能信號處于高電平的狀態(tài)下向或電路1輸入開始脈沖信號時，響應(yīng)于這個脈沖信號的上升，隨著脈沖信號的上升，或電路1的輸出變?yōu)楦唠娖讲⑶遗c電路2的輸出變?yōu)楦唠娖?，因此脈沖信號被輸入延遲元件組。開始脈沖信號只被輸入或電路1一次，然后變成低電平。

延遲元件組延遲各延遲端子3中的脈沖信號。從延遲元件組的最終級的延遲元件3輸出的脈沖信號被輸入或電路1，或電路1的輸出變?yōu)楦唠娖?，并且從與電路2輸出脈沖信號。因此，脈沖信號在延遲電路單元20中循環(huán)。

計數(shù)器4對從延遲元件組的最終級的延遲元件3輸出的脈沖信號進行計數(shù)，從而對脈沖信號在延遲電路單元20中循環(huán)一次的周期進行計數(shù)。計數(shù)器4計數(shù)得到的計數(shù)值被輸入硬件校正電路40、比較器5A和比較器6A。

即使當延遲電路單元20中的包括與電路2和2ⁿ個延遲元件3的所有元件中的任何元件的輸出信號被輸入計數(shù)器4時，也能夠?qū)χ芷谶M行計數(shù)。

延遲元件組中的延遲元件3的輸出端子連接到選擇器5B的輸入端子和選擇器6B的輸入端子。

硬件校正電路40所生成的數(shù)字值的占空比比較值CMPd的低序n位被輸入選擇器5B。占空比比較值CMPd是用于確定開關(guān)元件的導(dǎo)通時段的長度的信息。

選擇器5B基于輸入的占空比比較值CMPd的低序n位，選擇并且輸出延遲元件組的2ⁿ個延遲元件3的輸出信號中的任一個。選擇器5B的輸出端子連接到與電路5C的兩個輸入端子中的一個。

比較器5A的輸出端子連接到與電路5C的兩個輸入端子中的另一個。當比較器5A的輸出變?yōu)楦唠娖綍r，與電路5C將選擇器5B所選擇的信號作為占空比事件脈沖輸出到PWM信號輸出單元30。

計數(shù)器4的輸出信號和占空比比較值CMPd的高序位被輸入比較器5A。比較器5A將輸入比較器的計數(shù)器4的輸出信號與占空比比較值CMPd的高序位進行比較，并且當二者彼此相等時將高電平信號輸出到與電路5C。

硬件校正電路40所生成的數(shù)字值的周期比較值CMPp的低序n位被輸入選擇器6B。周期比較值CMPp是用于確定開關(guān)元件的導(dǎo)通時段的開始時間的信息。

選擇器6B根據(jù)輸入的周期比較值CMPp的低序n位，選擇并且輸出延遲元件組的2ⁿ個延遲元件3的輸出信號中的任一個。選擇器6B的輸出端子連接到與電路6C的兩個輸入端子中的一個。

比較器6A的輸出端子連接到與電路6C的兩個輸入端子中的另一個。當比較器6A的輸出變?yōu)楦唠娖綍r，與電路6C將選擇器6B所選擇的信號作為周期事件脈沖輸出到PWM信號輸出單元30。

計數(shù)器4的輸出信號和周期比較值CMPp的高序位被輸入比較器6A。比較器6A將輸入比較器的計數(shù)器4的輸出信號與周期比較值CMPp的高序位進行比較，并且當二者彼此相等時將高電平信號輸出到與電路6C。

PWM信號輸出單元30輸出響應(yīng)于周期事件脈沖的上升而上升并且響應(yīng)于占空比事件脈沖的上升而下降的PWM信號。具體地，PWM信號輸出單元30包括與電路7、與電路8、或電路9、與電路10、與電路11、或電路12和RS型觸發(fā)器13。

與電路6C的輸出信號(周期事件脈沖)和來自系統(tǒng)控制單元的周期事件端子電平設(shè)置信號被輸入與電路7的輸入端子。

與電路5C的輸出信號(占空比事件脈沖)和來自系統(tǒng)控制單元的占空比事件端子電平設(shè)置信號被輸入與電路8的輸入端子。

與電路6C的輸出信號(周期事件脈沖)和周期事件端子電平設(shè)置信號的反轉(zhuǎn)信號被輸入與電路10的輸入端子。

與電路5C的輸出信號(占空比事件脈沖)和占空比事件端子電平設(shè)置信號的反轉(zhuǎn)信號被輸入與電路11的輸入端子。

與電路7的輸出信號和與電路8的輸出信號被輸入或電路9?；螂娐?的輸出端子連接到RS型觸發(fā)器13的設(shè)置端子S。

與電路10的輸出信號和與電路11的輸出信號被輸入或電路12?；螂娐?2的輸出端子連接到RS型觸發(fā)器13的重置端子。

圖2是示出圖1中示出的PWM信號生成器100的PWM信號輸出單元30的操作的時序圖。圖2示出周期事件端子電平被設(shè)置成1(高電平)并且占空比事件端子電平被設(shè)置成0(低電平)的情況。

如圖2中所示，當周期事件脈沖變成高電平時，與電路7的輸出變?yōu)楦唠娖?，或電?的輸出變?yōu)楦唠娖剑琑S型觸發(fā)器13變?yōu)樵O(shè)置狀態(tài)，PWM信號上升。然后，當占空比事件脈沖變?yōu)楦唠娖綍r，與電路11的輸出變?yōu)楦唠娖剑螂娐?2的輸出變?yōu)楦唠娖?，RS型觸發(fā)器13被重置，PWM信號下降。以此方式，基于周期事件脈沖和占空比事件脈沖來生成PWM信號。

圖3是具體示出圖1中示出的PWM信號生成器100的硬件校正電路40的構(gòu)造的電路圖。

硬件校正電路40包括延遲量檢測器40A和數(shù)字值生成器40B。

延遲量檢測器40A是由硬件構(gòu)成的用于檢測由于延遲電路單元20而導(dǎo)致的信號延遲量的電路。

具體地，延遲量檢測器40A包括測量周期計數(shù)器41、基準值寄存器42、測量值寄存器43和減法器44。

根據(jù)基準時鐘，測量周期計數(shù)器41針對每個單位時段將采集信號輸出到基準值寄存器42和測量值寄存器43。

測量值寄存器43是保持在輸入采集信號的輸入時間處計數(shù)器4的計數(shù)值的第一寄存器。

當輸入采集信號時，基準值寄存器42是保持恰好在該輸入時間之前的輸入采集信號的輸入時間處計數(shù)器4的計數(shù)值的第二寄存器。也就是說，輸入采集信號的第一時間處的計數(shù)值被保持在測量值寄存器43中，第一時間之前單位時段的第二時間處的計數(shù)值被保持在基準值寄存器42中。

減法器44從測量值寄存器43中保持的計數(shù)值中減去基準值寄存器42中保持的計數(shù)值。減法結(jié)果(計數(shù)值(A))是計數(shù)器4在單位時段內(nèi)計數(shù)得到的計數(shù)值。減法器44的輸出值是延遲電路單元20在單位時段內(nèi)延遲的時間(延遲量)。以此方式，延遲量檢測器40A檢測減法器44的輸出值作為由于延遲電路單元20而導(dǎo)致的信號延遲量。

數(shù)字值生成器40B是由硬件構(gòu)成的用于基于計數(shù)值(A)即延遲量檢測器40A檢測到的延遲量來校正預(yù)定數(shù)據(jù)(周期比較值CMPpo)從而生成周期比較值CMPp和占空比比較值CMPd的電路。

具體地，數(shù)字值生成器40B包括除法器45、乘法器46、乘法器47和比較值生成器48。

減法器44的輸出值(計數(shù)值(A))和預(yù)定的計數(shù)期待值(C)被輸入除法器45。計數(shù)期待值(C)是延遲電路單元20的延遲量的設(shè)計值，并且作為對應(yīng)于周期比較值CMPpo的設(shè)置值的周期設(shè)置值和占空比設(shè)置值是基于該設(shè)計值預(yù)先確定的并且被存儲在PWM信號生成器100的存儲單元(未示出)中。

除法器45將計數(shù)值(A)除以計數(shù)期待值(C)并且輸出除法結(jié)果作為校正系數(shù)。除法器45由硬件構(gòu)成。

計數(shù)期待值(C)不受特別限制，但是優(yōu)選地，計數(shù)期待值被設(shè)置成2^k，其中，k是等于或大于1的自然數(shù)。通過將計數(shù)期待值(C)設(shè)置成2^k，能夠通過將計數(shù)值(A)向右移位k位來實現(xiàn)計數(shù)值(A)/計數(shù)期待值(C)的計算。也就是說，由于除法器45能夠由簡單的位移位器(移位器)構(gòu)成，因此可以簡化硬件校正電路40的構(gòu)造。

從除法器45輸出的校正系數(shù)和存儲在存儲單元中的周期設(shè)置值被輸入乘法器46。乘法器46通過將校正系數(shù)乘以周期設(shè)置值來生成校正后周期設(shè)置值DOUTp。

從除法器45輸出的校正系數(shù)和存儲在存儲單元中的占空比設(shè)置值被輸入乘法器47。乘法器47通過將校正系數(shù)乘以占空比設(shè)置值來生成校正后占空比設(shè)置值DOUTd。

比較值生成器48通過將從乘法器46輸出的周期設(shè)置值DOUTp和從存儲單元讀取的對應(yīng)于周期設(shè)置值的周期比較值CMPpo相加來生成周期比較值CMPp。比較值生成器48通過將從乘法器47輸出的占空比設(shè)置值DOUTd與所生成的周期比較值CMPp相加來生成占空比比較值CMPd。

在數(shù)字值生成器40B中，可顛倒除法器45和乘法器46、47的位置。也就是說，可通過使乘法器46將計數(shù)值(A)與周期設(shè)置值相乘并且使除法器45將所得值除以計數(shù)期待值(C)來計算周期設(shè)置值DOUTp。類似地，可通過使乘法器47將計數(shù)值(A)與占空比設(shè)置值相乘并且使除法器45將所得值除以計數(shù)期待值(C)來計算占空比設(shè)置值DOUTd。當使用位移位器作為除法器45時，有可能將由于向右移位k位而出現(xiàn)低序位的舍入誤差，但是通過像這樣提前進行乘法，能夠最小化由于這個誤差而導(dǎo)致的周期設(shè)置值和占空比設(shè)置值的計算誤差。

在具有這個構(gòu)造的PWM信號生成器100中，由于延遲電路單元20而導(dǎo)致的信號延遲量被設(shè)計成期望值，但是延遲量可由于PVT的影響而偏離期望值。延遲量與設(shè)計值的偏差計算為硬件校正電路40的延遲量檢測器40A針對各單位時段的計數(shù)值(A)?；谛Ｕ禂?shù)即計數(shù)值(A)與計數(shù)期待值(C)之比來酌情校正周期比較值CMPpo，并且周期比較值CMPp和占空比比較值CMPd被酌情校正。

因此，能夠通過校正周期比較值CMPp和占空比比較值CMPd來吸收由于延遲電路單元20而導(dǎo)致的信號延遲量的偏差，因此可以在保持期望周期和期望占空比的同時，實現(xiàn)PWM信號的分辨率增加。

在PWM信號生成器100中，不檢測延遲電路單元20的各個延遲元件3的延遲程度與設(shè)計值的偏差，但檢測延遲電路單元20整體的延遲量與設(shè)計值的偏差。以此方式，由于不必檢測各個延遲元件3的延遲程度的偏差，因此可以簡化裝置，從而減少制造成本。

在PWM信號生成器100中，延遲電路單元20的延遲元件3能夠由簡單的緩沖器構(gòu)成。因此，相比于使用電壓控制緩沖器或差分緩沖器的相關(guān)技術(shù)，可以減少PWM信號生成器100的制造成本。不同于相關(guān)技術(shù)，不必使用DLL電路。因此，可以減少設(shè)計成本并且減少對最低時鐘頻率、設(shè)置次序等的限制。

在PWM信號生成器100中，用硬件而非軟件實施延遲量檢測器40A和數(shù)字值生成器40B。因此，不必增強開關(guān)電源裝置的系統(tǒng)控制單元(CPU)的處理能力，因此可以防止電源裝置的成本增加。

在PWM信號生成器100中，硬件校正電路40能夠基于基準時鐘與除了硬件校正電路40外的部分異步進行操作。因此，可以有助于設(shè)計開關(guān)電源裝置。

雖然以上已經(jīng)參照具體實施方式描述了本公開，但實施方式不只是示例并且能夠在不脫離本公開主旨的情況下以各種形式進行修改。

例如，用硬件構(gòu)造硬件校正電路40，但可用軟件實施硬件校正電路40的功能。

在考慮到因延遲電路單元20中包括的或電路1和與電路2的信號延遲時間的情況下，延遲元件組中包括的延遲元件3的數(shù)量可減少1個，可被設(shè)置成2ⁿ-1。通過將因或電路1和與電路2的信號延遲時間設(shè)置成與延遲元件3的延遲時間相同，可以有助于設(shè)計周期比較值或占空比比較值。

延遲量檢測器40A針對每個單位時段執(zhí)行檢測延遲量的處理，但在執(zhí)行檢測延遲量的處理之后下一次執(zhí)行檢測處理之前的時段可被設(shè)置成充分長并且可在比單位時段充分長的時段內(nèi)執(zhí)行檢測延遲量的處理。通過針對每個預(yù)定時段校正周期比較值CMPp和占空比比較值CMPd，可以精確地執(zhí)行PWM控制。

如上所述，本說明書公開了以下內(nèi)容。

所公開的PWM信號生成器包括：延遲電路單元，其包括串聯(lián)連接的多個延遲元件，所述多個延遲元件之中的最終級的延遲元件的輸出端子和所述多個延遲元件之中的初級的延遲元件的輸入端子彼此連接；選擇器，其基于數(shù)字值，選擇所述多個延遲元件的輸出信號中的任一個；PWM信號輸出單元，其基于所述選擇器選擇的所述輸出信號來輸出PWM信號；延遲量檢測器，其檢測由于所述延遲電路單元而導(dǎo)致的信號延遲量；以及數(shù)字值生成器，其通過基于所述延遲量檢測器檢測到的延遲量校正預(yù)定數(shù)據(jù)來生成所述數(shù)字值。

所公開的所述PWM信號生成器還可包括計數(shù)器，所述計數(shù)器對從所述多個延遲元件之中的任何延遲元件輸出的脈沖信號進行計數(shù)，其中，所述延遲量檢測器檢測所述計數(shù)器在單位時段內(nèi)計數(shù)得到的計數(shù)值作為延遲量。

在所公開的所述PWM信號生成器中，所述數(shù)字值生成器可通過基于所述計數(shù)值和單位時間內(nèi)預(yù)定的計數(shù)期待值校正所述數(shù)字值來生成數(shù)據(jù)。

在所公開的所述PWM信號生成器中，所述多個延遲元件可包括2ⁿ個延遲元件，其中，n是等于或大于2的自然數(shù)，其中，所述計數(shù)期待值是2^k，其中，k是等于或大于1的自然數(shù)，并且其中，所述數(shù)字值生成器通過使用將所述計數(shù)值和對應(yīng)于所述數(shù)據(jù)的設(shè)置值的相乘值除以所述計數(shù)期待值而得到的值來生成所述數(shù)字值。

在所公開的所述PWM信號生成器中，所述數(shù)字值生成器可包括：乘法器，其將所述計數(shù)值和所述設(shè)置值相乘；以及除法器，其將所述乘法器的輸出值除以所述計數(shù)期待值，并且其中，所述除法器是通過將所述乘法器的所述輸出值向右移位k位來獲取除法結(jié)果的位移位器。

在所公開的所述PWM信號生成器中，所述數(shù)字值生成器可包括：除法器，其被構(gòu)造成將所述計數(shù)值除以所述計數(shù)期待值；以及乘法器，其被構(gòu)造成將所述除法器的輸出值和所述設(shè)置值相乘，并且其中，所述除法器是通過將所述輸出值向右移位k位來獲取除法結(jié)果的位移位器。

在所公開的所述PWM信號生成器中，所述延遲量檢測器可包括：測量周期計數(shù)器，其基于基準時鐘針對每個單位時段輸出采集信號；第一寄存器，其保持在輸出所述采集信號的時間處所述計時器的計數(shù)值；第二寄存器，其保持在輸出所述采集信號的時間之前輸出所述采集信號的時間處所述計數(shù)器的計數(shù)值；以及減法器，其從所述第一寄存器中保持的計數(shù)值中減去所述第二寄存器中保持的計數(shù)值，并且其中，所述延遲量檢測器檢測所述減法器的輸出值作為延遲量。

在所公開的所述PWM信號生成器中，所述延遲量檢測器和所述數(shù)字值生成器可由硬件構(gòu)成。

所公開的一種開關(guān)電源裝置包括：開關(guān)元件；所述PWM信號生成器；以及PWM控制單元，其基于所述PWM信號生成器所生成的PMW信號來控制所述開關(guān)元件。