本發(fā)明屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域，涉及電流舵型數(shù)模轉(zhuǎn)換器的電流源陣列布局技術(shù)，具體涉及適用于10位元DAC電流源陣列及布局方法。

背景技術(shù)：

DAC 即數(shù)模轉(zhuǎn)換器(Digital-to- Analog Converter)，對(duì)該模塊的研究和應(yīng)用主要集中在電流源結(jié)構(gòu)的研究，其重點(diǎn)和難點(diǎn)在研究其不匹配性，匹配良好的DAC具有良好的靜態(tài)與動(dòng)態(tài)特征，可以應(yīng)用于需要高靈敏度的雷達(dá)，通信，電子對(duì)抗等電子系統(tǒng)中。而DAC的不匹配包括隨機(jī)性不匹配和系統(tǒng)性不匹配兩種情況，隨機(jī)誤差主要由一些隨機(jī)因素造成，例如元件尺寸，摻雜，氧化層厚度及其他影響元件參數(shù)的微觀波動(dòng)，通常可以通過(guò)增加元件面積的方式來(lái)降低隨機(jī)性不匹配給電路帶來(lái)的不利影響；系統(tǒng)誤差又稱為梯度誤差，是由于工藝中的工藝異變，接觸電阻，電流的不均勻流動(dòng)，擴(kuò)散的相互影響，機(jī)械應(yīng)力，溫度梯度等因素造成的。隨著版圖面積的提升，系統(tǒng)性不匹配對(duì)電路的影響會(huì)變得越來(lái)越嚴(yán)重，這時(shí)就需要一個(gè)精確的布局來(lái)消除系統(tǒng)性不匹配的影響。因此，電流源的版圖布局至關(guān)重要，直接影響該模塊的性能指標(biāo)。而現(xiàn)有10位元電流源陣列版圖存在高低位電流源匹配性不佳的問(wèn)題，且系統(tǒng)性誤差和隨機(jī)性誤差較大。

技術(shù)實(shí)現(xiàn)要素：

為解決上述問(wèn)題，本發(fā)明公開(kāi)了一種電流源陣列的布局方法，應(yīng)用于10位元高精度DAC電流源，明顯改善了誤差累積現(xiàn)象及其靜態(tài)特性INL、DNL的線性問(wèn)題。

為了達(dá)到上述目的，本發(fā)明提供如下技術(shù)方案：

一種10位元高精度DAC電流源陣列布局方法，包括如下步驟：

步驟1，按從小到大的順序?qū)?-16數(shù)字從左向右排列成一行，然后復(fù)制第一行數(shù)字得到第二行，復(fù)制得到的第二行數(shù)字整體向右移動(dòng)一位，將超出第一行長(zhǎng)度的第二行右邊位數(shù)整體平移到第二行的左邊，通過(guò)上述方式逐行復(fù)制到第16行，從而得到16*16的電流源陣列排布；

步驟2，在步驟1得到的陣列排布中，沿著右下角到左上角的對(duì)角線由下而上依次將1用A、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F代替就得到在主象限中低位電流源的排布方式，從而得到子陣列Z；

步驟3：將子陣列Z沿順時(shí)針旋轉(zhuǎn)180o得到子陣列Z1，用DUMMY管A′代替A在子陣列Z中的位置；

步驟4：將子陣列Z中的A用B代替，然后將該子陣列沿Y軸對(duì)稱翻轉(zhuǎn)，得到子陣列Z2；

步驟5：將子陣列Z2沿順時(shí)針?lè)较蛐D(zhuǎn)180o得到子陣列Z3，

步驟6：按照?qǐng)D5所示的格局將Z陣列設(shè)置在左上角， Z2陣列設(shè)置在右上角，Z3陣列設(shè)置在左下角，Z1陣列設(shè)置在右下角，得到最終的10位元電流源陣列排布圖；

步驟7：按照陣列中的數(shù)字排列對(duì)應(yīng)的電路元件，將相應(yīng)的電流源元件擺放在對(duì)應(yīng)數(shù)字的位置上；

步驟8：在陣列周圍擺放dummy保護(hù)元件。

本發(fā)明還提供了一種10位元高精度DAC電流源陣列，包括位于左上角的Z陣列，位于右上角的Z2陣列，位于左下角的Z3陣列，位于右下角的Z1陣列，陣列周圍擺放有dummy保護(hù)元件；

所述Z陣列中自右下角至左上角的對(duì)角線上自下而上設(shè)置有低電流源A、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F，其余位置上設(shè)有電路元件，在各行中，當(dāng)?shù)碗娏髟从覀?cè)具有電路元件時(shí)，右側(cè)電路元件的數(shù)字為自2開(kāi)始由左至右的遞增序列，當(dāng)?shù)碗娏髟吹淖髠?cè)具有電路元件時(shí)，左側(cè)電路元件的數(shù)字為自16開(kāi)始由右至左的遞減序列；

所述Z1陣列自左上角至右下角的對(duì)角線上自上而下設(shè)置有低電流源A′、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F，其余位置上設(shè)有電路元件，在各行中，當(dāng)?shù)碗娏髟从覀?cè)具有電路元件時(shí)，右側(cè)電路元件的數(shù)字為自16開(kāi)始由左至右的遞減序列，當(dāng)?shù)碗娏髟吹淖髠?cè)具有電路元件時(shí)，左側(cè)電路元件的數(shù)字為自2開(kāi)始由右至左的遞增序列；

所述Z2陣列自左下角至右上角的對(duì)角線上自下而上設(shè)置有低電流源B、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F，其余位置上設(shè)有電路元件，在各行中，當(dāng)?shù)碗娏髟从覀?cè)具有電路元件時(shí)，右側(cè)電路元件的數(shù)字為自16開(kāi)始由左至右的遞減序列，當(dāng)?shù)碗娏髟吹淖髠?cè)具有電路元件時(shí)，左側(cè)電路元件的數(shù)字為自2開(kāi)始右至左的遞增序列；

所述Z3陣列自右上角至左下角的對(duì)角線上自上而下設(shè)置有低電流源B、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F，其余位置上設(shè)有電路元件，在各行中，當(dāng)?shù)碗娏髟从覀?cè)具有電路元件時(shí)，右側(cè)電路元件的數(shù)字為自2開(kāi)始由左至右的遞增序列，當(dāng)?shù)碗娏髟吹淖髠?cè)具有電路元件時(shí)，左側(cè)電路元件的數(shù)字為自16開(kāi)始由右至左的遞減序列。

進(jìn)一步的，所述遞增和遞減幅度均為1。

與現(xiàn)有技術(shù)相比，本發(fā)明具有如下優(yōu)點(diǎn)和有益效果：

本發(fā)明布局方法能夠提高DAC電流源陣列中高低位電流源的匹配性，減小DAC的INL、DNL特性，并且進(jìn)一步減小了芯片面積，節(jié)省空間，還使得電流鏡對(duì)電流的復(fù)制更精準(zhǔn)，此外還可以減小寄生電容值，有效的減小MSB與LSB之間轉(zhuǎn)換時(shí)產(chǎn)生的突波。本發(fā)明采用的同重心布局，能夠抵消一階梯度誤差的影響，在保證高轉(zhuǎn)換精度，高速度的同時(shí)，還能夠減小由于系統(tǒng)性誤差和隨機(jī)性誤差造成的電流源陣列不匹配，使DAC電路具有較好的單調(diào)性，失調(diào)誤差，微分非線性誤差（DNL），積分非線性誤差（INL），無(wú)雜散動(dòng)態(tài)范圍（SFDR）以及信噪比（SNR）。

附圖說(shuō)明

圖1為子陣列Z示意圖。

圖2為子陣列Z1示意圖。

圖3為子陣列Z2示意圖。

圖4為子陣列Z3示意圖。

圖5為各子陣列排布圖。

圖6為本發(fā)明方法產(chǎn)生的高精度共重心電流源陣列布局圖。

圖7為本發(fā)明方法產(chǎn)生的高精度布局圖INL的MATLAB模擬。

圖8為本發(fā)明方法產(chǎn)生的高精度布局圖DNL的MATLAB模擬。

圖9為傳統(tǒng)方法高低位電流源轉(zhuǎn)換時(shí)的突變波形示意圖。

圖10為本發(fā)明方法高低位電流源轉(zhuǎn)換時(shí)的突變波形示意圖。

具體實(shí)施方式

以下將結(jié)合具體實(shí)施例對(duì)本發(fā)明提供的技術(shù)方案進(jìn)行詳細(xì)說(shuō)明，應(yīng)理解下述具體實(shí)施方式僅用于說(shuō)明本發(fā)明而不用于限制本發(fā)明的范圍。

10位的電流舵DAC電流源陣列共需要1024顆電流源元件，組成一個(gè)32*32的陣列，本發(fā)明首先生成一個(gè)等待旋轉(zhuǎn)，鏡像，替代等變換的16*16子陣列Z，并將其通過(guò)多次變換后得到各個(gè)16*16子陣列后按照特定的位置關(guān)系組合成最終陣列，本發(fā)明通過(guò)以下步驟布局8位元高精度DAC電流源陣列：

步驟1：生成16*16（行*列）子陣列Z。

按從小到大的順序?qū)?-16數(shù)字從左向右排列成一行，然后復(fù)制第一行數(shù)字得到第二行，復(fù)制得到的第二行數(shù)字整體向右移動(dòng)一位，將超出第一行長(zhǎng)度的第二行右邊位數(shù)整體平移到第二行的左邊，平移到左邊的數(shù)字按從小到大的順序從左向右排列。隨后復(fù)制第二行數(shù)字得到第三行，復(fù)制得到的第三行數(shù)字整體右移一位，將超出第二行長(zhǎng)度的第三行右邊位數(shù)整體平移到第三行的左邊，平移過(guò)去的數(shù)字按從小到大的順序從左向右排列……通過(guò)上述方式繼續(xù)復(fù)制到第16行，從而得到16*16的電流源陣列排布。

步驟2：替換電流源。

由于4位高位電流源實(shí)際只需要15個(gè)電流源，所以在得到的16*16電流源陣列中將數(shù)字1用低位電流源（用A-F表示低位電流源的1-6位）代替。

具體方法如下：

沿著16*16電流源陣列右下角到左上角的對(duì)角線由下而上依次將1用A、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F代替就得到在主象限中低位電流源的排布方式。至此，我們得到子陣列Z；如圖1所示。

步驟3：生成子陣列Z1。

將子陣列Z沿順時(shí)針旋轉(zhuǎn)180o得到子陣列Z1，由于A在電流源陣列中只有一位電流源，所以在子陣列Z1中用DUMMY管A′代替A在子陣列Z中的位置；如圖2所示。

步驟4：將子陣列Z中的A用B代替，然后將該子陣列沿Y軸對(duì)稱翻轉(zhuǎn)，得到子陣列Z2；如圖3所示。

步驟5：將子陣列Z2沿順時(shí)針?lè)较蛐D(zhuǎn)180o得到子陣列Z3，如圖4所示。

步驟6：按照?qǐng)D5所示的格局將Z陣列設(shè)置在左上角， Z2陣列設(shè)置在右上角，Z3陣列設(shè)置在左下角，Z1陣列設(shè)置在右下角，得到最終的10位元電流源陣列排布圖。

步驟7：按照陣列中的數(shù)字排列對(duì)應(yīng)的電路元件，將相應(yīng)的電流源元件擺放在對(duì)應(yīng)數(shù)字的位置上。

步驟8：在陣列周圍還需擺放dummy保護(hù)元件，如圖6所示。同時(shí)，在實(shí)際版圖的繪制中還要注意IR Drop的影響，可以利用二進(jìn)制樹(shù)的方式平均每一個(gè)元件上的IR Drop。

最終得到的陣列包括位于左上角的Z陣列，位于右上角的Z2陣列，位于左下角的Z3陣列，位于右下角的Z1陣列，最終得到的陣列周圍擺放有dummy保護(hù)元件。上述Z，Z1，Z2，Z3陣列均為16*16陣列，

具體地說(shuō)，Z陣列中自右下角至左上角的對(duì)角線上設(shè)置有低電流源，其余位置上設(shè)有電路元件。這些低電流源自下而上依次為A、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F 。在各行中，當(dāng)?shù)碗娏髟从覀?cè)具有電路元件時(shí)，右側(cè)電路元件的數(shù)字為自2開(kāi)始由左至右的遞增序列，當(dāng)?shù)碗娏髟吹淖髠?cè)具有電路元件時(shí)，左側(cè)電路元件的數(shù)字為自16開(kāi)始由右至左的遞減序列。遞增和遞減幅度均為1，下同。

Z1陣列自左上角至右下角的對(duì)角線上設(shè)置有低電流源，其余位置上設(shè)有電路元件。這些低電流源自上而下依次為A′、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F 。在各行中，當(dāng)?shù)碗娏髟从覀?cè)具有電路元件時(shí)，右側(cè)電路元件的數(shù)字為自16開(kāi)始由左至右的遞減序列，當(dāng)?shù)碗娏髟吹淖髠?cè)具有電路元件時(shí)，左側(cè)電路元件的數(shù)字為自2開(kāi)始由右至左的遞增序列。

Z2陣列自左下角至右上角的對(duì)角線上設(shè)置有低電流源，其余位置上設(shè)有電路元件。這些低電流源自下而上依次為B、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F 。在各行中，當(dāng)?shù)碗娏髟从覀?cè)具有電路元件時(shí)，右側(cè)電路元件的數(shù)字為自16開(kāi)始由左至右的遞減序列，當(dāng)?shù)碗娏髟吹淖髠?cè)具有電路元件時(shí)，左側(cè)電路元件的數(shù)字為自2開(kāi)始右至左的遞增序列。

Z3陣列自右上角至左下角的對(duì)角線上設(shè)置有低電流源，其余位置上設(shè)有電路元件。這些低電流源自上而下依次為B、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F 。在各行中，當(dāng)?shù)碗娏髟从覀?cè)具有電路元件時(shí)，右側(cè)電路元件的數(shù)字為自2開(kāi)始由左至右的遞增序列，當(dāng)?shù)碗娏髟吹淖髠?cè)具有電路元件時(shí)，左側(cè)電路元件的數(shù)字為自16開(kāi)始由右至左的遞減序列。

圖7為本發(fā)明方法產(chǎn)生的高精度布局圖INL的MATLAB模擬；圖8為本發(fā)明方法產(chǎn)生的高精度布局圖DNL的MATLAB模擬；由圖中可見(jiàn)，DAC的INL、DNL靜態(tài)特性明顯減小，顯著改善了陣列誤差累積現(xiàn)象。圖9為傳統(tǒng)方法高低位電流源轉(zhuǎn)換時(shí)的突變波形示意圖；圖10為本發(fā)明方法高低位電流源轉(zhuǎn)換時(shí)的突變波形示意圖，顯然，與傳統(tǒng)方法相比，利用本發(fā)明電流源版圖布局方法可以明顯的減弱高低位電流源轉(zhuǎn)換時(shí)的突變現(xiàn)象。

本發(fā)明方案所公開(kāi)的技術(shù)手段不僅限于上述實(shí)施方式所公開(kāi)的技術(shù)手段，還包括由以上技術(shù)特征任意組合所組成的技術(shù)方案。應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也視為本發(fā)明的保護(hù)范圍。