本發(fā)明涉及通信領(lǐng)域，并且更具體地，涉及極化碼的編碼方法、譯碼方法、編碼設(shè)備和譯碼設(shè)備。

背景技術(shù)：

通信系統(tǒng)通常采用信道編碼提高數(shù)據(jù)傳輸?shù)目煽啃?，以保證通信的質(zhì)量。其中，極化(polar)碼是第一個(gè)從理論上證明可以取得香農(nóng)容量且具有低編譯碼復(fù)雜度的好碼。

在循環(huán)冗余校驗(yàn)(crc，cyclicredundancycheck)輔助下，采用增強(qiáng)傳統(tǒng)的串行抵消(sc，successivecancellation)譯碼算法，例如，基于sc算法改進(jìn)得到的串行抵消列表(scl，successivecancellationlist)譯碼算法、串行抵消堆棧(scs，successivecancellationstack)譯碼算法和串行抵消混合(sch，successivecancellationhybrid)譯碼算法等，能夠顯著提高polar碼的誤幀率(frameerrorrate，fer)性能。

在編碼端，在現(xiàn)有的polar碼和crc校驗(yàn)級(jí)聯(lián)過(guò)程時(shí)，通過(guò)以下步驟進(jìn)行：

1.對(duì)長(zhǎng)度為k－α的序列x(即，用于承載待發(fā)送的信息)，添加長(zhǎng)度為α的crc校驗(yàn)碼，得到長(zhǎng)度為k的序列y，即，將添加了crc校驗(yàn)碼的序列y作為信息比特；

2.對(duì)上述序列y進(jìn)行碼率為k/n的polar碼編碼。即，首先，對(duì)序列y插入n－k個(gè)固定比特(通常為0)，得到長(zhǎng)度為n的序列z，并使z序列乘以核矩陣，得到最終的polar碼序列。

此情況下，在譯碼端，需要獲取所接收到的polar碼序列中的信息比特的估值后，才能夠進(jìn)行crc校驗(yàn)，特別是在基于scl譯碼算法等的譯碼過(guò)程中，能夠獲得多個(gè)路徑的估值，即，需要獲取每個(gè)路徑中的信息比特之后，才能夠進(jìn)行crc校驗(yàn)，大大增加了譯碼處理的延時(shí)，影響用戶(hù)體驗(yàn)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例提供一種極化碼的編碼方法、譯碼方法、編碼裝置和譯碼裝置，能夠減小譯碼處理的延時(shí)，改善用戶(hù)體驗(yàn)。

第一方面，提供了一種極化碼的編碼方法，包括：編碼設(shè)備根據(jù)需要傳輸至譯碼設(shè)備的目標(biāo)信息，生成第一比特序列，該第一比特序列包括信息比特和固定比特，該信息比特用于承載該目標(biāo)信息，該固定比特用于承載預(yù)設(shè)信息；該編碼設(shè)備根據(jù)該第一比特序列，確定校驗(yàn)比特；該編碼設(shè)備根據(jù)該第一比特序列和該校驗(yàn)比特，生成第二比特序列；該編碼設(shè)備根據(jù)該第二比特序列，生成極化碼序列。

結(jié)合第一方面及其上述實(shí)現(xiàn)方式，在第一方面的第一種實(shí)現(xiàn)方式中，在該第二比特序列中，該校驗(yàn)比特在該第一比特序列之后。從而能夠滿(mǎn)足現(xiàn)有通信標(biāo)準(zhǔn)中對(duì)待校驗(yàn)比特和校驗(yàn)比特的位置關(guān)系的要求。

結(jié)合第一方面及其上述實(shí)現(xiàn)方式，在第一方面的第二種實(shí)現(xiàn)方式中，該編碼設(shè)備根據(jù)該第一比特序列，確定校驗(yàn)比特，包括：該編碼設(shè)備根據(jù)該第一比特序列的長(zhǎng)度，確定并行度m，m≥2；該編碼設(shè)備根據(jù)該并行度m，對(duì)該第一比特序列進(jìn)行校驗(yàn)處理，以獲取該校驗(yàn)比特。

通過(guò)基于并行度m，同時(shí)進(jìn)行針對(duì)該第一比特序列中的m個(gè)比特的校驗(yàn)處理，能夠縮短校驗(yàn)處理的時(shí)間，減小傳輸時(shí)延。

結(jié)合第一方面及其上述實(shí)現(xiàn)方式，在第一方面的第三種實(shí)現(xiàn)方式中，并行度m為2的整數(shù)次冪。并且，該第一比特序列的長(zhǎng)度為2的整數(shù)次冪。

通過(guò)使并行度m和第一比特序列的長(zhǎng)度為2的整數(shù)次冪，能夠容易地獲得并行度m。

結(jié)合第一方面及其上述實(shí)現(xiàn)方式，在第一方面的第四種實(shí)現(xiàn)方式中，該方法還包括：該編碼設(shè)備向該譯碼設(shè)備發(fā)送第一指示信息，該第一指示信息用于指示該第一比特序列在該第二比特序列中位置，或該第一指示信息用于指示該校驗(yàn)比特在該第二比特序列中位置。

通過(guò)向譯碼設(shè)備發(fā)送第一指示信息，能夠使譯碼設(shè)備根據(jù)該第一指示信息從第二比特序列中區(qū)分第一比特序列和校驗(yàn)比特，從而能夠提高編碼設(shè)備生成該第二比特序列時(shí)的靈活度，具體地說(shuō)，能夠提高編碼設(shè)備確定第一比特序列和校驗(yàn)比特的位置關(guān)系時(shí)的靈活度。

結(jié)合第一方面及其上述實(shí)現(xiàn)方式，在第一方面的第五種實(shí)現(xiàn)方式中，該編碼設(shè)備根據(jù)該第一比特序列，確定校驗(yàn)比特，包括：該編碼設(shè)備對(duì)該第一比特序列進(jìn)行分段處理，以生成p個(gè)子比特序列，每個(gè)子比特序列包括信息比特和固定比特，p≥2；該編碼設(shè)備根據(jù)該p個(gè)子比特序列，確定校驗(yàn)比特，其中，該校驗(yàn)比特包括p個(gè)子校驗(yàn)比特，該p個(gè)子比特序列與該p個(gè)子校驗(yàn)比特一一對(duì)應(yīng)，每個(gè)子校驗(yàn)比特是根據(jù)該對(duì)應(yīng)的子比特序列生成的。

通過(guò)對(duì)第一比特序列進(jìn)行分段處理，能夠使編碼設(shè)備和譯碼設(shè)備并行地對(duì)第一比特序列中的個(gè)子比特序列進(jìn)行校驗(yàn)處理，能夠縮短校驗(yàn)處理的時(shí)間，減小傳輸時(shí)延。

結(jié)合第一方面及其上述實(shí)現(xiàn)方式，在第一方面的第六種實(shí)現(xiàn)方式中，在第二比特序列中，每個(gè)子比特序列與所對(duì)應(yīng)的子校驗(yàn)比特相鄰。

通過(guò)使每個(gè)子比特序列與所對(duì)應(yīng)的子校驗(yàn)比特相鄰配置，能夠容易地確定各子比特序列所對(duì)應(yīng)的子校驗(yàn)比特。

結(jié)合第一方面及其上述實(shí)現(xiàn)方式，在第一方面的第七種實(shí)現(xiàn)方式中，在第二比特序列中，每個(gè)子比特序列位于所對(duì)應(yīng)的子校驗(yàn)比特之前。從而能夠滿(mǎn)足現(xiàn)有通信標(biāo)準(zhǔn)中對(duì)待校驗(yàn)比特和校驗(yàn)比特的位置關(guān)系的要求。

結(jié)合第一方面及其上述實(shí)現(xiàn)方式，在第一方面的第八種實(shí)現(xiàn)方式中，該編碼設(shè)備根據(jù)該p個(gè)子比特序列，確定校驗(yàn)比特，包括：該編碼設(shè)備根據(jù)第p個(gè)子比特序列的長(zhǎng)度，確定該第p個(gè)子比特序列所對(duì)應(yīng)的并行度m，其中，m≥2，p∈[1，p]；該編碼設(shè)備根據(jù)該第p個(gè)子比特序列所對(duì)應(yīng)的并行度，對(duì)該第p個(gè)子比特序列進(jìn)行校驗(yàn)處理，以獲取該第p個(gè)子比特序列所對(duì)應(yīng)的子校驗(yàn)比特。

通過(guò)基于并行度m，同時(shí)進(jìn)行針對(duì)一個(gè)子比特序列的m個(gè)比特的校驗(yàn)處理，能夠縮短校驗(yàn)處理的時(shí)間，減小傳輸時(shí)延。

結(jié)合第一方面及其上述實(shí)現(xiàn)方式，在第一方面的第九種實(shí)現(xiàn)方式中，該方法還包括：該編碼端設(shè)備向該譯碼設(shè)備發(fā)送第二指示信息，該第二指示信息用于指示該第一比特序列中的每個(gè)子比特序列在該第二比特序列中的位置，并且，該第二指示信息用于指示每個(gè)子比特序列所對(duì)應(yīng)的子校驗(yàn)序列在該第二比特序列中的位置。

通過(guò)向譯碼設(shè)備發(fā)送第二指示信息，能夠使譯碼設(shè)備根據(jù)該第二指示信息從第二比特序列中區(qū)分每個(gè)子比特序列以及每個(gè)子比特序列所對(duì)應(yīng)的子校驗(yàn)序列，從而能夠提高編碼設(shè)備生成該第二比特序列時(shí)的靈活度，具體地說(shuō)，能夠提高編碼設(shè)備確定每個(gè)子比特序列以及每個(gè)子比特序列所對(duì)應(yīng)的子校驗(yàn)序列的位置關(guān)系時(shí)的靈活度。

結(jié)合第一方面及其上述實(shí)現(xiàn)方式，在第一方面的第十種實(shí)現(xiàn)方式中，每個(gè)子比特序列的長(zhǎng)度為2的整數(shù)次冪。并且，并行度m為2的整數(shù)次冪。

通過(guò)使并行度m和第一比特序列的長(zhǎng)度為2的整數(shù)次冪，能夠容易地獲得并行度m。

第二方面，提供了一種極化碼的譯碼方法，包括：譯碼設(shè)備獲取極化碼序列；該譯碼設(shè)備對(duì)該極化碼序列進(jìn)行譯碼處理，以獲取至少一個(gè)第二比特序列，其中，該第二比特序列包括第一比特序列和校驗(yàn)比特，其中，該校驗(yàn)比特是基于該第一比特序列生成的，該第一比特序列包括信息比特和固定比特，該信息比特用于承載目標(biāo)信息，該固定比特用于承載預(yù)設(shè)信息；該譯碼設(shè)備根據(jù)每個(gè)第二比特序列中的第一比特序列，獲取每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特，并根據(jù)每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特和每個(gè)第二比特序列中的校驗(yàn)比特，從該至少一個(gè)第二比特序列中確定目標(biāo)第二比特序列，其中，該目標(biāo)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特與該目標(biāo)第二比特序列中的校驗(yàn)比特相同；該譯碼設(shè)備根據(jù)該目標(biāo)第二比特序列中的信息比特，確定編碼設(shè)備所傳輸?shù)哪繕?biāo)信息。

結(jié)合第二方面，在第二方面的第一種實(shí)現(xiàn)方式中，在該第二比特序列中，該校驗(yàn)比特在該第一比特序列之后。從而能夠滿(mǎn)足現(xiàn)有通信標(biāo)準(zhǔn)中對(duì)待校驗(yàn)比特和校驗(yàn)比特的位置關(guān)系的要求。

結(jié)合第二方面及其上述實(shí)現(xiàn)方式，在第二方面的第二種實(shí)現(xiàn)方式中，該譯碼設(shè)備根據(jù)每個(gè)第二比特序列中的第一比特序列，獲取每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特，包括：該譯碼設(shè)備根據(jù)該第一比特序列的長(zhǎng)度，確定并行度m，m≥2；該譯碼設(shè)備根據(jù)該并行度m，對(duì)該第一比特序列進(jìn)行校驗(yàn)處理，以獲取該校驗(yàn)比特。

通過(guò)基于并行度m，同時(shí)進(jìn)行針對(duì)該第一比特序列中的m個(gè)比特的校驗(yàn)處理，能夠縮短校驗(yàn)處理的時(shí)間，減小傳輸時(shí)延。

結(jié)合第二方面及其上述實(shí)現(xiàn)方式，在第二方面的第三種實(shí)現(xiàn)方式中，該第一比特序列的長(zhǎng)度為2的整數(shù)次冪。并且，并行度m為2的整數(shù)次冪。

通過(guò)使并行度m和第一比特序列的長(zhǎng)度為2的整數(shù)次冪，能夠容易地獲得并行度m。

結(jié)合第二方面及其上述實(shí)現(xiàn)方式，在第二方面的第四種實(shí)現(xiàn)方式中，在該譯碼設(shè)備根據(jù)每個(gè)第二比特序列中的第一比特序列，獲取每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特之前，該方法還包括：該譯碼設(shè)備接收該編碼設(shè)備發(fā)送第一指示信息，該第一指示信息用于指示該第一比特序列在該第二比特序列中位置，或該第一指示信息用于指示該校驗(yàn)比特在該第二比特序列中位置；該譯碼設(shè)備根據(jù)該第一指示信息，確定每個(gè)第二比特序列中的第一比特序列和校驗(yàn)比特。

通過(guò)接收編碼設(shè)備發(fā)送的第一指示信息，能夠使譯碼設(shè)備根據(jù)該第一指示信息從第二比特序列中區(qū)分第一比特序列和校驗(yàn)比特，從而能夠提高編碼設(shè)備生成該第二比特序列時(shí)的靈活度，具體地說(shuō)，能夠提高編碼設(shè)備確定第一比特序列和校驗(yàn)比特的位置關(guān)系時(shí)的靈活度。

結(jié)合第二方面及其上述實(shí)現(xiàn)方式，在第二方面的第五種實(shí)現(xiàn)方式中，每個(gè)第二比特序列中的第一比特序列包括p個(gè)子比特序列，每個(gè)子比特序列包括信息比特和固定波特，p≥2，并且，每個(gè)第二比特序列中的校驗(yàn)比特包括p個(gè)子校驗(yàn)比特，該p個(gè)子比特序列與該p個(gè)子校驗(yàn)比特一一對(duì)應(yīng)，每個(gè)子校驗(yàn)比特是根據(jù)該對(duì)應(yīng)的子比特序列生成的，以及該譯碼設(shè)備根據(jù)每個(gè)第二比特序列中的第一比特序列，獲取每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特，并根據(jù)每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特和每個(gè)第二比特序列中的校驗(yàn)比特，從該l個(gè)第二比特序列中確定目標(biāo)第二比特序列，包括：該譯碼設(shè)備確定每個(gè)第二比特序列中的p個(gè)子比特序列和p個(gè)子校驗(yàn)比特；該譯碼設(shè)備根據(jù)每個(gè)第二比特序列中的p個(gè)子比特序列，獲取每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特，其中，每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特包括p個(gè)子驗(yàn)證比特，該p個(gè)子比特序列與該p個(gè)子驗(yàn)證比特一一對(duì)應(yīng)，每個(gè)子驗(yàn)證比特是根據(jù)該對(duì)應(yīng)的子比特序列生成的；該譯碼設(shè)備根據(jù)每個(gè)第二比特序列所對(duì)應(yīng)的p個(gè)子驗(yàn)證比特和每個(gè)第二比特序列中的p個(gè)子校驗(yàn)比特，確定目標(biāo)第二比特序列，其中，對(duì)于目標(biāo)第二比特序列中的任一子比特序列，該子比特序列所對(duì)應(yīng)的子驗(yàn)證比特和該子比特序列所對(duì)應(yīng)的子校驗(yàn)比特相同。

通過(guò)對(duì)第一比特序列進(jìn)行分段處理，能夠使編碼設(shè)備和譯碼設(shè)備并行地對(duì)第一比特序列中的個(gè)子比特序列進(jìn)行校驗(yàn)處理，能夠縮短校驗(yàn)處理的時(shí)間，減小傳輸時(shí)延。

結(jié)合第二方面及其上述實(shí)現(xiàn)方式，在第二方面的第六種實(shí)現(xiàn)方式中，在第二比特序列中，每個(gè)子比特序列與所對(duì)應(yīng)的子校驗(yàn)比特相鄰。

通過(guò)使每個(gè)子比特序列與所對(duì)應(yīng)的子校驗(yàn)比特相鄰配置，能夠容易地確定各子比特序列所對(duì)應(yīng)的子校驗(yàn)比特。

結(jié)合第二方面及其上述實(shí)現(xiàn)方式，在第二方面的第七種實(shí)現(xiàn)方式中，在第二比特序列中，每個(gè)子比特序列位于所對(duì)應(yīng)的子校驗(yàn)比特之前。從而能夠滿(mǎn)足現(xiàn)有通信標(biāo)準(zhǔn)中對(duì)待校驗(yàn)比特和校驗(yàn)比特的位置關(guān)系的要求。

結(jié)合第二方面及其上述實(shí)現(xiàn)方式，在第二方面的第八種實(shí)現(xiàn)方式中，該譯碼設(shè)備根據(jù)每個(gè)第二比特序列中的p個(gè)子比特序列，獲取每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特，包括：該譯碼設(shè)備根據(jù)每個(gè)第二比特序列中的第p個(gè)子比特序列的長(zhǎng)度，確定該第p個(gè)子比特序列所對(duì)應(yīng)的并行度m，其中，m≥2，p∈[1，p]；該譯碼設(shè)備根據(jù)該第p個(gè)子比特序列所對(duì)應(yīng)的并行度m，對(duì)該第p個(gè)子比特序列進(jìn)行校驗(yàn)處理，以獲取該第p個(gè)子比特序列所對(duì)應(yīng)的子驗(yàn)證比特。

通過(guò)基于并行度m，同時(shí)進(jìn)行針對(duì)一個(gè)子比特序列的m個(gè)比特的校驗(yàn)處理，能夠縮短校驗(yàn)處理的時(shí)間，減小傳輸時(shí)延。

結(jié)合第二方面及其上述實(shí)現(xiàn)方式，在第二方面的第九種實(shí)現(xiàn)方式中，該方法還包括：該譯碼端設(shè)備接收該編碼設(shè)備發(fā)送的第二指示信息，該第二指示信息用于指示該第一比特序列中的每個(gè)子比特序列在該第二比特序列中的位置，并且，該第二指示信息用于指示每個(gè)子比特序列所對(duì)應(yīng)的子校驗(yàn)序列在該第二比特序列中的位置。

通過(guò)接收編碼設(shè)備發(fā)送的第二指示信息，能夠使譯碼設(shè)備根據(jù)該第二指示信息從第二比特序列中區(qū)分每個(gè)子比特序列以及每個(gè)子比特序列所對(duì)應(yīng)的子校驗(yàn)序列，從而能夠提高編碼設(shè)備生成該第二比特序列時(shí)的靈活度，具體地說(shuō)，能夠提高編碼設(shè)備確定每個(gè)子比特序列以及每個(gè)子比特序列所對(duì)應(yīng)的子校驗(yàn)序列的位置關(guān)系時(shí)的靈活度。

結(jié)合第二方面及其上述實(shí)現(xiàn)方式，在第二方面的第十種實(shí)現(xiàn)方式中，每個(gè)子比特序列的長(zhǎng)度為2的整數(shù)次冪。并且，并行度m為2的整數(shù)次冪。

通過(guò)使并行度m和第一比特序列的長(zhǎng)度為2的整數(shù)次冪，能夠容易地獲得并行度m。

第三方面，提供了一種極化碼的編碼裝置，包括：生成單元，用于根據(jù)需要傳輸至譯碼設(shè)備的目標(biāo)信息，生成第一比特序列，該第一比特序列包括信息比特和固定比特，該信息比特用于承載該目標(biāo)信息，該固定比特用于承載預(yù)設(shè)信息；校驗(yàn)單元，用于根據(jù)該第一比特序列，確定校驗(yàn)比特；編碼單元，用于根據(jù)該第一比特序列和該校驗(yàn)比特，生成第二比特序列，并用于根據(jù)該第二比特序列，生成極化碼序列。

結(jié)合第三方面，在第三方面的第一種實(shí)現(xiàn)方式中，該校驗(yàn)單元具體用于根據(jù)該第一比特序列的長(zhǎng)度，確定并行度m，m≥2；用于根據(jù)該并行度m，對(duì)該第一比特序列進(jìn)行校驗(yàn)處理，以獲取該校驗(yàn)比特。

結(jié)合第三方面及其上述實(shí)現(xiàn)方式，在第三方面的第二種實(shí)現(xiàn)方式中，該編碼裝置還包括：發(fā)送單元，用于向該譯碼設(shè)備發(fā)送第一指示信息，該第一指示信息用于指示該第一比特序列在該第二比特序列中位置，或該第一指示信息用于指示該校驗(yàn)比特在該第二比特序列中位置。

結(jié)合第三方面及其上述實(shí)現(xiàn)方式，在第三方面的第三種實(shí)現(xiàn)方式中，該校驗(yàn)單元具體用于對(duì)該第一比特序列進(jìn)行分段處理，以生成p個(gè)子比特序列，每個(gè)子比特序列包括信息比特和固定比特，p≥2；用于根據(jù)該p個(gè)子比特序列，確定校驗(yàn)比特，其中，該校驗(yàn)比特包括p個(gè)子校驗(yàn)比特，該p個(gè)子比特序列與該p個(gè)子校驗(yàn)比特一一對(duì)應(yīng)，每個(gè)子校驗(yàn)比特是根據(jù)該對(duì)應(yīng)的子比特序列生成的。

結(jié)合第三方面及其上述實(shí)現(xiàn)方式，在第三方面的第四種實(shí)現(xiàn)方式中，該校驗(yàn)單元具體用于根據(jù)第p個(gè)子比特序列的長(zhǎng)度，確定該第p個(gè)子比特序列所對(duì)應(yīng)的并行度m，其中，m≥2，p∈[1，p]；用于根據(jù)該第p個(gè)子比特序列所對(duì)應(yīng)的并行度m，對(duì)該第p個(gè)子比特序列進(jìn)行校驗(yàn)處理，以獲取該第p個(gè)子比特序列所對(duì)應(yīng)的子校驗(yàn)比特。

結(jié)合第三方面及其上述實(shí)現(xiàn)方式，在第三方面的第五種實(shí)現(xiàn)方式中，該編碼裝置還包括：發(fā)送單元，用于向該譯碼設(shè)備發(fā)送第二指示信息，該第二指示信息用于指示該第一比特序列中的每個(gè)子比特序列在該第二比特序列中的位置，并且，該第二指示信息用于指示每個(gè)子比特序列所對(duì)應(yīng)的子校驗(yàn)序列在該第二比特序列中的位置。

第四方面，提供了一種極化碼的譯碼裝置，包括：獲取單元，用于獲取極化碼序列；譯碼單元，用于對(duì)該極化碼序列進(jìn)行譯碼處理，以獲取至少一個(gè)第二比特序列，其中，該第二比特序列包括第一比特序列和校驗(yàn)比特，其中，該校驗(yàn)比特是基于該第一比特序列生成的，該第一比特序列包括信息比特和固定比特，該信息比特用于承載目標(biāo)信息，該固定比特用于承載預(yù)設(shè)信息；校驗(yàn)單元，用于根據(jù)每個(gè)第二比特序列中的第一比特序列，獲取每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特，并根據(jù)每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特和每個(gè)第二比特序列中的校驗(yàn)比特，從該至少一個(gè)第二比特序列中確定目標(biāo)第二比特序列，其中，該目標(biāo)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特與該目標(biāo)第二比特序列中的校驗(yàn)比特相同；確定單元，用于根據(jù)該目標(biāo)第二比特序列中的信息比特，確定編碼設(shè)備所傳輸?shù)哪繕?biāo)信息。

結(jié)合第四方面，在第四方面的第一種實(shí)現(xiàn)方式中，該校驗(yàn)單元具體用于根據(jù)該第一比特序列的長(zhǎng)度，確定并行度m，m≥2；用于根據(jù)該并行度m，對(duì)該第一比特序列進(jìn)行校驗(yàn)處理，以獲取該校驗(yàn)比特。

結(jié)合第四方面及其上述實(shí)現(xiàn)方式，在第四方面的第二種實(shí)現(xiàn)方式中，該譯碼裝置還包括：接收單元，用于接收該編碼設(shè)備發(fā)送第一指示信息，該第一指示信息用于指示該第一比特序列在該第二比特序列中位置，或該第一指示信息用于指示該校驗(yàn)比特在該第二比特序列中位置；該校驗(yàn)單元還用于根據(jù)該第一指示信息，確定每個(gè)第二比特序列中的第一比特序列和校驗(yàn)比特。

結(jié)合第四方面及其上述實(shí)現(xiàn)方式，在第四方面的第三種實(shí)現(xiàn)方式中，每個(gè)第二比特序列中的第一比特序列包括p個(gè)子比特序列，每個(gè)子比特序列包括信息比特和固定波特，p≥2，并且，每個(gè)第二比特序列中的校驗(yàn)比特包括p個(gè)子校驗(yàn)比特，該p個(gè)子比特序列與該p個(gè)子校驗(yàn)比特一一對(duì)應(yīng)，每個(gè)子校驗(yàn)比特是根據(jù)該對(duì)應(yīng)的子比特序列生成的，以及該譯碼單元具體用于確定每個(gè)第二比特序列中的p個(gè)子比特序列和p個(gè)子校驗(yàn)比特；用于根據(jù)每個(gè)第二比特序列中的p個(gè)子比特序列，獲取每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特，其中，每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特包括p個(gè)子驗(yàn)證比特，該p個(gè)子比特序列與該p個(gè)子驗(yàn)證比特一一對(duì)應(yīng)，每個(gè)子驗(yàn)證比特是根據(jù)該對(duì)應(yīng)的子比特序列生成的；用于根據(jù)每個(gè)第二比特序列所對(duì)應(yīng)的p個(gè)子驗(yàn)證比特和每個(gè)第二比特序列中的p個(gè)子校驗(yàn)比特，確定目標(biāo)第二比特序列，其中，對(duì)于目標(biāo)第二比特序列中的任一子比特序列，該子比特序列所對(duì)應(yīng)的子驗(yàn)證比特和該子比特序列所對(duì)應(yīng)的子校驗(yàn)比特相同。

結(jié)合第四方面及其上述實(shí)現(xiàn)方式，在第四方面的第四種實(shí)現(xiàn)方式中，該校驗(yàn)單元具體用于根據(jù)每個(gè)第二比特序列中的第p個(gè)子比特序列的長(zhǎng)度，確定該第p個(gè)子比特序列所對(duì)應(yīng)的并行度m，其中，m≥2，p∈[1，p]；用于根據(jù)該第p個(gè)子比特序列所對(duì)應(yīng)的并行度m，對(duì)該第p個(gè)子比特序列進(jìn)行校驗(yàn)處理，以獲取該第p個(gè)子比特序列所對(duì)應(yīng)的子驗(yàn)證比特。

結(jié)合第四方面及其上述實(shí)現(xiàn)方式，在第四方面的第五種實(shí)現(xiàn)方式中，該譯碼裝置還包括：接收單元，用于接收該編碼設(shè)備發(fā)送的第二指示信息，該第二指示信息用于指示該第一比特序列中的每個(gè)子比特序列在該第二比特序列中的位置，并且，該第二指示信息用于指示每個(gè)子比特序列所對(duì)應(yīng)的子校驗(yàn)序列在該第二比特序列中的位置。

第五方面，提供了一種極化碼的編碼設(shè)備，包括：總線；與該總線相連的處理器；與該總線相連的存儲(chǔ)器；其中，該處理器通過(guò)該總線，調(diào)用該存儲(chǔ)器中存儲(chǔ)的程序，以用于根據(jù)需要傳輸至譯碼設(shè)備的目標(biāo)信息，生成第一比特序列，該第一比特序列包括信息比特和固定比特，該信息比特用于承載該目標(biāo)信息，該固定比特用于承載預(yù)設(shè)信息；該處理器用于根據(jù)該第一比特序列，確定校驗(yàn)比特；該處理器用于根據(jù)該第一比特序列和該校驗(yàn)比特，生成第二比特序列；該處理器用于根據(jù)該第二比特序列，生成極化碼序列。

結(jié)合第五方面，在第五方面的第一種實(shí)現(xiàn)方式中，該處理器具體用于根據(jù)該第一比特序列的長(zhǎng)度，確定并行度m，m≥2；該處理器具體用于根據(jù)該并行度m，對(duì)該第一比特序列進(jìn)行校驗(yàn)處理，以獲取該校驗(yàn)比特。

結(jié)合第五方面及其上述實(shí)現(xiàn)方式，在第五方面的第二種實(shí)現(xiàn)方式中，該編碼設(shè)備還包括與該總線相連的發(fā)射器；以及該處理器還用于控制該發(fā)射機(jī)向該譯碼設(shè)備發(fā)送第一指示信息，該第一指示信息用于指示該第一比特序列在該第二比特序列中位置，或該第一指示信息用于指示該校驗(yàn)比特在該第二比特序列中位置。

結(jié)合第五方面及其上述實(shí)現(xiàn)方式，在第五方面的第三種實(shí)現(xiàn)方式中，該處理器具體用于對(duì)該第一比特序列進(jìn)行分段處理，以生成p個(gè)子比特序列，每個(gè)子比特序列包括信息比特和固定比特，p≥2；該處理器具體用于根據(jù)該p個(gè)子比特序列，確定校驗(yàn)比特，其中，該校驗(yàn)比特包括p個(gè)子校驗(yàn)比特，該p個(gè)子比特序列與該p個(gè)子校驗(yàn)比特一一對(duì)應(yīng)，每個(gè)子校驗(yàn)比特是根據(jù)該對(duì)應(yīng)的子比特序列生成的。

結(jié)合第五方面及其上述實(shí)現(xiàn)方式，在第五方面的第四種實(shí)現(xiàn)方式中，該處理器具體用于根據(jù)第p個(gè)子比特序列的長(zhǎng)度，確定該第p個(gè)子比特序列所對(duì)應(yīng)的并行度m，其中，m≥2，p∈[1，p]；該處理器具體用于根據(jù)該第p個(gè)子比特序列所對(duì)應(yīng)的并行度，對(duì)該第p個(gè)子比特序列進(jìn)行校驗(yàn)處理，以獲取該第p個(gè)子比特序列所對(duì)應(yīng)的子校驗(yàn)比特。

結(jié)合第五方面及其上述實(shí)現(xiàn)方式，在第五方面的第五種實(shí)現(xiàn)方式中，該編碼設(shè)備還包括與該總線相連的發(fā)射器；以及該處理器還用于控制該發(fā)射機(jī)向該譯碼設(shè)備發(fā)送第二指示信息，該第二指示信息用于指示該第一比特序列中的每個(gè)子比特序列在該第二比特序列中的位置，并且，該第二指示信息用于指示每個(gè)子比特序列所對(duì)應(yīng)的子校驗(yàn)序列在該第二比特序列中的位置。

第六方面，提供了一種極化碼的譯碼設(shè)備，包括：總線；與該總線相連的處理器；與該總線相連的存儲(chǔ)器；其中，該處理器通過(guò)該總線，調(diào)用該存儲(chǔ)器中存儲(chǔ)的程序，以用于獲取極化碼序列；該處理器用于對(duì)該極化碼序列進(jìn)行譯碼處理，以獲取至少一個(gè)第二比特序列，其中，該第二比特序列包括第一比特序列和校驗(yàn)比特，其中，該校驗(yàn)比特是基于該第一比特序列生成的，該第一比特序列包括信息比特和固定比特，該信息比特用于承載目標(biāo)信息，該固定比特用于承載預(yù)設(shè)信息；該處理器用于根據(jù)每個(gè)第二比特序列中的第一比特序列，獲取每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特，并根據(jù)每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特和每個(gè)第二比特序列中的校驗(yàn)比特，從該至少一個(gè)第二比特序列中確定目標(biāo)第二比特序列，其中，該目標(biāo)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特與該目標(biāo)第二比特序列中的校驗(yàn)比特相同；該處理器用于根據(jù)該目標(biāo)第二比特序列中的信息比特，確定編碼設(shè)備所傳輸?shù)哪繕?biāo)信息。

結(jié)合第六方面，在第六方面的第一種實(shí)現(xiàn)方式中，該處理器具體用于根據(jù)該第一比特序列的長(zhǎng)度，確定并行度m，m≥2；該處理器具體用于根據(jù)該并行度m，對(duì)該第一比特序列進(jìn)行校驗(yàn)處理，以獲取該校驗(yàn)比特。

結(jié)合第六方面及其上述實(shí)現(xiàn)方式，在第六方面的第二種實(shí)現(xiàn)方式中，該譯碼設(shè)備還包括與該總線相連的接收器；以及該處理器還用于控制該接收機(jī)接收該編碼設(shè)備發(fā)送第一指示信息，該第一指示信息用于指示該第一比特序列在該第二比特序列中位置，或該第一指示信息用于指示該校驗(yàn)比特在該第二比特序列中位置。

結(jié)合第六方面及其上述實(shí)現(xiàn)方式，在第六方面的第三種實(shí)現(xiàn)方式中，每個(gè)第二比特序列中的第一比特序列包括p個(gè)子比特序列，每個(gè)子比特序列包括信息比特和固定波特，p≥2，并且，每個(gè)第二比特序列中的校驗(yàn)比特包括p個(gè)子校驗(yàn)比特，該p個(gè)子比特序列與該p個(gè)子校驗(yàn)比特一一對(duì)應(yīng)，每個(gè)子校驗(yàn)比特是根據(jù)該對(duì)應(yīng)的子比特序列生成的，以及該處理器具體用于確定每個(gè)第二比特序列中的p個(gè)子比特序列和p個(gè)子校驗(yàn)比特；該處理器具體用于根據(jù)每個(gè)第二比特序列中的p個(gè)子比特序列，獲取每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特，其中，每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特包括p個(gè)子驗(yàn)證比特，該p個(gè)子比特序列與該p個(gè)子驗(yàn)證比特一一對(duì)應(yīng)，每個(gè)子驗(yàn)證比特是根據(jù)該對(duì)應(yīng)的子比特序列生成的；

該處理器具體用于根據(jù)每個(gè)第二比特序列所對(duì)應(yīng)的p個(gè)子驗(yàn)證比特和每個(gè)第二比特序列中的p個(gè)子校驗(yàn)比特，確定目標(biāo)第二比特序列，其中，對(duì)于目標(biāo)第二比特序列中的任一子比特序列，該子比特序列所對(duì)應(yīng)的子驗(yàn)證比特和該子比特序列所對(duì)應(yīng)的子校驗(yàn)比特相同。

結(jié)合第六方面及其上述實(shí)現(xiàn)方式，在第六方面的第四種實(shí)現(xiàn)方式中，該處理器具體用于根據(jù)每個(gè)第二比特序列中的第p個(gè)子比特序列的長(zhǎng)度，確定該第p個(gè)子比特序列所對(duì)應(yīng)的并行度m，其中，m≥2，p∈[1，p]；該處理器具體用于根據(jù)該第p個(gè)子比特序列所對(duì)應(yīng)的并行度m，對(duì)該第p個(gè)子比特序列進(jìn)行校驗(yàn)處理，以獲取該第p個(gè)子比特序列所對(duì)應(yīng)的子驗(yàn)證比特。

結(jié)合第六方面及其上述實(shí)現(xiàn)方式，在第六方面的第五種實(shí)現(xiàn)方式中，該譯碼設(shè)備還包括與該總線相連的接收器；以及該處理器還用于控制該接收機(jī)接收該編碼設(shè)備發(fā)送的第二指示信息，該第二指示信息用于指示該第一比特序列中的每個(gè)子比特序列在該第二比特序列中的位置，并且，該第二指示信息用于指示每個(gè)子比特序列所對(duì)應(yīng)的子校驗(yàn)序列在該第二比特序列中的位置。

第七方面，提供了一種計(jì)算機(jī)程序產(chǎn)品，該計(jì)算機(jī)程序產(chǎn)品包括：計(jì)算機(jī)程序代碼，當(dāng)該計(jì)算機(jī)程序代碼被網(wǎng)絡(luò)設(shè)備的接收單元、處理單元、發(fā)送單元或接收器、處理器、發(fā)送器運(yùn)行時(shí)，使得該網(wǎng)絡(luò)設(shè)備執(zhí)行上述第一方面，及其各種實(shí)現(xiàn)方式中的任一種極化碼的編碼方法。

第八方面，提供了一種計(jì)算機(jī)程序產(chǎn)品，該計(jì)算機(jī)程序產(chǎn)品包括：計(jì)算機(jī)程序代碼，當(dāng)該計(jì)算機(jī)程序代碼被網(wǎng)絡(luò)設(shè)備的接收單元、處理單元、發(fā)送單元或接收器、處理器、發(fā)送器運(yùn)行時(shí)，使得該網(wǎng)絡(luò)設(shè)備執(zhí)行上述第二方面，及其各種實(shí)現(xiàn)方式中的任一種極化碼的譯碼方法。

第九方面，提供了一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，該計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)存儲(chǔ)有程序，該程序使得用戶(hù)設(shè)備執(zhí)行上述第一方面，及其各種實(shí)現(xiàn)方式中的任一種極化碼的編碼方法。

第十方面，提供了一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，該計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)存儲(chǔ)有程序，該程序使得用戶(hù)設(shè)備執(zhí)行上述第二方面，及其各種實(shí)現(xiàn)方式中的任一種極化碼的譯碼方法。

根據(jù)本發(fā)明實(shí)施例的極化碼的編碼方法、譯碼方法、編碼設(shè)備和譯碼設(shè)備，通過(guò)使編碼設(shè)備對(duì)包括信息比特和固定比特的第一比特序列進(jìn)行校驗(yàn)處理，以確定校驗(yàn)比特，并將該第一比特序列與該校驗(yàn)比特進(jìn)行合并，生成第二比特序列，其后，編碼設(shè)備可以根據(jù)該第二比特序列，生成極化碼序列，從而，譯碼設(shè)備可以在對(duì)該極化碼序列進(jìn)行譯碼處理而獲取該第二比特序列后，基于該第二比特序列中的校驗(yàn)比特，對(duì)該第二比特序列中的第一比特序列進(jìn)行校驗(yàn)處理，即，能夠在確定信息比特之前，完成校驗(yàn)過(guò)程。特別是在基于scl譯碼算法等的譯碼過(guò)程中，能夠獲得多個(gè)路徑的估值，在本發(fā)明實(shí)施例中，能夠在無(wú)需獲取每個(gè)路徑中的信息比特的情況下進(jìn)行校驗(yàn)處理，從而可以?xún)H保留校驗(yàn)通過(guò)的路徑，并將該校驗(yàn)通過(guò)的路徑中的信息比特作為譯碼輸出，大大縮短了譯碼處理的延時(shí)，改善了用戶(hù)體驗(yàn)。

附圖說(shuō)明

為了更清楚地說(shuō)明本發(fā)明實(shí)施例的技術(shù)方案，下面將對(duì)本發(fā)明實(shí)施例中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面所描述的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1是根據(jù)本文所述的各個(gè)實(shí)施例的無(wú)線通信系統(tǒng)的示圖。

圖2是在無(wú)線通信環(huán)境中執(zhí)行本發(fā)明實(shí)施方式的極化碼的編碼方法的系統(tǒng)的示圖。

圖3是在無(wú)線通信環(huán)境中執(zhí)行本發(fā)明實(shí)施方式的極化碼的譯碼方法的系統(tǒng)的示圖。

圖4是本發(fā)明一個(gè)實(shí)施例的極化碼的編碼方法的流程圖。

圖5是本發(fā)明實(shí)施例的crc的基本原理的示意圖。

圖6是發(fā)明實(shí)施例的crc的并行處理的基本原理的示意圖。

圖7是發(fā)明實(shí)施例的crc的并行處理的一個(gè)流程示意圖。

圖8是發(fā)明實(shí)施例的crc的并行處理的另一個(gè)流程示意圖。

圖9是本發(fā)明一個(gè)實(shí)施例的編碼過(guò)程的一例的示意圖。

圖10是本發(fā)明一個(gè)實(shí)施例的編碼過(guò)程的另一例的示意圖。

圖11是本發(fā)明一個(gè)實(shí)施例的極化碼的譯碼方法的流程圖。

圖12是本發(fā)明一個(gè)實(shí)施例的譯碼過(guò)程的一例的示意圖。

圖13是本發(fā)明一個(gè)實(shí)施例的極化碼的編碼裝置的框圖。

圖14是本發(fā)明一個(gè)實(shí)施例的極化碼的譯碼裝置的框圖。

圖15是適用本發(fā)明實(shí)施例的極化碼的編碼設(shè)備的示意性結(jié)構(gòu)圖。

圖16是適用本發(fā)明實(shí)施例的極化碼的譯碼設(shè)備的示意性結(jié)構(gòu)圖。

圖17是適用本發(fā)明實(shí)施例的極化碼的編碼方法或譯碼方法的接入終端的結(jié)構(gòu)圖。

圖18是適用本發(fā)明實(shí)施例的極化碼的編碼方法或譯碼方法的網(wǎng)絡(luò)設(shè)備的結(jié)構(gòu)圖。

具體實(shí)施方式

現(xiàn)在參照附圖描述多個(gè)實(shí)施例，其中用相同的附圖標(biāo)記指示本文中的相同元件。在下面的描述中，為便于解釋?zhuān)o出了大量具體細(xì)節(jié)，以便提供對(duì)一個(gè)或多個(gè)實(shí)施例的全面理解。然而，很明顯，也可以不用這些具體細(xì)節(jié)來(lái)實(shí)現(xiàn)所述實(shí)施例。在其它例子中，以方框圖形式示出公知結(jié)構(gòu)和設(shè)備，以便于描述一個(gè)或多個(gè)實(shí)施例。

在本說(shuō)明書(shū)中使用的術(shù)語(yǔ)"部件"、"模塊"、"系統(tǒng)"等用于表示計(jì)算機(jī)相關(guān)的實(shí)體、硬件、固件、硬件和軟件的組合、軟件、或執(zhí)行中的軟件。例如，部件可以是但不限于，在處理器上運(yùn)行的進(jìn)程、處理器、對(duì)象、可執(zhí)行文件、執(zhí)行線程、程序和/或計(jì)算機(jī)。通過(guò)圖示，在計(jì)算設(shè)備上運(yùn)行的應(yīng)用和計(jì)算設(shè)備都可以是部件。一個(gè)或多個(gè)部件可駐留在進(jìn)程和/或執(zhí)行線程中，部件可位于一個(gè)計(jì)算機(jī)上和/或分布在2個(gè)或更多個(gè)計(jì)算機(jī)之間。此外，這些部件可從在上面存儲(chǔ)有各種數(shù)據(jù)結(jié)構(gòu)的各種計(jì)算機(jī)可讀介質(zhì)執(zhí)行。部件可例如根據(jù)具有一個(gè)或多個(gè)數(shù)據(jù)分組(例如來(lái)自與本地系統(tǒng)、分布式系統(tǒng)和/或網(wǎng)絡(luò)間的另一部件交互的二個(gè)部件的數(shù)據(jù)，例如通過(guò)信號(hào)與其它系統(tǒng)交互的互聯(lián)網(wǎng))的信號(hào)通過(guò)本地和/或遠(yuǎn)程進(jìn)程來(lái)通信。

本發(fā)明實(shí)施例的極化碼的編碼方法或譯碼方法的執(zhí)行主體可以是接入終端。接入終端也可以稱(chēng)為系統(tǒng)、用戶(hù)單元、用戶(hù)站、移動(dòng)站、移動(dòng)臺(tái)、遠(yuǎn)方站、遠(yuǎn)程終端、移動(dòng)設(shè)備、用戶(hù)終端、終端、無(wú)線通信設(shè)備、用戶(hù)代理、用戶(hù)裝置或用戶(hù)設(shè)備(ue，userequipment)。接入終端可以是蜂窩電話(huà)、無(wú)繩電話(huà)、會(huì)話(huà)啟動(dòng)協(xié)議(sip，sessioninitiationprotocol)電話(huà)、無(wú)線本地環(huán)路(wll，wirelesslocalloop)站、個(gè)人數(shù)字處理(pda，personaldigitalassistant)、具有無(wú)線通信功能的手持設(shè)備、計(jì)算設(shè)備或連接到無(wú)線調(diào)制解調(diào)器的其它處理設(shè)備。

或者，本發(fā)明實(shí)施例的極化碼的編碼方法或譯碼方法的執(zhí)行主體可以是網(wǎng)絡(luò)設(shè)備。網(wǎng)絡(luò)設(shè)備可用于與移動(dòng)設(shè)備通信，網(wǎng)絡(luò)設(shè)備可以是全球移動(dòng)通訊(gsm，globalsystemofmobilecommunication)或碼分多址(cdma，codedivisionmultipleaccess)中的基站(bts，basetransceiverstation)，也可以是寬帶碼分多址(wcdma，widebandcodedivisionmultipleaccess)中的基站(nb，nodeb)，還可以是長(zhǎng)期演進(jìn)(lte，longtermevolution，)中的演進(jìn)型基站(enb或enodeb，evolutionalnodeb)，或者中繼站或接入點(diǎn)，或者未來(lái)5g網(wǎng)絡(luò)中的基站設(shè)備等。

此外，本發(fā)明的各個(gè)方面或特征可以實(shí)現(xiàn)成方法、裝置或使用標(biāo)準(zhǔn)編程和/或工程技術(shù)的制品。本申請(qǐng)中使用的術(shù)語(yǔ)"制品"涵蓋可從任何計(jì)算機(jī)可讀器件、載體或介質(zhì)訪問(wèn)的計(jì)算機(jī)程序。例如，計(jì)算機(jī)可讀介質(zhì)可以包括，但不限于:磁存儲(chǔ)器件，例如，硬盤(pán)、軟盤(pán)或磁帶等；光盤(pán)，例如，壓縮盤(pán)(cd，compactdisk)、數(shù)字通用盤(pán)(dvd，digitalversatiledisk)等；智能卡和閃存器件，例如，可擦寫(xiě)可編程只讀存儲(chǔ)器(eprom，erasableprogrammableread-onlymemory)等。

另外，本文描述的各種存儲(chǔ)介質(zhì)可代表用于存儲(chǔ)信息的一個(gè)或多個(gè)設(shè)備和/或其它機(jī)器可讀介質(zhì)。術(shù)語(yǔ)"機(jī)器可讀介質(zhì)"可包括但不限于，無(wú)線信道和能夠存儲(chǔ)、包含和/或承載指令和/或數(shù)據(jù)的各種其它介質(zhì)。

現(xiàn)在，參照?qǐng)D1，示出根據(jù)本文所述的各個(gè)實(shí)施例的無(wú)線通信系統(tǒng)100。無(wú)線通信系統(tǒng)100包括網(wǎng)絡(luò)設(shè)備102，網(wǎng)絡(luò)設(shè)備102可包括多個(gè)天線組。每個(gè)天線組可以包括一個(gè)或多個(gè)天線，例如，一個(gè)天線組可包括天線104和106，另一個(gè)天線組可包括天線108和110，附加組可包括天線112和114。圖1中對(duì)于每個(gè)天線組示出了2個(gè)天線，然而可對(duì)于每個(gè)組使用更多或更少的天線。網(wǎng)絡(luò)設(shè)備102可附加地包括發(fā)射機(jī)鏈和接收機(jī)鏈，本領(lǐng)域普通技術(shù)人員可以理解，它們均可包括與信號(hào)發(fā)送和接收相關(guān)的多個(gè)部件，例如，處理器、調(diào)制器、復(fù)用器、解調(diào)器、解復(fù)用器或天線等。

網(wǎng)絡(luò)設(shè)備102可以與一個(gè)或多個(gè)接入終端(例如，接入終端116和接入終端122)通信。然而，可以理解，網(wǎng)絡(luò)設(shè)備102可以與類(lèi)似于接入終端116或122的任意數(shù)目的接入終端通信。接入終端116和122可以是例如蜂窩電話(huà)、智能電話(huà)、便攜式電腦、手持通信設(shè)備、手持計(jì)算設(shè)備、衛(wèi)星無(wú)線電裝置、全球定位系統(tǒng)、pda和/或用于在無(wú)線通信系統(tǒng)100上通信的任意其它適合設(shè)備。如圖所示，接入終端116與天線112和114通信，其中天線112和114通過(guò)前向鏈路118向接入終端116發(fā)送信息，并通過(guò)反向鏈路120從接入終端116接收信息。此外，接入終端122與天線104和106通信，其中天線104和106通過(guò)前向鏈路124向接入終端122發(fā)送信息，并通過(guò)反向鏈路126從接入終端122接收信息。在頻分雙工(fdd，frequencydivisionduplex)系統(tǒng)中，例如，前向鏈路118可利用與反向鏈路120所使用的不同頻帶，前向鏈路124可利用與反向鏈路126所使用的不同頻帶。此外，在時(shí)分雙工(tdd，timedivisionduplex)系統(tǒng)中，前向鏈路118和反向鏈路120可使用共同頻帶，前向鏈路124和反向鏈路126可使用共同頻帶。

被設(shè)計(jì)用于通信的每組天線和/或區(qū)域稱(chēng)為網(wǎng)絡(luò)設(shè)備102的扇區(qū)。例如，可將天線組設(shè)計(jì)為與網(wǎng)絡(luò)設(shè)備102覆蓋區(qū)域的扇區(qū)中的接入終端通信。在網(wǎng)絡(luò)設(shè)備102通過(guò)前向鏈路118和124分別與接入終端116和122進(jìn)行通信的過(guò)程中，網(wǎng)絡(luò)設(shè)備102的發(fā)射天線可利用波束成形來(lái)改善前向鏈路118和124的信噪比。此外，與網(wǎng)絡(luò)設(shè)備通過(guò)單個(gè)天線向它所有的接入終端發(fā)送信號(hào)的方式相比，在網(wǎng)絡(luò)設(shè)備102利用波束成形向相關(guān)覆蓋區(qū)域中隨機(jī)分散的接入終端116和122發(fā)送信號(hào)時(shí)，相鄰小區(qū)中的移動(dòng)設(shè)備會(huì)受到較少的干擾。

在給定時(shí)間，網(wǎng)絡(luò)設(shè)備102、接入終端116或接入終端122可以是無(wú)線通信發(fā)送裝置和/或無(wú)線通信接收裝置。當(dāng)發(fā)送數(shù)據(jù)時(shí)，無(wú)線通信發(fā)送裝置可對(duì)數(shù)據(jù)進(jìn)行編碼以用于傳輸。

具體地，無(wú)線通信發(fā)送裝置可獲取(例如，生成、從其它通信裝置接收、或在存儲(chǔ)器中保存等)要通過(guò)信道發(fā)送至無(wú)線通信接收裝置的一定數(shù)目的數(shù)據(jù)比特。這種數(shù)據(jù)比特可包含在數(shù)據(jù)的一個(gè)或多個(gè)傳輸塊中，傳輸塊可被分段以產(chǎn)生多個(gè)碼塊。此外，無(wú)線通信發(fā)送裝置可使用polar碼編碼器(圖中未示出)來(lái)對(duì)每個(gè)碼塊編碼，生成發(fā)射信號(hào)。

無(wú)線通信接收裝置可獲取通過(guò)信道接收無(wú)線通信發(fā)送裝置發(fā)送的經(jīng)過(guò)polar碼編碼器進(jìn)行編碼處理后的信號(hào)，并且，可以通過(guò)polar譯碼器(未示出)對(duì)該信號(hào)進(jìn)行解碼，以獲取上述數(shù)據(jù)比特。

圖2示出了在無(wú)線通信環(huán)境中適用本發(fā)明的極化碼的編碼方法的系統(tǒng)200的示意性框圖。系統(tǒng)200包括無(wú)線通信設(shè)備202，該無(wú)線通信設(shè)備202被顯示為經(jīng)由信道發(fā)送數(shù)據(jù)。盡管示出為發(fā)送數(shù)據(jù)，但無(wú)線通信設(shè)備202還可經(jīng)由信道接收數(shù)據(jù)，例如，無(wú)線通信設(shè)備202可同時(shí)發(fā)送和接收數(shù)據(jù)，或者，無(wú)線通信設(shè)備202也可以在不同時(shí)刻發(fā)送和接收數(shù)據(jù)，或其組合等。無(wú)線通信設(shè)備202例如可以是基站(例如，圖1的基站102等)、接入終端(例如，圖1的接入終端116、圖1的接入終端122等)等。

無(wú)線通信設(shè)備202可以包括polar碼編碼器204和發(fā)射機(jī)206?？蛇x地，無(wú)線通信設(shè)備202還可以包括速率匹配裝置?？蛇x地，當(dāng)無(wú)線通信設(shè)備202經(jīng)由信道接收數(shù)據(jù)時(shí)，該無(wú)線通信設(shè)備202還可以包括一個(gè)接收機(jī)，該接收機(jī)可以單獨(dú)存在，也可以與發(fā)射機(jī)206集成在一起形成一個(gè)收發(fā)機(jī)。

其中，polar碼編碼器204用于對(duì)要從無(wú)線通信裝置202傳送的數(shù)據(jù)進(jìn)行編碼得到極化碼。

此外，發(fā)射機(jī)206可隨后在信道上傳送經(jīng)過(guò)polar碼編碼器204(或者，polar碼編碼器204和速率匹配裝置)處理后的輸出比特。例如，發(fā)射機(jī)206可以將相關(guān)數(shù)據(jù)發(fā)送到其它不同的無(wú)線通信裝置(圖中未示出)。

圖3示出了在無(wú)線通信環(huán)境中適用本發(fā)明的極化碼的譯碼方法的系統(tǒng)300的示意性框圖。系統(tǒng)300包括無(wú)線通信設(shè)備302，該無(wú)線通信設(shè)備302被顯示為經(jīng)由信道接收數(shù)據(jù)。盡管示出為發(fā)送數(shù)據(jù)，但無(wú)線通信設(shè)備302還可經(jīng)由信道發(fā)送數(shù)據(jù)，例如，無(wú)線通信設(shè)備302可同時(shí)發(fā)送和接收數(shù)據(jù)，或者，無(wú)線通信設(shè)備302也可以在不同時(shí)刻發(fā)送和接收數(shù)據(jù)，或其組合等。無(wú)線通信設(shè)備302例如可以是基站(例如，圖1的基站102等)、接入終端(例如，圖1的接入終端116、圖1的接入終端122等)等。

無(wú)線通信設(shè)備302可以包括接收機(jī)306和polar碼譯碼器304?？蛇x地，當(dāng)無(wú)線通信設(shè)備302經(jīng)由信道發(fā)送數(shù)據(jù)時(shí)，該無(wú)線通信設(shè)備302還可以包括一個(gè)發(fā)射機(jī)，該發(fā)射機(jī)可以單獨(dú)存在，也可以與接收機(jī)306集成在一起形成一個(gè)收發(fā)機(jī)。

其中，接收機(jī)306可在信道接收來(lái)自其他無(wú)線通信裝置發(fā)射的經(jīng)過(guò)polar碼編碼處理后的信號(hào)。

并且，polar譯碼器304用于對(duì)該接收機(jī)306接收到的信號(hào)進(jìn)行譯碼，獲取其他無(wú)線通信裝置所發(fā)送的數(shù)據(jù)。

在對(duì)具體的實(shí)施例展開(kāi)描述之前，首先介紹本發(fā)明所涉及的polar碼的編譯碼過(guò)程：

通信系統(tǒng)通常采用信道編碼提高數(shù)據(jù)傳輸?shù)目煽啃?，以保證通信的質(zhì)量。arikan提出的極化(polar)碼是第一個(gè)從理論上證明可以取得香農(nóng)容量且具有低編譯碼復(fù)雜度的好碼。

polar碼是一種線性塊碼，其生成矩陣為gn，編碼過(guò)程為

其中，是polar碼的母碼，是一個(gè)二進(jìn)制的行矢量，長(zhǎng)度為n，其元素為母碼碼字；

是一個(gè)二進(jìn)制的行矢量，長(zhǎng)度為n(即碼長(zhǎng))并且值為2的整數(shù)次冪；

gn是一個(gè)n×n的矩陣，且這里bn是一個(gè)n×n的轉(zhuǎn)置矩陣，例如比特反序排列置換(bitreversal)矩陣，所謂比特反序置換即是將一個(gè)長(zhǎng)度為n序列經(jīng)過(guò)排列后得到其中ya＝xb，序號(hào)a和b的二進(jìn)制表示展開(kāi)互為反序序列。如序列(1,2,3,4,5,6,7,8)經(jīng)比特反序排列后為(1,5,3,7,2,6,4,8)；

定義為log2n個(gè)矩陣f2的克羅內(nèi)克(kronecker)乘積；

以上涉及的加法、乘法操作均為二進(jìn)制伽羅華域(galoisfield)上的加法、乘法操作。

polar碼的編碼過(guò)程中，中的一部分比特用來(lái)攜帶信息，稱(chēng)為信息比特，這些比特的索引的集合記作a。另外的一部分比特置為收發(fā)端預(yù)先約定的固定值，稱(chēng)之為固定比特，其索引的集合用a的補(bǔ)集a^c表示。不失一般性，這些固定比特通常被設(shè)為0，本發(fā)明的敘述中也采用這一設(shè)置；但實(shí)際上，只需要收發(fā)端預(yù)先約定，固定比特序列可以被任意設(shè)置。

當(dāng)固定比特被設(shè)為0時(shí)，polar碼的編碼輸出可簡(jiǎn)化為：這里ua為中的信息比特集合，ua為長(zhǎng)度為k比特的行矢量，即|a|＝k，其中，|·|表示集合中元素的個(gè)數(shù)，k為信息塊的大小，是矩陣gn中由集合a中的索引對(duì)應(yīng)的那些行得到的子矩陣，是一個(gè)k×n的矩陣。集合a的選取決定了polar碼的性能。

polar碼最基本的譯碼方法是sc譯碼。sc譯碼算法利用從信道中接收到的信號(hào)序列逐個(gè)對(duì)中的各個(gè)比特進(jìn)行譯碼、得到的估計(jì)序列

對(duì)索引i從1到n，逐個(gè)進(jìn)行以下譯碼判決：

其中，

上式中，為比特ui所對(duì)應(yīng)的極化信道的信道轉(zhuǎn)移概率函數(shù)。極化信道的轉(zhuǎn)移概率函數(shù)根據(jù)用以傳輸編碼比特的原始信道的轉(zhuǎn)移概率函數(shù)w(y|x)按下式得到：

其中，如前所述，和的對(duì)應(yīng)關(guān)系{0,1}^n-i表示n-i個(gè)集合{0,1}的笛卡爾(cartesian)乘積。

sc譯碼的優(yōu)點(diǎn)是：1)在碼長(zhǎng)足夠大時(shí)，理論上證明了polar碼在sc譯碼下能夠達(dá)到信道容量；2)譯碼復(fù)雜度很低，與碼長(zhǎng)n與碼長(zhǎng)的對(duì)數(shù)log2n的乘積呈線性關(guān)系，為o(nlog2n)。

當(dāng)碼長(zhǎng)較短的時(shí)候，傳統(tǒng)的串行抵消(successivecancellation，sc)譯碼的性能并不理想，其性能不如目前已廣泛使用的低密度奇偶校驗(yàn)(low-densityparity-check，ldpc)碼或turbo碼。陸續(xù)提出了以scl譯碼算法為代表的增強(qiáng)sc譯碼算法(還包括scs譯碼、sch譯碼等)。在信息序列中包含crc信息的情況(harq傳輸即屬于這種場(chǎng)景)下，通過(guò)crc輔助的增強(qiáng)sc譯碼，如crc輔助的scl(crc-aidedsuccessivecancellationlist，cascl)譯碼、crc輔助的scs(crc-aidedsuccessivecancellationstack，cascs)譯碼和crc輔助的sch(crc-aidedsuccessivecancellationhybrid，casch)譯碼等，polar碼能夠在譯碼復(fù)雜度相當(dāng)?shù)那闆r下獲得與turbo碼或ldpc碼相當(dāng)，甚至更優(yōu)的fer性能。因此，polar碼在未來(lái)通信系統(tǒng)中具有非常好的應(yīng)用前景。

下面，結(jié)合圖4對(duì)上述polar碼編碼器204的具體處理過(guò)程，進(jìn)行詳細(xì)說(shuō)明。結(jié)合圖5對(duì)上述polar碼譯碼器304的具體處理過(guò)程，進(jìn)行詳細(xì)說(shuō)明。

圖4是本發(fā)明一個(gè)實(shí)施例的極化碼的編碼方法400的示意性流程圖，圖4所示的方法400可以由編碼設(shè)備，例如，無(wú)線通信設(shè)備中的polar碼編碼器執(zhí)行。該方法400包括：

s410，編碼設(shè)備根據(jù)需要傳輸至譯碼設(shè)備的目標(biāo)信息，生成第一比特序列，該第一比特序列包括信息比特和固定比特，該信息比特用于承載該目標(biāo)信息，該固定比特用于承載預(yù)設(shè)信息。

s420，該編碼設(shè)備根據(jù)該第一比特序列，確定校驗(yàn)比特。

s430，該編碼設(shè)備根據(jù)該第一比特序列和該校驗(yàn)比特，生成第二比特序列；

s440，該編碼設(shè)備根據(jù)該第二比特序列，生成極化碼序列。

具體地說(shuō)，在s410，編碼設(shè)備可以根據(jù)需要傳輸至譯碼設(shè)備的信息(即，目標(biāo)信息的一例)生成信息比特序列x，不失一般性，設(shè)該信息比特序列x的長(zhǎng)度(或者說(shuō)，該信息比特序列x包括的比特的數(shù)量)為k-α，其中，k-α≥1。在本發(fā)明實(shí)施例中，編碼設(shè)備生成信息比特序列x的過(guò)程可以與現(xiàn)有技術(shù)相似，這里，為了避免贅述，省略其詳細(xì)說(shuō)明。

其后，編碼設(shè)備可以在該比特序列x中插入n-k個(gè)固定比特，從而得到長(zhǎng)度(或者說(shuō)，所包括的比特?cái)?shù)量)為n-α的比特序列y(即，第一比特序列的一例)。在本發(fā)明實(shí)施例中，編碼設(shè)備在信息比特中插入固定比特從而生成上述比特序列y的過(guò)程可以與現(xiàn)有技術(shù)相似，這里，為了避免贅述，省略其詳細(xì)說(shuō)明。

可選地，該第一比特序列的長(zhǎng)度為2的整數(shù)次冪。

具體地說(shuō)，在本發(fā)明實(shí)施例中，該比特序列y的長(zhǎng)度(或者說(shuō)，比特序列y所包括的比特?cái)?shù)量)為2的整數(shù)次冪，即，設(shè)該比特序列y的長(zhǎng)度為b，則b滿(mǎn)足以下式1。

b＝2^j,j≥1式1

應(yīng)理解，以上列舉的第一比特序列的長(zhǎng)度僅為示例性說(shuō)明，本發(fā)明并未限定于此，該比特序列y的長(zhǎng)度可以根據(jù)需要任意變更，例如，該比特序列y的長(zhǎng)度可以根據(jù)預(yù)先設(shè)定的極化碼母碼的碼長(zhǎng)(即，n)和crc校驗(yàn)比特的長(zhǎng)度(即，α)確定。

在s420，編碼設(shè)備可以對(duì)如上所述生成的比特序列y進(jìn)行用于生成α個(gè)校驗(yàn)比特的crc校驗(yàn)處理，或者說(shuō)，crc校驗(yàn)編碼。

在本發(fā)明實(shí)施例中，編碼設(shè)備可以對(duì)比特序列y整體進(jìn)行crc校驗(yàn)處理，以生成與該比特序列y整體相對(duì)應(yīng)的α個(gè)校驗(yàn)比特(即，方式1)?；蛘?，編碼設(shè)備也可以對(duì)比特序列y進(jìn)行分段處理，以獲取p(p≥2)個(gè)子比特序列，并分別對(duì)每個(gè)子比特序列進(jìn)行crc校驗(yàn)處理，以生成每個(gè)子比特序列所對(duì)應(yīng)的校驗(yàn)比特(即，方式2)。

下面，分別對(duì)以上兩種方式下的處理過(guò)程進(jìn)行詳細(xì)說(shuō)明。

方式1

圖5示出了本發(fā)明實(shí)施例的crc的基本原理的示意圖。如圖5所示，在本發(fā)明實(shí)施例中，編碼設(shè)備可以對(duì)比特序列y進(jìn)行串行處理，每次處理1比特。在圖5所示處理方式中，g0～gα-1為以下式2中矩陣g中的元素，其中，g0～gα-1的取值為0或1，具體的取值可以根據(jù)現(xiàn)有技術(shù)中crc處理過(guò)程中的規(guī)定來(lái)確定。b0～bα-1表示寄存器，用于存儲(chǔ)中間值，并根據(jù)指示將所存儲(chǔ)的數(shù)值進(jìn)行輸出。yi表示第i次處理(或者說(shuō)，第i次輸入的比特序列y中)的比特，i∈[0，n-α]。其中，n-α為待校驗(yàn)的序列(即，比特序列y)的長(zhǎng)度，另外圖5和圖6中的表示乘運(yùn)算，表示模2加運(yùn)算。

如圖5所示，以對(duì)比特序列y中的第i個(gè)比特yi的處理為例，編碼設(shè)備首先將yi于存儲(chǔ)在寄存器bα-1中的中間值進(jìn)行加運(yùn)算(為了便于理解和說(shuō)明，將計(jì)算結(jié)果記做yi’)，yi’被輸入至寄存器b0。并且，g0與yi’進(jìn)行乘運(yùn)算后的結(jié)果被與從寄存器b0輸出的值(即，yi’)進(jìn)行加運(yùn)算后輸出至寄存器b1，g1與yi’進(jìn)行乘運(yùn)算后的結(jié)果被與從寄存器b1輸出的值進(jìn)行加運(yùn)算后輸出至寄存器b2，以此類(lèi)推，能夠?qū)拇嫫鱞α-1中存儲(chǔ)的中間值進(jìn)行更新。從而，比特序列y中的各比特均處理完成后，可以將寄存器bα-1存儲(chǔ)的最終值作為校驗(yàn)序列(即，序列w)。

在本發(fā)明實(shí)施例中，可以將上述crc校驗(yàn)過(guò)程可以通過(guò)以下式2表示。

si＝r·si-1+g·yi式2

其中，

其中，si是一個(gè)長(zhǎng)度為α的向量，表示第i個(gè)中間狀態(tài)，i∈[1，α]，t表示轉(zhuǎn)置。

應(yīng)理解，以上列舉的圖5所示crc處理的方法僅為示例性說(shuō)明，本發(fā)明并未限定于此，例如，在本發(fā)明實(shí)施例中，編碼設(shè)備還可以采用多比特并行處理的方式進(jìn)行crc處理。

即，可選地，該編碼設(shè)備根據(jù)該第一比特序列，獲取校驗(yàn)序列，包括：該編碼設(shè)備根據(jù)該第一比特序列的長(zhǎng)度，確定并行度m，m≥2；

該編碼設(shè)備根據(jù)該并行度m，對(duì)該第一比特序列進(jìn)行校驗(yàn)處理，以獲取該校驗(yàn)序列。

具體地說(shuō)，在本發(fā)明實(shí)施了中，并行度m表示編碼段進(jìn)行校驗(yàn)處理時(shí)同時(shí)處理的比特的數(shù)量。

例如，編碼設(shè)備可以根據(jù)需要校驗(yàn)的比特序列(即，第一比特序列)的長(zhǎng)度來(lái)確定該并行度m，例如，如果該第一比特序列的長(zhǎng)度較大，則可以使并行度m較大，以縮短校驗(yàn)處理的時(shí)間。

應(yīng)理解，以上列舉的用于確定并行度m的具體參數(shù)可確定方式僅為示例性說(shuō)明，本發(fā)明并未限定于此，例如，編碼設(shè)備還可以基于用戶(hù)設(shè)定或系統(tǒng)規(guī)定的校驗(yàn)處理時(shí)間(或者說(shuō)，處理時(shí)延)、編碼設(shè)備自身的處理性能等來(lái)確定該并行度m，例如，如果用戶(hù)設(shè)定或系統(tǒng)規(guī)定的校驗(yàn)處理時(shí)間較短，則可以使并行度m較大，以縮短校驗(yàn)處理的時(shí)間。

圖6示出了發(fā)明實(shí)施例的crc的并行處理的基本原理的示意圖。如圖6所示，編碼設(shè)備可以采用并行處理方式，對(duì)比特序列y進(jìn)行crc校驗(yàn)處理。

如圖6所示，編碼設(shè)備可以對(duì)比特序列y進(jìn)行串并變化處理，得到第i次校驗(yàn)處理所處理的m個(gè)比特(即，yi～yi+m－1)，其后，編碼設(shè)備可以使該yi～yi+m－1與矩陣[r^m-1gr^m-2g…g]相乘，得到的α個(gè)比特(即，y’i～y’i+α-1)。并且，編碼設(shè)備可以使矩陣r^m與上一次迭代的中間狀態(tài)相乘得到的α個(gè)比特y”i～y”i+α-1。最后，編碼設(shè)備可以使y’i～y’i+α-1與y”i～y”i+α-1進(jìn)行模2加，得到α個(gè)校驗(yàn)比特s0～sα-1。

假設(shè)并行度為m，即每次處理m個(gè)比特，則crc校驗(yàn)過(guò)程可以通過(guò)以下式3表示。

其中，r^m表示m個(gè)r相乘，t表示轉(zhuǎn)置。

當(dāng)比特序列y的長(zhǎng)度不能被并行度m整除時(shí)，不能簡(jiǎn)單地由上述圖6或式3所示方式實(shí)現(xiàn)，需要通過(guò)兩步進(jìn)行計(jì)算：

(1)計(jì)算前個(gè)比特，并行度為m1＝m；

(2)計(jì)算最后個(gè)比特，并行度為

圖7示出了此情況下，發(fā)明實(shí)施例的crc的并行處理的流程示意圖。如圖7所示，編碼設(shè)備可以對(duì)比特序列y進(jìn)行串并變化處理得到基于并行度m1進(jìn)行校驗(yàn)處理的比特以及基于并行度m2進(jìn)行校驗(yàn)處理的比特并基于并行度m1對(duì)比特進(jìn)行校驗(yàn)處理，基于并行度m2對(duì)比特進(jìn)行校驗(yàn)處理。

在實(shí)際應(yīng)用中，需要支持多種不同的比特序列y(即，在信息比特中插入固定比特之后形成的序列)的長(zhǎng)度，如果針對(duì)所有的長(zhǎng)度n-α，m1的取值相同，則m2的值有可能不同。設(shè)m2有q種可能的情況下，在共用一個(gè)crc模塊時(shí)，可以采用圖8所示的crc的并行處理的流程。如圖8所示，編碼設(shè)備可以根據(jù)所確定的并行度m1，對(duì)比特序列y進(jìn)行串并變化處理得到基于并行度m1進(jìn)行校驗(yàn)處理的比特和剩余的比特，并根據(jù)剩余的比特確定該部分剩余比特的并行度(即，m2--1～m2-q中的一種)，從而能夠基于所確定的并行度，對(duì)該剩余的比特進(jìn)行校驗(yàn)處理。

可選地，該第一比特序列的長(zhǎng)度為2的整數(shù)次冪。

具體地說(shuō)，在本發(fā)明實(shí)施例中，可以使比特序列y的碼長(zhǎng)(或者說(shuō)，包括的比特?cái)?shù))為2的整數(shù)次冪，從而在確定并行度時(shí)，只要使所選取的并行度的值為2的整數(shù)次冪即可，即，能夠確保比特序列y的長(zhǎng)度能夠被并行度m整除，采用一個(gè)并行度便能夠完成基于并行方式的crc校驗(yàn)處理，大大降低了實(shí)現(xiàn)復(fù)雜度，節(jié)省了處理時(shí)延，因此更適合實(shí)際系統(tǒng)應(yīng)用。

與此相對(duì)，在現(xiàn)有技術(shù)中，由于crc校驗(yàn)處理的對(duì)象為信息比特(即，本發(fā)明實(shí)施例中的比特序列x)，以lte協(xié)議3gppts36.212與3gppts36.213規(guī)定的編碼塊長(zhǎng)度(即輸入編碼器的信息比特?cái)?shù)量)與速率適配后可能的長(zhǎng)度為例，信息比特?cái)?shù)量的可能的取值共有188種，取值范圍從40到6144，很難統(tǒng)一crc校驗(yàn)處理的并行度。

應(yīng)理解，以上列舉的本發(fā)明所使用的并行度的確定方式僅為示例性說(shuō)明，本發(fā)明并未限定于此，如果比特序列y(第一比特序列)的長(zhǎng)度是并行度m1的整數(shù)倍，即，n＝k·m1，則可以分k次處理，每次處理m1個(gè)比特；

如果比特序列y的長(zhǎng)度不是m1的整數(shù)倍，例如，n＝k·m1+m2，其中，1≤m2＜m1，m1≥2，則例如，可以分k+1次處理，前k次每次處理m1個(gè)比特(并行度為m1)，最后一次處理m2個(gè)比特(并行度為m2)。

即，在本發(fā)明實(shí)施例中，最多需要兩個(gè)校驗(yàn)處理模塊便能夠完成校驗(yàn)處理，其中，一個(gè)校驗(yàn)處理模塊的并行度為m1，另一個(gè)校驗(yàn)處理模塊的并行度為m2。

在如上所述，生成了α個(gè)校驗(yàn)比特之后，編碼設(shè)備可以將該α個(gè)校驗(yàn)比特作為校驗(yàn)序列(以下，為了便于理解和區(qū)分，記做：校驗(yàn)序列w)。

需要說(shuō)明的是，圖6和圖7中的s0～sa表示上述校驗(yàn)序列w中的α個(gè)校驗(yàn)比特。

在s430，編碼設(shè)備可以根據(jù)在s410生成的比特序列y(長(zhǎng)度為n-α)和在s420生成的校驗(yàn)序列w(長(zhǎng)度為α)，確定長(zhǎng)度為n的序列z(即，第二比特序列的一例)。

作為示例而非限定，在本發(fā)明實(shí)施例中，比特序列y中的比特位于序列z中的n-α個(gè)第一預(yù)設(shè)比特位，校驗(yàn)序列中的比特位于序列z中的α個(gè)第二預(yù)設(shè)比特位，其中，該第一預(yù)設(shè)比特位和第二預(yù)設(shè)比特位可以由系統(tǒng)規(guī)定，也可以由編碼設(shè)備和譯碼設(shè)備協(xié)商確定，本發(fā)明并未特別限定。

可選地，在該第二比特序列中，該第二預(yù)設(shè)比特位在該第一預(yù)設(shè)比特位之后。

具體地說(shuō)，在本發(fā)明實(shí)施例中，編碼設(shè)備可以將校驗(yàn)序列添加在比特序列y之后形成序列z，即，在本發(fā)明實(shí)施例中，第一預(yù)設(shè)比特位可以是比特序列y中的前n-α個(gè)比特位，第二預(yù)設(shè)比特位可以是比特序列y中的末尾的α個(gè)比特位。

應(yīng)理解，以上列舉的比特序列y與校驗(yàn)序列之間的位置關(guān)系(或者說(shuō)，該第二預(yù)設(shè)比特位在該第一預(yù)設(shè)比特位)僅為示例性說(shuō)明，本發(fā)明并未限定于此，第二預(yù)設(shè)比特位與第一預(yù)設(shè)比特位的位置關(guān)系(或者說(shuō)，比特序列y中的比特與校驗(yàn)序列中的比特在序列z中的位置關(guān)系)可以任意確定，只要使譯碼設(shè)備能夠從比特在序列z中確定比特序列y和校驗(yàn)序列即可。

可選的，該編碼方法還包括：該編碼設(shè)備向該譯碼設(shè)備發(fā)送第一指示信息，該第一指示信息用于指示該第一比特序列在該第二比特序列中位置，或該第一指示信息用于指示該校驗(yàn)比特在該第二比特序列中位置。

具體地說(shuō)，在本發(fā)明實(shí)施例中，編碼設(shè)備還可以將該第一比特序列(例如，上述第一預(yù)設(shè)比特位)的具體位置的指示信息(即，第一指示信息的一例)和/或校驗(yàn)比特(例如，第二預(yù)設(shè)比特位)的具體位置的指示信息(即，第一指示信息的另一例)發(fā)送給譯碼設(shè)備，從而，譯碼設(shè)備可以根據(jù)該第一指示信息，從該第二比特序列中確定第一比特序列和校驗(yàn)序列。

圖9是本發(fā)明一個(gè)實(shí)施例的對(duì)第一比特幣序列整體進(jìn)行校驗(yàn)時(shí)的編碼過(guò)程的一例的示意圖。如圖9所示，首先，編碼設(shè)備可以在信息比特中插入固定比特，以獲取比特序列y。其后，編碼設(shè)備可以對(duì)序列y進(jìn)行校驗(yàn)處理，得到α個(gè)校驗(yàn)比特，作為序列y所對(duì)應(yīng)的子校驗(yàn)序列w。并且，編碼設(shè)備可以將校驗(yàn)序列w添加至序列y的末尾，得到長(zhǎng)度為n的序列z，其后，編碼設(shè)備可以將該序列z與核矩陣相乘，生成極化碼。

方式2

該編碼設(shè)備根據(jù)該第一比特序列，獲取校驗(yàn)序列，包括：

該編碼設(shè)備對(duì)該第一比特序列進(jìn)行分段處理，以生成p個(gè)子比特序列，每個(gè)子比特序列包括信息比特和固定比特，p≥2；

該編碼設(shè)備根據(jù)該p個(gè)子比特序列，獲取校驗(yàn)序列，其中，該校驗(yàn)序列包括p個(gè)子校驗(yàn)序列，該p個(gè)子比特序列與該p個(gè)子校驗(yàn)序列一一對(duì)應(yīng)，每個(gè)子校驗(yàn)序列是根據(jù)該對(duì)應(yīng)的子比特序列生成的。

其中，該編碼設(shè)備根據(jù)該p個(gè)子比特序列，確定校驗(yàn)比特，包括：

該編碼設(shè)備根據(jù)第p個(gè)子比特序列的長(zhǎng)度，確定該第p個(gè)子比特序列所對(duì)應(yīng)的并行度m，其中，m≥2，p∈[1，p]；

該編碼設(shè)備根據(jù)該第p個(gè)子比特序列所對(duì)應(yīng)的并行度m，對(duì)該第p個(gè)子比特序列進(jìn)行校驗(yàn)處理，以獲取該第p個(gè)子比特序列所對(duì)應(yīng)的子校驗(yàn)比特。

具體地說(shuō)，在本發(fā)明實(shí)施例中，編碼設(shè)備在生成的比特序列y之后，可以對(duì)該比特序列y進(jìn)行分段處理，以確定p個(gè)子比特序列。

需要說(shuō)明的是，在本發(fā)明實(shí)施例中，子比特序列的長(zhǎng)度可以是系統(tǒng)或通信協(xié)議規(guī)定的，從而，譯碼設(shè)備能夠基于系統(tǒng)或通信協(xié)議規(guī)定，從所接收到的信號(hào)中的區(qū)分各子比特序列。

或者，在本發(fā)明實(shí)施例中，編碼設(shè)備也可以自主確定子比特序列的長(zhǎng)度，此情況下，該方法還包括：該編碼端設(shè)備向該譯碼設(shè)備發(fā)送第二指示信息，該第二指示信息用于指示該第一比特序列中的每個(gè)子比特序列在該第二比特序列中的位置。

即，譯碼設(shè)備能夠根據(jù)該第二指示信息，從所接收到的信號(hào)中的區(qū)分各子比特序列。

在s420，編碼設(shè)備可以對(duì)每個(gè)子比特序列分別進(jìn)行crc校驗(yàn)處理，以生成每個(gè)子比特序列所對(duì)應(yīng)的子校驗(yàn)序列，即，p個(gè)子校驗(yàn)序列。

從而，在本發(fā)明實(shí)施例中，校驗(yàn)序列w可以由該p個(gè)子校驗(yàn)序列構(gòu)成。

這里，編碼設(shè)備對(duì)每個(gè)子比特序列進(jìn)行crc校驗(yàn)處理的方法和過(guò)程可以與上述對(duì)比特序列y整體進(jìn)行crc校驗(yàn)處理的方法和過(guò)程相似，這里，為了避免贅述，省略其詳細(xì)說(shuō)明。

需要說(shuō)明的是，在本發(fā)明實(shí)施例中，子校驗(yàn)序列的長(zhǎng)度可以是系統(tǒng)或通信協(xié)議規(guī)定的，從而，譯碼設(shè)備能夠基于系統(tǒng)或通信協(xié)議規(guī)定，從所接收到的信號(hào)中的區(qū)分各子校驗(yàn)序列。

或者，在本發(fā)明實(shí)施例中，編碼設(shè)備也可以自主確定子校驗(yàn)序列的長(zhǎng)度。

此情況下，例如，子校驗(yàn)序列的長(zhǎng)度可以與所對(duì)應(yīng)的子比特序列的長(zhǎng)度之間具有映射關(guān)系，即，譯碼設(shè)備可以根據(jù)每個(gè)子比特序列的長(zhǎng)度，確定其所對(duì)應(yīng)的子校驗(yàn)序列的長(zhǎng)度。

再例如，該方法還包括：該編碼端設(shè)備向該譯碼設(shè)備發(fā)送第二指示信息，該第二指示信息用于指示每個(gè)子比特序列所對(duì)應(yīng)的子校驗(yàn)序列在該第二比特序列中的位置。從譯碼設(shè)備能夠基于該第二指示信息，從所接收到的信號(hào)中的區(qū)分各子校驗(yàn)序列。

并且，在本發(fā)明實(shí)施例中，在本發(fā)明實(shí)施例中，一個(gè)子比特序列(為了便于理解和區(qū)分，記做：子比特序列yp)所對(duì)應(yīng)的子校驗(yàn)序列(為了便于理解和區(qū)分，記做：子比特序列wp)用于譯碼設(shè)備對(duì)該子比特序列yp的驗(yàn)證處理(隨后，對(duì)該驗(yàn)證處理的具體過(guò)程進(jìn)行詳細(xì)說(shuō)明)。

另外，在本發(fā)明實(shí)施例中，對(duì)于任意兩個(gè)子比特序列，其長(zhǎng)度可以相同也可以相異，本發(fā)明并未特別限定，只要確保比特序列y的長(zhǎng)度為n-α；并且，對(duì)于任意兩個(gè)子校驗(yàn)序列，其長(zhǎng)度可以相同也可以相異，本發(fā)明并未特別限定，只要確保有該p個(gè)子校驗(yàn)序列構(gòu)成的校驗(yàn)序列w的長(zhǎng)度為α即可。

可選地，每個(gè)子比特序列的長(zhǎng)度為2的整數(shù)次冪。

具體地說(shuō)，在本發(fā)明實(shí)施例中，可以使每個(gè)子比特序列的碼長(zhǎng)(或者說(shuō)，包括的比特?cái)?shù))為2的整數(shù)次冪，從而在確定并行度時(shí)，只要使所選取的并行度的值為2的整數(shù)次冪即可，即，能夠確保子比特序列的長(zhǎng)度能夠被并行度m整除，僅需要采用一個(gè)并行度便能夠完成基于并行方式的crc校驗(yàn)處理，大大降低了實(shí)現(xiàn)復(fù)雜度，節(jié)省了處理時(shí)延，因此更適合實(shí)際系統(tǒng)應(yīng)用。

在s430，編碼設(shè)備可以根據(jù)在s410生成的比特序列y(長(zhǎng)度為n-α)和在s420生成的校驗(yàn)序列w(長(zhǎng)度為α)，確定長(zhǎng)度為n的序列z(即，第二比特序列的一例)。

作為示例而非限定，在本發(fā)明實(shí)施例中，比特序列y中的比特位于序列z中的n-α個(gè)第一預(yù)設(shè)比特位，校驗(yàn)序列中的比特位于序列z中的α個(gè)第二預(yù)設(shè)比特位，其中，該第一預(yù)設(shè)比特位和第二預(yù)設(shè)比特位可以由系統(tǒng)規(guī)定，也可以由編碼設(shè)備和譯碼設(shè)備協(xié)商確定，本發(fā)明并未特別限定。

可選地，在該第二比特序列中，該第二預(yù)設(shè)比特位在該第一預(yù)設(shè)比特位之后。

具體地說(shuō)，在本發(fā)明實(shí)施例中，編碼設(shè)備可以將校驗(yàn)序列添加在比特序列y之后形成序列z，即，在本發(fā)明實(shí)施例中，第一預(yù)設(shè)比特位可以是比特序列y中的前n-α個(gè)比特位，第二預(yù)設(shè)比特位可以是比特序列y中的末尾的α個(gè)比特位。

應(yīng)理解，以上列舉的比特序列y與校驗(yàn)序列之間的位置關(guān)系(或者說(shuō)，該第二預(yù)設(shè)比特位在該第一預(yù)設(shè)比特位)僅為示例性說(shuō)明，本發(fā)明并未限定于此，第二預(yù)設(shè)比特位與第一預(yù)設(shè)比特位的位置關(guān)系(或者說(shuō)，比特序列y中的比特與校驗(yàn)序列中的比特在序列z中的位置關(guān)系)可以任意確定，只要使譯碼設(shè)備能夠從比特在序列z中確定比特序列y和校驗(yàn)序列即可。

例如，可選地，在第二比特序列中，每個(gè)子比特序列與所對(duì)應(yīng)的子校驗(yàn)序列相鄰。

具體地說(shuō)，在本發(fā)明實(shí)施例中，編碼設(shè)備可以將每個(gè)子比特序列和與其相對(duì)應(yīng)的子校驗(yàn)序列合并，例如，可以在每個(gè)子比特序列末尾添加與其相對(duì)應(yīng)的子校驗(yàn)序列，形成p個(gè)比特序列(記做：序列z1～序列zp)，并將該序列z1～序列zp合并，形成序列z。

圖10是分段處理時(shí)編碼過(guò)程的另一例的示意圖。不失一般性，以將比特序列y分為2個(gè)(p＝2)子比特序列時(shí)的處理為例：

如圖10所示，首先，編碼設(shè)備可以在信息比特中插入固定比特，以生成序列y，其后，編碼設(shè)備可以將序列y分成長(zhǎng)度為λn-α1的子序列y1和長(zhǎng)度為(1-λ)n-α2的兩個(gè)子序列y2。

其后，編碼設(shè)備可以對(duì)長(zhǎng)度為λn-α1的序列y1進(jìn)行校驗(yàn)處理，得到α1個(gè)校驗(yàn)比特，作為序列y1所對(duì)應(yīng)的子校驗(yàn)序列w1。并且，編碼設(shè)備可以將子校驗(yàn)序列w1添加至序列y1的末尾，得到長(zhǎng)度為λn的序列z1。

類(lèi)似地，編碼設(shè)備可以對(duì)長(zhǎng)度為(1-λ)n-α2的序列y2進(jìn)行校驗(yàn)處理，得到α2個(gè)校驗(yàn)比特，作為序列y2所對(duì)應(yīng)的子校驗(yàn)序列w2。并且，編碼設(shè)備可以將子校驗(yàn)序列w2添加至序列y2的末尾，得到長(zhǎng)度為(1-λ)n的序列z2。

從而，編碼設(shè)備可以將序列z1和序列z2合并，得到長(zhǎng)度為n的序列z。

此情況下，序列z可以為y1w1y2w2。

應(yīng)理解，以上列舉的序列z的形式僅為示例性說(shuō)明，本發(fā)明并未限定于此，只要能夠使譯碼設(shè)備準(zhǔn)確地從序列z中區(qū)分y1、w1、y2和w2即可，例如，該序列z還可以為y1y2w1w2。

在通過(guò)上述方式1或方式2獲得長(zhǎng)度為n的序列z之后。

在s440，編碼設(shè)備可以使序列z乘以核矩陣(即，gn)，得到最終的極化碼碼字，并將其傳輸至譯碼設(shè)備。

根據(jù)本發(fā)明實(shí)施例的極化碼的編碼方法，通過(guò)使編碼設(shè)備對(duì)包括信息比特和固定比特的第一比特序列進(jìn)行校驗(yàn)處理，以確定校驗(yàn)比特，并將該第一比特序列與該校驗(yàn)比特進(jìn)行合并，生成第二比特序列，其后，編碼設(shè)備可以根據(jù)該第二比特序列，生成極化碼序列，從而，譯碼設(shè)備可以在對(duì)該極化碼序列進(jìn)行譯碼處理而獲取該第二比特序列后，基于該第二比特序列中的校驗(yàn)比特，對(duì)該第二比特序列中的第一比特序列進(jìn)行校驗(yàn)處理，即，能夠在確定信息比特之前，完成校驗(yàn)過(guò)程。特別是在基于scl譯碼算法等的譯碼過(guò)程中，能夠獲得多個(gè)路徑的估值，在本發(fā)明實(shí)施例中，能夠在無(wú)需獲取每個(gè)路徑中的信息比特的情況下進(jìn)行校驗(yàn)處理，從而可以?xún)H保留校驗(yàn)通過(guò)的路徑，并將該校驗(yàn)通過(guò)的路徑中的信息比特作為譯碼輸出，大大縮短了譯碼處理的延時(shí)，改善了用戶(hù)體驗(yàn)。

圖11是本發(fā)明一個(gè)實(shí)施例的極化碼的譯碼方法500的示意性流程圖，圖9所示的方法500可以由譯碼設(shè)備，例如，無(wú)線通信設(shè)備中的polar碼譯碼器執(zhí)行，該方法500包括：

s510，譯碼設(shè)備獲取極化碼序列；

s520，該譯碼設(shè)備對(duì)該極化碼序列進(jìn)行譯碼處理，以獲取至少一個(gè)第二比特序列，其中，該第二比特序列包括第一比特序列和校驗(yàn)序列，其中，該校驗(yàn)序列是基于該第一比特序列生成的，該第一比特序列包括信息比特和固定比特，該信息比特用于承載目標(biāo)信息，該固定比特用于承載預(yù)設(shè)信息；

s530，該譯碼設(shè)備根據(jù)每個(gè)第二比特序列中的第一比特序列，獲取每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證序列，并根據(jù)每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證序列和每個(gè)第二比特序列中的校驗(yàn)序列，從該至少一個(gè)第二比特序列中確定目標(biāo)第二比特序列，其中，該目標(biāo)第二比特序列所對(duì)應(yīng)的驗(yàn)證序列與該目標(biāo)第二比特序列中的校驗(yàn)序列相同；

s540，該譯碼設(shè)備根據(jù)該目標(biāo)第二比特序列中的信息比特，確定編碼設(shè)備所傳輸?shù)哪繕?biāo)信息。

其中，可選地，該譯碼設(shè)備根據(jù)每個(gè)第二比特序列中的第一比特序列，獲取每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證序列，包括：

該譯碼設(shè)備根據(jù)該第一比特序列的長(zhǎng)度，確定并行度m，m≥2；

該譯碼設(shè)備根據(jù)該并行度m，對(duì)該第一比特序列進(jìn)行校驗(yàn)處理，以獲取該校驗(yàn)序列。

或者，可選地，該譯碼設(shè)備根據(jù)每個(gè)第二比特序列中的p個(gè)子比特序列，獲取每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證序列，包括：

該譯碼設(shè)備根據(jù)每個(gè)第二比特序列中的第p個(gè)子比特序列的長(zhǎng)度，確定該第p個(gè)子比特序列所對(duì)應(yīng)的并行度m，其中，m≥2，p∈[1，p]；

該譯碼設(shè)備根據(jù)該第p個(gè)子比特序列所對(duì)應(yīng)的并行度m，對(duì)該第p個(gè)子比特序列進(jìn)行校驗(yàn)處理，以獲取該第p個(gè)子比特序列所對(duì)應(yīng)的子驗(yàn)證序列。

具體地說(shuō)，在s510，譯碼設(shè)備接收編碼設(shè)備發(fā)送的極化碼序列。

在s520，譯碼設(shè)備對(duì)所接收到的該極化碼序列進(jìn)行譯碼處理，獲得該極化碼序列的譯碼估值(即，第二比特序列的一例)，其中，該譯碼估值包括與上述比特序列y相對(duì)應(yīng)的序列(即，第一比特序列的一例)以及與上述校驗(yàn)序列w相對(duì)應(yīng)的序列(即，校驗(yàn)序列的一例)。

需要說(shuō)明的是，如圖在譯碼設(shè)備使用例如scl譯碼算法進(jìn)行譯碼處理時(shí)，能夠獲取多個(gè)路徑的譯碼估值(或者說(shuō)，多個(gè)第二比特序列)，并且，每個(gè)路徑的第二比特序列均包含第一比特序列和驗(yàn)證序列。

以下，為了便于理解和區(qū)分，不失一般性，以譯碼設(shè)備對(duì)第i個(gè)路徑的第二比特序列(記做，第二比特序列#i)的處理為例，對(duì)后續(xù)譯碼過(guò)程進(jìn)行詳細(xì)說(shuō)明。

根據(jù)上述針對(duì)編碼過(guò)程的描述，該第二比特序列#i包括n個(gè)比特，其中，該第二比特序列#i中的第一比特序列(以下，為了便于理解和區(qū)分，記做：第一比特序列#i)包括k-α個(gè)信息比特，并且，該第一比特序列#i包括n-k個(gè)固定比特，該第二比特序列#i中的校驗(yàn)序列(以下，為了便于理解和區(qū)分，記做：校驗(yàn)序列#i)包括α個(gè)校驗(yàn)比特。

這里，該第一比特序列#i中的比特位于第二比特序列#i中的第一預(yù)設(shè)比特位，該校驗(yàn)序列#i中的比特位于第二比特序列#i中的第二預(yù)設(shè)比特位。

在本發(fā)明實(shí)施例中，該第一預(yù)設(shè)比特位與第二預(yù)設(shè)比特位的具體位置可以由系統(tǒng)或通信協(xié)議規(guī)定，從而，譯碼設(shè)備可以根據(jù)該規(guī)定，從該第二比特序列中確定第一比特序列和校驗(yàn)序列。

或者，可選地，在該譯碼設(shè)備根據(jù)每個(gè)第二比特序列中的第一比特序列，獲取每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證序列之前，該方法還包括：

該譯碼設(shè)備接收該編碼設(shè)備發(fā)送第一指示信息，該第一指示信息用于指示該第一預(yù)設(shè)比特位在該第二比特序列中位置，或該第一指示信息用于指示該第二預(yù)設(shè)比特位在該第二比特序列中位置；

該譯碼設(shè)備根據(jù)該第一指示信息，確定每個(gè)第二比特序列中的第一比特序列和校驗(yàn)序列。

具體地說(shuō)，在本發(fā)明實(shí)施例中，編碼設(shè)備還可以將第一預(yù)設(shè)比特位的具體位置的指示信息(即，第一指示信息的一例)和/或第二預(yù)設(shè)比特位的具體位置的指示信息(即，第一指示信息的另一例)發(fā)送給譯碼設(shè)備，從而，譯碼設(shè)備可以根據(jù)該第一指示信息，從該第二比特序列#i中確定第一比特序列#i和校驗(yàn)序列#i。

在本發(fā)明實(shí)施例中，該校驗(yàn)比特#i可能是編碼設(shè)備通過(guò)上述方式1生成的。

此情況下，在s530，譯碼設(shè)備可以對(duì)第一比特序列#i整體進(jìn)行crc校驗(yàn)處理，以獲取針對(duì)該第一比特序列#i整體的驗(yàn)證序列#i，該驗(yàn)證序列#i包括α個(gè)驗(yàn)證比特，另外，該過(guò)程與編碼設(shè)備對(duì)比特序列y整體進(jìn)行crc校驗(yàn)處理，以獲取針對(duì)包括α個(gè)校驗(yàn)比特的校驗(yàn)序列的過(guò)程相似，這里，為了避免贅述，省略其詳細(xì)說(shuō)明。

需要說(shuō)明的是，在本發(fā)明實(shí)施例中，譯碼設(shè)備也可以采用并行方式進(jìn)行crc校驗(yàn)處理，此情況下，譯碼設(shè)備所使用的并行度與編碼設(shè)備所使用的并行度可以相同也可以不同，本發(fā)明并未特別限定。

可選地，該第一比特序列的長(zhǎng)度為2的整數(shù)次冪。

可選地，該并行度m為2的整數(shù)次冪。

具體地說(shuō)，在本發(fā)明實(shí)施例中，由于第一比特序列#i的長(zhǎng)度為2的整數(shù)次冪，因此在確定并行度時(shí)，只要使所選取的并行度的值為2的整數(shù)次冪即可，采用一個(gè)并行度便能夠完成基于并行方式的crc校驗(yàn)處理，大大降低了實(shí)現(xiàn)復(fù)雜度，節(jié)省了處理時(shí)延，因此更適合實(shí)際系統(tǒng)應(yīng)用。

與此相對(duì)，在現(xiàn)有技術(shù)中，由于crc校驗(yàn)處理的對(duì)象為信息比特(即，本發(fā)明實(shí)施例中的比特序列x)，以lte協(xié)議3gppts36.212與3gppts36.213規(guī)定的編碼塊長(zhǎng)度(即輸入編碼器的信息比特?cái)?shù)量)與速率適配后可能的長(zhǎng)度為例，信息比特?cái)?shù)量的可能的取值共有188種，取值范圍從40到6144，很難統(tǒng)一crc校驗(yàn)處理的并行度。

在獲取驗(yàn)證序列#i之后，譯碼設(shè)備可以將該驗(yàn)證序列#i和校驗(yàn)序列#i進(jìn)行對(duì)比，

如果驗(yàn)證序列#i與校驗(yàn)序列#i相同，則譯碼設(shè)備可以確定該第一比特序列#i通過(guò)驗(yàn)證，并在s540，譯碼設(shè)備可以從該第一比特序列#i中提取信息比特，并獲取承載于該信息比特中的目標(biāo)信息。

如果驗(yàn)證序列#i與校驗(yàn)序列#i不相同，則譯碼設(shè)備可以確定該第一比特序列#i未通過(guò)驗(yàn)證，并可以將第二比特序列#i(或者說(shuō)，第一比特序列#i)舍棄。

在本發(fā)明實(shí)施例中，該校驗(yàn)比特也可能是編碼設(shè)備通過(guò)上述方式2生成的。

此情況下，可選地，每個(gè)第二比特序列中的第一比特序列包括p個(gè)子比特序列，每個(gè)子比特序列包括信息比特和固定波特，p≥2，并且，每個(gè)第二比特序列中的校驗(yàn)序列包括p個(gè)子校驗(yàn)序列，該p個(gè)子比特序列與該p個(gè)子校驗(yàn)序列一一對(duì)應(yīng)，每個(gè)子校驗(yàn)序列是根據(jù)該對(duì)應(yīng)的子比特序列生成的，以及

該譯碼設(shè)備根據(jù)每個(gè)第二比特序列中的第一比特序列，獲取每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證序列，并根據(jù)每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證序列和每個(gè)第二比特序列中的校驗(yàn)序列，從該l個(gè)第二比特序列中確定目標(biāo)第二比特序列，包括：

該譯碼設(shè)備確定每個(gè)第二比特序列中的p個(gè)子比特序列和p個(gè)子校驗(yàn)序列；

該譯碼設(shè)備根據(jù)每個(gè)第二比特序列中的p個(gè)子比特序列，獲取每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證序列，其中，每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證序列包括p個(gè)子驗(yàn)證序列，該p個(gè)子比特序列與該p個(gè)子驗(yàn)證序列一一對(duì)應(yīng)，每個(gè)子驗(yàn)證序列是根據(jù)該對(duì)應(yīng)的子比特序列生成的；

該譯碼設(shè)備根據(jù)每個(gè)第二比特序列所對(duì)應(yīng)的p個(gè)子驗(yàn)證序列和每個(gè)第二比特序列中的p個(gè)子校驗(yàn)序列，確定目標(biāo)第二比特序列，其中，對(duì)于目標(biāo)第二比特序列中的任一子比特序列，該子比特序列所對(duì)應(yīng)的子驗(yàn)證序列和該子比特序列所對(duì)應(yīng)的子校驗(yàn)序列相同。

其中，可選地，該譯碼設(shè)備根據(jù)每個(gè)第二比特序列中的第一比特序列，獲取每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證序列，包括：

該譯碼設(shè)備根據(jù)該第一比特序列的長(zhǎng)度，確定并行度m，m≥2；

該譯碼設(shè)備根據(jù)該并行度m，對(duì)該第一比特序列進(jìn)行校驗(yàn)處理，以獲取該校驗(yàn)序列。

具體地說(shuō)，在本發(fā)明實(shí)施例中，譯碼設(shè)備可以確定第一比特序列#i所包括的各子比特序列，以及，校驗(yàn)序列#i所包括的各子校驗(yàn)序列。

在本發(fā)明實(shí)施例中，各子比特序列的長(zhǎng)度和位置以及各子校驗(yàn)序列的長(zhǎng)度和位置可以是有系統(tǒng)或者通信協(xié)議規(guī)定的，從而，譯碼設(shè)備可以根據(jù)該規(guī)定，區(qū)分各子比特序列和各子校驗(yàn)序列。

或者，該方法還包括：

該譯碼端設(shè)備接收該編碼設(shè)備發(fā)送的第二指示信息，該第二指示信息用于指示該第一比特序列中的每個(gè)子比特序列，并且，該第二指示信息用于指示每個(gè)子比特序列所對(duì)應(yīng)的子校驗(yàn)序列。

具體地說(shuō)，在本發(fā)明實(shí)施例中，編碼設(shè)備還可以向譯碼設(shè)備發(fā)送每個(gè)子比特序列在該第二比特序列#i中的位置的指示信息，以及每個(gè)子校驗(yàn)序列在該第二比特序列#i中的位置的指示信息(即，第二指示信息的一例)，從而，譯碼設(shè)備可以根據(jù)該第二指示信息，區(qū)分各子比特序列和各子校驗(yàn)序列。

從而，在s530，譯碼設(shè)備可以對(duì)各子比特序列分別進(jìn)行crc校驗(yàn)處理，以獲取每個(gè)子比特序列所對(duì)應(yīng)的驗(yàn)證序列(記做：子驗(yàn)證序列)，其中，所有子驗(yàn)證序列共包括α個(gè)驗(yàn)證比特，另外，該過(guò)程與編碼設(shè)備對(duì)每個(gè)子比特序列進(jìn)行crc校驗(yàn)處理，以獲取各子校驗(yàn)序列的過(guò)程相似，這里，為了避免贅述，省略其詳細(xì)說(shuō)明。

可選地，每個(gè)子比特序列的長(zhǎng)度為2的整數(shù)次冪。

可選地，該并行度m為2的整數(shù)次冪。

具體地說(shuō)，在本發(fā)明實(shí)施例中，由于第一比特序列#i中的每個(gè)子比特序列的長(zhǎng)度為2的整數(shù)次冪，因此在確定對(duì)每個(gè)子比特序列進(jìn)行crc校驗(yàn)處理所使用的并行度時(shí)，只要使所選取的并行度的值為2的整數(shù)次冪即可，僅需要采用一個(gè)并行度便能夠完成基于并行方式的crc校驗(yàn)處理，大大降低了實(shí)現(xiàn)復(fù)雜度，節(jié)省了處理時(shí)延，因此更適合實(shí)際系統(tǒng)應(yīng)用。

與此相對(duì)，在現(xiàn)有技術(shù)中，由于crc校驗(yàn)處理的對(duì)象為信息比特(即，本發(fā)明實(shí)施例中的比特序列x)，以lte協(xié)議3gppts36.212與3gppts36.213規(guī)定的編碼塊長(zhǎng)度(即輸入編碼器的信息比特?cái)?shù)量)與速率適配后可能的長(zhǎng)度為例，信息比特?cái)?shù)量的可能的取值共有188種，取值范圍從40到6144，很難統(tǒng)一crc校驗(yàn)處理的并行度。

如上所述，譯碼設(shè)備可以確定在獲取第一比特序列#i中的每個(gè)子序列所對(duì)應(yīng)的子驗(yàn)證序列，不失一般性，將第一比特序列#i中的第j個(gè)子序列(記做：子序列#j)所對(duì)應(yīng)的子驗(yàn)證序列記做子驗(yàn)證序列#j，將校驗(yàn)序列#i中與該子序列#j相對(duì)應(yīng)的子校驗(yàn)序列記做：子校驗(yàn)序列#j。

之后，譯碼設(shè)備可以將該子驗(yàn)證序列#j和子校驗(yàn)序列#j進(jìn)行對(duì)比，

如果子驗(yàn)證序列#j與子校驗(yàn)序列#j相同，則譯碼設(shè)備可以確定該子序列#j通過(guò)驗(yàn)證；

如果子驗(yàn)證序列#j與子校驗(yàn)序列#j不相同，則譯碼設(shè)備可以確定該子序列#j未通過(guò)驗(yàn)證，并且，可以將第一比特序列#i(或者說(shuō)，第二比特序列#i)舍棄。

從而，譯碼設(shè)備可以確定該多路第二序列中所有子序列均通過(guò)驗(yàn)證的一路第二比特序列(記做：目標(biāo)第二比特序列)，在s440，譯碼設(shè)備可以從該目標(biāo)第二比特序列所包括的第一比特序列中提取信息比特，并獲取承載于該信息比特中的目標(biāo)信息。

圖12是譯碼過(guò)程的一例的示意圖，如圖12所示，譯碼設(shè)備可以對(duì)所接收到的計(jì)劃進(jìn)行基于scl譯碼算法的譯碼處理，以獲取l個(gè)路徑的第二比特序列(包括第一比特序列和校驗(yàn)比特)，其后，譯碼設(shè)備可以對(duì)每個(gè)路徑的第二比特序列中的第一比特序列進(jìn)行校驗(yàn)處理，得到每個(gè)路徑的驗(yàn)證比特，進(jìn)而，譯碼設(shè)備可以對(duì)每個(gè)路徑的驗(yàn)證比特和校驗(yàn)比特進(jìn)行對(duì)比處理，從而，譯碼設(shè)備能夠確定驗(yàn)證比特和校驗(yàn)比特相同的一個(gè)路徑，作為驗(yàn)證通過(guò)的路徑，并從該路徑的第二比特序列中提取信息比特，確定為編碼段發(fā)送的信息。

根據(jù)本發(fā)明實(shí)施例的極化碼的譯碼方法通過(guò)使編碼設(shè)備對(duì)包括信息比特和固定比特的第一比特序列進(jìn)行校驗(yàn)處理，以確定校驗(yàn)比特，并將該第一比特序列與該校驗(yàn)比特進(jìn)行合并，生成第二比特序列，其后，編碼設(shè)備可以根據(jù)該第二比特序列，生成極化碼序列，從而，譯碼設(shè)備可以在對(duì)該極化碼序列進(jìn)行譯碼處理而獲取該第二比特序列后，基于該第二比特序列中的校驗(yàn)比特，對(duì)該第二比特序列中的第一比特序列進(jìn)行校驗(yàn)處理，即，能夠在確定信息比特之前，完成校驗(yàn)過(guò)程。特別是在基于scl譯碼算法等的譯碼過(guò)程中，能夠獲得多個(gè)路徑的估值，在本發(fā)明實(shí)施例中，能夠在無(wú)需獲取每個(gè)路徑中的信息比特的情況下進(jìn)行校驗(yàn)處理，從而可以?xún)H保留校驗(yàn)通過(guò)的路徑，并將該校驗(yàn)通過(guò)的路徑中的信息比特作為譯碼輸出，大大縮短了譯碼處理的延時(shí)，改善了用戶(hù)體驗(yàn)。

上文中，結(jié)合圖1至圖12，詳細(xì)描述了根據(jù)本發(fā)明實(shí)施例的極化碼的編碼方法和譯碼方法，下面，將結(jié)合圖13和圖14，詳細(xì)描述根據(jù)本發(fā)明實(shí)施例的極化碼的編碼裝置和譯碼裝置。

圖13是本發(fā)明一個(gè)實(shí)施例的極化碼的編碼裝置600的結(jié)構(gòu)框圖。圖13所示的極化碼的編碼裝置600包括：生成單元610，與該生成單元610相連的校驗(yàn)單元620，與該校驗(yàn)單元620和生成單元610相連的編碼單元630。

其中，該生成單元610用于根據(jù)需要傳輸至譯碼設(shè)備的目標(biāo)信息，生成第一比特序列，該第一比特序列包括信息比特和固定比特，該信息比特用于承載該目標(biāo)信息，該固定比特用于承載預(yù)設(shè)信息。

該校驗(yàn)單元620用于從生成單元610獲取該第一比特序列，并根據(jù)該第一比特序列，確定校驗(yàn)比特。；

該編碼單元630，用于從生成單元610獲取該第一比特序列，從校驗(yàn)單元620獲取該校驗(yàn)比特，并根據(jù)該第一比特序列和該校驗(yàn)比特，生成第二比特序列，進(jìn)而用于根據(jù)該第二比特序列，生成極化碼序列。

可選地，該校驗(yàn)單元具體用于根據(jù)該第一比特序列的長(zhǎng)度，確定并行度m，m≥2；

用于根據(jù)該并行度m，對(duì)該第一比特序列進(jìn)行校驗(yàn)處理，以獲取該校驗(yàn)比特。

可選地，該編碼裝置還包括：

發(fā)送單元，用于向該譯碼設(shè)備發(fā)送第一指示信息，該第一指示信息用于指示該第一預(yù)設(shè)比特位在該第二比特序列中位置，或

該第一指示信息用于指示該第二預(yù)設(shè)比特位在該第二比特序列中位置。

可選地，該校驗(yàn)單元具體用于對(duì)該第一比特序列進(jìn)行分段處理，以生成p個(gè)子比特序列，每個(gè)子比特序列包括信息比特和固定比特，p≥2；

用于根據(jù)該p個(gè)子比特序列，確定校驗(yàn)比特，其中，該校驗(yàn)比特包括p個(gè)子校驗(yàn)比特，該p個(gè)子比特序列與該p個(gè)子校驗(yàn)比特一一對(duì)應(yīng)，每個(gè)子校驗(yàn)比特是根據(jù)該對(duì)應(yīng)的子比特序列生成的。

可選地，該校驗(yàn)單元具體用于根據(jù)第p個(gè)子比特序列的長(zhǎng)度，確定該第p個(gè)子比特序列所對(duì)應(yīng)的并行度，其中，p∈[1，p]；

用于根據(jù)該第p個(gè)子比特序列所對(duì)應(yīng)的并行度，對(duì)該第p個(gè)子比特序列進(jìn)行校驗(yàn)處理，以獲取該第p個(gè)子比特序列所對(duì)應(yīng)的子校驗(yàn)比特。

可選地，該編碼裝置還包括：

發(fā)送單元，用于向該譯碼設(shè)備發(fā)送第二指示信息，該第二指示信息用于指示該第一比特序列中的每個(gè)子比特序列，并且，該第二指示信息用于指示每個(gè)子比特序列所對(duì)應(yīng)的子校驗(yàn)序列。

根據(jù)本發(fā)明實(shí)施例的極化碼的編碼裝置600可對(duì)應(yīng)于本發(fā)明實(shí)施例的極化碼的編碼方法500的實(shí)施主體，并且，該極化碼的編碼裝置600中的各單元和上述其他操作和/或功能分別為了實(shí)現(xiàn)圖4中的極化碼的編碼方法500的相應(yīng)流程，為了簡(jiǎn)潔，在此不再贅述。

根據(jù)本發(fā)明實(shí)施例的極化碼的編碼裝置，通過(guò)使編碼設(shè)備對(duì)包括信息比特和固定比特的第一比特序列進(jìn)行校驗(yàn)處理，以確定校驗(yàn)比特，并將該第一比特序列與該校驗(yàn)比特進(jìn)行合并，生成第二比特序列，其后，編碼設(shè)備可以根據(jù)該第二比特序列，生成極化碼序列，從而，譯碼設(shè)備可以在對(duì)該極化碼序列進(jìn)行譯碼處理而獲取該第二比特序列后，基于該第二比特序列中的校驗(yàn)比特，對(duì)該第二比特序列中的第一比特序列進(jìn)行校驗(yàn)處理，即，能夠在確定信息比特之前，完成校驗(yàn)過(guò)程。特別是在基于scl譯碼算法等的譯碼過(guò)程中，能夠獲得多個(gè)路徑的估值，在本發(fā)明實(shí)施例中，能夠在無(wú)需獲取每個(gè)路徑中的信息比特的情況下進(jìn)行校驗(yàn)處理，從而可以?xún)H保留校驗(yàn)通過(guò)的路徑，并將該校驗(yàn)通過(guò)的路徑中的信息比特作為譯碼輸出，大大縮短了譯碼處理的延時(shí)，改善了用戶(hù)體驗(yàn)。

圖14是本發(fā)明一個(gè)實(shí)施例的極化碼的譯碼裝置700的結(jié)構(gòu)框圖。圖14所示的極化碼的譯碼裝置700包括：獲取單元710，與該獲取單元710相連的譯碼單元720，與該譯碼單元相連的校驗(yàn)單元730，與該校驗(yàn)單元730相連的確定單元740。

其中，該獲取單元710用于獲取極化碼序列。

該譯碼單元720用于對(duì)從該獲取單元710獲取的該極化碼序列進(jìn)行譯碼處理，以獲取至少一個(gè)第二比特序列，其中，該第二比特序列包括位于第一預(yù)設(shè)比特位的第一比特序列和位于第二預(yù)設(shè)比特位的校驗(yàn)比特，其中，該校驗(yàn)比特是基于該第一比特序列生成的，該第一比特序列包括信息比特和固定比特，該信息比特用于承載目標(biāo)信息，該固定比特用于承載預(yù)設(shè)信息；

校驗(yàn)單元730用于根據(jù)從該譯碼單元720獲取的每個(gè)第二比特序列中的第一比特序列，獲取每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特，并根據(jù)每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特和每個(gè)第二比特序列中的校驗(yàn)比特，從該至少一個(gè)第二比特序列中確定目標(biāo)第二比特序列，其中，該目標(biāo)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特與該目標(biāo)第二比特序列中的校驗(yàn)比特相同；

確定單元740用于根據(jù)從該校驗(yàn)單元730獲取的該目標(biāo)第二比特序列中的信息比特，確定編碼設(shè)備所傳輸?shù)哪繕?biāo)信息。

可選地，該校驗(yàn)單元具體用于根據(jù)該第一比特序列的長(zhǎng)度，確定并行度m，m≥2；

用于根據(jù)該并行度m，對(duì)該第一比特序列進(jìn)行校驗(yàn)處理，以獲取該校驗(yàn)比特。

可選地，該譯碼裝置還包括：

接收單元，用于接收該編碼設(shè)備發(fā)送第一指示信息，該第一指示信息用于指示該第一預(yù)設(shè)比特位在該第二比特序列中位置，或該第一指示信息用于指示該第二預(yù)設(shè)比特位在該第二比特序列中位置；

該校驗(yàn)單元還用于根據(jù)該第一指示信息，確定每個(gè)第二比特序列中的第一比特序列和校驗(yàn)比特。

可選地，每個(gè)第二比特序列中的第一比特序列包括p個(gè)子比特序列，每個(gè)子比特序列包括信息比特和固定比特，p≥2，并且，每個(gè)第二比特序列中的校驗(yàn)比特包括p個(gè)子校驗(yàn)比特，該p個(gè)子比特序列與該p個(gè)子校驗(yàn)比特一一對(duì)應(yīng)，每個(gè)子校驗(yàn)比特是根據(jù)該對(duì)應(yīng)的子比特序列生成的，以及

該譯碼單元具體用于確定每個(gè)第二比特序列中的p個(gè)子比特序列和p個(gè)子校驗(yàn)比特；

用于根據(jù)每個(gè)第二比特序列中的p個(gè)子比特序列，獲取每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特，其中，每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特包括p個(gè)子驗(yàn)證比特，該p個(gè)子比特序列與該p個(gè)子驗(yàn)證比特一一對(duì)應(yīng)，每個(gè)子驗(yàn)證比特是根據(jù)該對(duì)應(yīng)的子比特序列生成的；

用于根據(jù)每個(gè)第二比特序列所對(duì)應(yīng)的p個(gè)子驗(yàn)證比特和每個(gè)第二比特序列中的p個(gè)子校驗(yàn)比特，確定目標(biāo)第二比特序列，其中，對(duì)于目標(biāo)第二比特序列中的任一子比特序列，該子比特序列所對(duì)應(yīng)的子驗(yàn)證比特和該子比特序列所對(duì)應(yīng)的子校驗(yàn)比特相同。

可選地，該校驗(yàn)單元具體用于根據(jù)每個(gè)第二比特序列中的第p個(gè)子比特序列的長(zhǎng)度，確定該第p個(gè)子比特序列所對(duì)應(yīng)的并行度m，其中，m≥2，p∈[1，p]；

用于根據(jù)該第p個(gè)子比特序列所對(duì)應(yīng)的并行度m，對(duì)該第p個(gè)子比特序列進(jìn)行校驗(yàn)處理，以獲取該第p個(gè)子比特序列所對(duì)應(yīng)的子驗(yàn)證比特。

可選地，該譯碼裝置還包括：

接收單元，用于接收該編碼設(shè)備發(fā)送的第二指示信息，該第二指示信息用于指示該第一比特序列中的每個(gè)子比特序列，并且，該第二指示信息用于指示每個(gè)子比特序列所對(duì)應(yīng)的子校驗(yàn)序列。

根據(jù)本發(fā)明實(shí)施例的極化碼的譯碼裝置700可對(duì)應(yīng)于本發(fā)明實(shí)施例的極化碼的譯碼方法500的實(shí)施主體，并且，該極化碼的譯碼裝置700中的各單元和上述其他操作和/或功能分別為了實(shí)現(xiàn)圖11中的極化碼的譯碼方法500的相應(yīng)流程，為了簡(jiǎn)潔，在此不再贅述。

根據(jù)本發(fā)明實(shí)施例的極化碼的譯碼裝置，通過(guò)使編碼設(shè)備對(duì)包括信息比特和固定比特的第一比特序列進(jìn)行校驗(yàn)處理，以確定校驗(yàn)比特，并將該第一比特序列與該校驗(yàn)比特進(jìn)行合并，生成第二比特序列，其后，編碼設(shè)備可以根據(jù)該第二比特序列，生成極化碼序列，從而，譯碼設(shè)備可以在對(duì)該極化碼序列進(jìn)行譯碼處理而獲取該第二比特序列后，基于該第二比特序列中的校驗(yàn)比特，對(duì)該第二比特序列中的第一比特序列進(jìn)行校驗(yàn)處理，即，能夠在確定信息比特之前，完成校驗(yàn)過(guò)程。特別是在基于scl譯碼算法等的譯碼過(guò)程中，能夠獲得多個(gè)路徑的估值，在本發(fā)明實(shí)施例中，能夠在無(wú)需獲取每個(gè)路徑中的信息比特的情況下進(jìn)行校驗(yàn)處理，從而可以?xún)H保留校驗(yàn)通過(guò)的路徑，并將該校驗(yàn)通過(guò)的路徑中的信息比特作為譯碼輸出，大大縮短了譯碼處理的延時(shí)，改善了用戶(hù)體驗(yàn)。

圖15是適用本發(fā)明實(shí)施例的極化碼的編碼設(shè)備的示意性結(jié)構(gòu)圖。如圖15所示，該設(shè)備800包括：處理器810和發(fā)射器820，處理器810和發(fā)射器820相連，可選地，該設(shè)備800還包括存儲(chǔ)器830，存儲(chǔ)器830與處理器810相連，進(jìn)一步可選地，該設(shè)備800包括總線系統(tǒng)840。其中，處理器810、存儲(chǔ)器820和發(fā)送器830可以通過(guò)總線系統(tǒng)840相連，該存儲(chǔ)器830可以用于存儲(chǔ)指令，該處理器810用于執(zhí)行該存儲(chǔ)器830存儲(chǔ)的指令，以控制接收器820接收信息或信號(hào)；

處理器810用于根據(jù)需要傳輸至譯碼設(shè)備的目標(biāo)信息，生成第一比特序列，該第一比特序列包括信息比特和固定比特，該信息比特用于承載該目標(biāo)信息，該固定比特用于承載預(yù)設(shè)信息；

該處理器810用于根據(jù)該第一比特序列，確定校驗(yàn)比特；

該處理器810用于根據(jù)該第一比特序列和該校驗(yàn)比特，生成第二比特序列；

該處理器810用于根據(jù)該第二比特序列，生成極化碼序列。

可選地，該處理器具體用于根據(jù)該第一比特序列的長(zhǎng)度，確定并行度m，m≥2；

該處理器具體用于根據(jù)該并行度m，對(duì)該第一比特序列進(jìn)行校驗(yàn)處理，以獲取該校驗(yàn)比特。

可選地，該編碼設(shè)備還包括與該總線相連的發(fā)射器；以及

該處理器還用于控制該發(fā)射機(jī)向該譯碼設(shè)備發(fā)送第一指示信息，該第一指示信息用于指示該第一比特序列在該第二比特序列中位置，或該第一指示信息用于指示該校驗(yàn)比特在該第二比特序列中位置。

可選地，該處理器具體用于對(duì)該第一比特序列進(jìn)行分段處理，以生成p個(gè)子比特序列，每個(gè)子比特序列包括信息比特和固定比特，p≥2；

該處理器具體用于根據(jù)該p個(gè)子比特序列，確定校驗(yàn)比特，其中，該校驗(yàn)比特包括p個(gè)子校驗(yàn)比特，該p個(gè)子比特序列與該p個(gè)子校驗(yàn)比特一一對(duì)應(yīng)，每個(gè)子校驗(yàn)比特是根據(jù)該對(duì)應(yīng)的子比特序列生成的。

可選地，該處理器具體用于根據(jù)第p個(gè)子比特序列的長(zhǎng)度，確定該第p個(gè)子比特序列所對(duì)應(yīng)的并行度m，其中，m≥2，p∈[1，p]；

該處理器具體用于根據(jù)該第p個(gè)子比特序列所對(duì)應(yīng)的并行度，對(duì)該第p個(gè)子比特序列進(jìn)行校驗(yàn)處理，以獲取該第p個(gè)子比特序列所對(duì)應(yīng)的子校驗(yàn)比特。

可選地，該編碼設(shè)備還包括與該總線相連的發(fā)射器；以及

該處理器還用于控制該發(fā)射機(jī)向該譯碼設(shè)備發(fā)送第二指示信息，該第二指示信息用于指示該第一比特序列中的每個(gè)子比特序列在該第二比特序列中的位置，并且，該第二指示信息用于指示每個(gè)子比特序列所對(duì)應(yīng)的子校驗(yàn)序列在該第二比特序列中的位置。

該編碼設(shè)備可以嵌入或本身即為接入終端或網(wǎng)絡(luò)設(shè)備。

根據(jù)本發(fā)明實(shí)施例的極化碼的編碼設(shè)備800可對(duì)應(yīng)于本發(fā)明實(shí)施例的極化碼的編碼方法500的實(shí)施主體，并且，該極化碼的編碼設(shè)備800中的各單元和上述其他操作和/或功能分別為了實(shí)現(xiàn)圖4中的極化碼的編碼方法500的相應(yīng)流程，為了簡(jiǎn)潔，在此不再贅述。

根據(jù)本發(fā)明實(shí)施例的極化碼的編碼設(shè)備，通過(guò)使編碼設(shè)備對(duì)包括信息比特和固定比特的第一比特序列進(jìn)行校驗(yàn)處理，以確定校驗(yàn)比特，并將該第一比特序列與該校驗(yàn)比特進(jìn)行合并，生成第二比特序列，其后，編碼設(shè)備可以根據(jù)該第二比特序列，生成極化碼序列，從而，譯碼設(shè)備可以在對(duì)該極化碼序列進(jìn)行譯碼處理而獲取該第二比特序列后，基于該第二比特序列中的校驗(yàn)比特，對(duì)該第二比特序列中的第一比特序列進(jìn)行校驗(yàn)處理，即，能夠在確定信息比特之前，完成校驗(yàn)過(guò)程。特別是在基于scl譯碼算法等的譯碼過(guò)程中，能夠獲得多個(gè)路徑的估值，在本發(fā)明實(shí)施例中，能夠在無(wú)需獲取每個(gè)路徑中的信息比特的情況下進(jìn)行校驗(yàn)處理，從而可以?xún)H保留校驗(yàn)通過(guò)的路徑，并將該校驗(yàn)通過(guò)的路徑中的信息比特作為譯碼輸出，大大縮短了譯碼處理的延時(shí)，改善了用戶(hù)體驗(yàn)。

圖16是適用本發(fā)明實(shí)施例的極化碼的譯碼設(shè)備的示意性結(jié)構(gòu)圖。如圖16所示，該設(shè)備900包括：處理器910和接收器920，處理器910和接收器920相連，可選地，該設(shè)備900還包括存儲(chǔ)器930，存儲(chǔ)器930與處理器910相連，進(jìn)一步可選地，該設(shè)備900包括總線系統(tǒng)940。其中，處理器910、存儲(chǔ)器920和發(fā)送器930可以通過(guò)總線系統(tǒng)940相連，該存儲(chǔ)器930可以用于存儲(chǔ)指令，該處理器910用于執(zhí)行該存儲(chǔ)器930存儲(chǔ)的指令，以控制接收器920接收信息或信號(hào)；

該處理器910用于獲取極化碼序列；

該處理器910用于對(duì)該極化碼序列進(jìn)行譯碼處理，以獲取至少一個(gè)第二比特序列，其中，該第二比特序列包括第一比特序列和校驗(yàn)比特，其中，該校驗(yàn)比特是基于該第一比特序列生成的，該第一比特序列包括信息比特和固定比特，該信息比特用于承載目標(biāo)信息，該固定比特用于承載預(yù)設(shè)信息；

該處理器910用于根據(jù)每個(gè)第二比特序列中的第一比特序列，獲取每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特，并根據(jù)每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特和每個(gè)第二比特序列中的校驗(yàn)比特，從該至少一個(gè)第二比特序列中確定目標(biāo)第二比特序列，其中，該目標(biāo)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特與該目標(biāo)第二比特序列中的校驗(yàn)比特相同；

該處理器910用于根據(jù)該目標(biāo)第二比特序列中的信息比特，確定編碼設(shè)備所傳輸?shù)哪繕?biāo)信息。

可選地，該處理器具體用于根據(jù)該第一比特序列的長(zhǎng)度，確定并行度m，m≥2；

該處理器具體用于根據(jù)該并行度m，對(duì)該第一比特序列進(jìn)行校驗(yàn)處理，以獲取該校驗(yàn)比特。

可選地，該譯碼設(shè)備還包括與該總線相連的接收機(jī)；以及

該處理器還用于控制該接收機(jī)接收該編碼設(shè)備發(fā)送第一指示信息，該第一指示信息用于指示該第一比特序列在該第二比特序列中位置，或該第一指示信息用于指示該校驗(yàn)比特在該第二比特序列中位置。

可選地，每個(gè)第二比特序列中的第一比特序列包括p個(gè)子比特序列，每個(gè)子比特序列包括信息比特和固定波特，p≥2，并且，每個(gè)第二比特序列中的校驗(yàn)比特包括p個(gè)子校驗(yàn)比特，該p個(gè)子比特序列與該p個(gè)子校驗(yàn)比特一一對(duì)應(yīng)，每個(gè)子校驗(yàn)比特是根據(jù)該對(duì)應(yīng)的子比特序列生成的，以及

該處理器具體用于確定每個(gè)第二比特序列中的p個(gè)子比特序列和p個(gè)子校驗(yàn)比特；

該處理器具體用于根據(jù)每個(gè)第二比特序列中的p個(gè)子比特序列，獲取每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特，其中，每個(gè)第二比特序列所對(duì)應(yīng)的驗(yàn)證比特包括p個(gè)子驗(yàn)證比特，該p個(gè)子比特序列與該p個(gè)子驗(yàn)證比特一一對(duì)應(yīng)，每個(gè)子驗(yàn)證比特是根據(jù)該對(duì)應(yīng)的子比特序列生成的；

該處理器具體用于根據(jù)每個(gè)第二比特序列所對(duì)應(yīng)的p個(gè)子驗(yàn)證比特和每個(gè)第二比特序列中的p個(gè)子校驗(yàn)比特，確定目標(biāo)第二比特序列，其中，對(duì)于目標(biāo)第二比特序列中的任一子比特序列，該子比特序列所對(duì)應(yīng)的子驗(yàn)證比特和該子比特序列所對(duì)應(yīng)的子校驗(yàn)比特相同。

可選地，該處理器具體用于根據(jù)每個(gè)第二比特序列中的第p個(gè)子比特序列的長(zhǎng)度，確定該第p個(gè)子比特序列所對(duì)應(yīng)的并行度m，其中，m≥2，p∈[1，p]；

該處理器具體用于根據(jù)該第p個(gè)子比特序列所對(duì)應(yīng)的并行度m，對(duì)該第p個(gè)子比特序列進(jìn)行校驗(yàn)處理，以獲取該第p個(gè)子比特序列所對(duì)應(yīng)的子驗(yàn)證比特。

可選地，該譯碼設(shè)備還包括與該總線相連的接收機(jī)；以及

該處理器還用于控制該接收機(jī)接收該編碼設(shè)備發(fā)送的第二指示信息，該第二指示信息用于指示該第一比特序列中的每個(gè)子比特序列在該第二比特序列中的位置，并且，該第二指示信息用于指示每個(gè)子比特序列所對(duì)應(yīng)的子校驗(yàn)序列在該第二比特序列中的位置。

該譯碼設(shè)備可以嵌入或本身即為接入終端或網(wǎng)絡(luò)設(shè)備。

根據(jù)本發(fā)明實(shí)施例的極化碼的譯碼設(shè)備900可對(duì)應(yīng)于本發(fā)明實(shí)施例的極化碼的譯碼方法500的實(shí)施主體，并且，該極化碼的譯碼設(shè)備900中的各單元和上述其他操作和/或功能分別為了實(shí)現(xiàn)圖11中的極化碼的譯碼方法500的相應(yīng)流程，為了簡(jiǎn)潔，在此不再贅述。

根據(jù)本發(fā)明實(shí)施例的極化碼的譯碼設(shè)備，通過(guò)使編碼設(shè)備對(duì)包括信息比特和固定比特的第一比特序列進(jìn)行校驗(yàn)處理，以確定校驗(yàn)比特，并將該第一比特序列與該校驗(yàn)比特進(jìn)行合并，生成第二比特序列，其后，編碼設(shè)備可以根據(jù)該第二比特序列，生成極化碼序列，從而，譯碼設(shè)備可以在對(duì)該極化碼序列進(jìn)行譯碼處理而獲取該第二比特序列后，基于該第二比特序列中的校驗(yàn)比特，對(duì)該第二比特序列中的第一比特序列進(jìn)行校驗(yàn)處理，即，能夠在確定信息比特之前，完成校驗(yàn)過(guò)程。特別是在基于scl譯碼算法等的譯碼過(guò)程中，能夠獲得多個(gè)路徑的估值，在本發(fā)明實(shí)施例中，能夠在無(wú)需獲取每個(gè)路徑中的信息比特的情況下進(jìn)行校驗(yàn)處理，從而可以?xún)H保留校驗(yàn)通過(guò)的路徑，并將該校驗(yàn)通過(guò)的路徑中的信息比特作為譯碼輸出，大大縮短了譯碼處理的延時(shí)，改善了用戶(hù)體驗(yàn)。

圖17是在無(wú)線通信系統(tǒng)中有助于執(zhí)行前述極化碼的編碼方法或譯碼方法的接入終端1000的示圖。接入終端1000包括接收機(jī)1002，接收機(jī)1002用于從例如接收天線(未示出)接收信號(hào)，并對(duì)所接收的信號(hào)執(zhí)行典型的動(dòng)作(例如過(guò)濾、放大、下變頻等)，并對(duì)調(diào)節(jié)后的信號(hào)進(jìn)行數(shù)字化以獲得采樣。接收機(jī)1002可以是例如mmse(最小均方誤差，minimummean-squarederror)接收機(jī)。接入終端1000還可包括解調(diào)器1004，解調(diào)器1004可用于解調(diào)所接收的信號(hào)并將它們提供至處理器1006用于信道估計(jì)。處理器1006可以是專(zhuān)用于分析由接收機(jī)1002接收的信息和/或生成由發(fā)射機(jī)1016發(fā)送的信息的處理器、用于控制接入終端1000的一個(gè)或多個(gè)部件的處理器、和/或用于分析由接收機(jī)1002接收的信號(hào)、生成由發(fā)射機(jī)1016發(fā)送的信息并控制接入終端1000的一個(gè)或多個(gè)部件的控制器。

接入終端1000可以另外包括存儲(chǔ)器1008，后者可操作地耦合至處理器1006，并存儲(chǔ)以下數(shù)據(jù)：要發(fā)送的數(shù)據(jù)、接收的數(shù)據(jù)以及與執(zhí)行本文所述的各種動(dòng)作和功能相關(guān)的任意其它適合信息。存儲(chǔ)器1008可附加地存儲(chǔ)極化碼處理的相關(guān)的協(xié)議和/或算法。

實(shí)際的應(yīng)用中，接收機(jī)1002還可以耦合至極化碼譯碼器1012和速率匹配設(shè)備(圖中未示出)。

在本發(fā)明實(shí)施例中，極化碼譯碼器1012可以在處理器1006的控制下執(zhí)行上述方法500的具體過(guò)程。

此外，接入終端1000還可以包括調(diào)制器1014和發(fā)射機(jī)1016，該發(fā)射機(jī)1016用于向例如基站、另一接入終端等發(fā)送信號(hào)。

實(shí)際的應(yīng)用中，發(fā)射機(jī)1016還可以耦合至極化碼編碼器1018和速率匹配設(shè)備(圖中未示出)。

在本發(fā)明實(shí)施例中，極化碼編碼器1018可以在處理器1006的控制下執(zhí)行上述方法400的具體過(guò)程。

盡管圖17中極化碼譯碼器1012或極化碼r編碼器1018是與處理器1006分離的，但是可以理解，極化碼譯碼器1012或極化碼r編碼器1018也可以是處理器1006或多個(gè)處理器(未示出)的一部分。另外，接收機(jī)1002和發(fā)射機(jī)1016在實(shí)際應(yīng)用時(shí)也可以集成在一起，形成一個(gè)收發(fā)機(jī)。

圖18是在無(wú)線通信系統(tǒng)中有助于執(zhí)行前述極化碼的編碼方法或譯碼方法的網(wǎng)絡(luò)設(shè)備1100的示圖。網(wǎng)絡(luò)設(shè)備1100具有通過(guò)多個(gè)接收天線1106從一個(gè)或多個(gè)接入終端接收信號(hào)的接收機(jī)1110，以及通過(guò)發(fā)射天線11011向一個(gè)或多個(gè)接入終端發(fā)射信號(hào)的發(fā)射機(jī)1124。一般的，“接收天線”和“發(fā)射天線”可以集成在一起形成一個(gè)收發(fā)天線。接收機(jī)1110可以從接收天線1106接收信息，并且可操作地關(guān)聯(lián)至對(duì)接收信息進(jìn)行解調(diào)的解調(diào)器1112。通過(guò)處理器1114來(lái)分析所解調(diào)的符號(hào)，該處理器1114連接至存儲(chǔ)器1120，該存儲(chǔ)器1120用于存儲(chǔ)要發(fā)送至接入終端(或不同的基站)的數(shù)據(jù)或從接入終端(或不同的基站)接收的數(shù)據(jù)和/或與執(zhí)行本文所述的各個(gè)動(dòng)作和功能相關(guān)的任意其它適合信息。

接收機(jī)1110和處理器1114還可耦合至極化碼譯碼器1116和速率匹配裝置(未圖示)。

該極化碼譯碼器1116可以在處理器1114的控制下執(zhí)行上述方法500的具體過(guò)程。

此外，網(wǎng)絡(luò)設(shè)備1100還可以包括調(diào)制器1122和發(fā)射機(jī)1124，該發(fā)射機(jī)1124用于向例如基站、另一接入終端等發(fā)送信號(hào)。

發(fā)射機(jī)1124和處理器1114還可耦合至極化碼編碼器1118和速率匹配裝置(未圖示)。

在本發(fā)明實(shí)施例中，極化碼編碼器1118可以在處理器1114的控制下執(zhí)行上述方法400的具體過(guò)程。

盡管圖18中極化碼編碼器1116或極化碼譯碼器1116是與處理器1114分離的，但是可以理解，極化碼編碼器1116或極化碼譯碼器1116可以是處理器614或多個(gè)處理器(未示出)的一部分。

在本發(fā)明實(shí)施例中，處理器可能是一種集成電路芯片，具有信號(hào)的處理能力。在實(shí)現(xiàn)過(guò)程中，上述方法實(shí)施例的各步驟可以通過(guò)處理器中的硬件的集成邏輯電路或者軟件形式的指令完成。上述的處理器可以是通用處理器、數(shù)字信號(hào)處理器(digitalsignalprocessor，dsp)、專(zhuān)用集成電路(applicationspecificintegratedcircuit，asic)、現(xiàn)成可編程門(mén)陣列(fieldprogrammablegatearray，fpga)或者其他可編程邏輯器件、分立門(mén)或者晶體管邏輯器件、分立硬件組件?？梢詫?shí)現(xiàn)或者執(zhí)行本發(fā)明實(shí)施例中的公開(kāi)的各方法、步驟及邏輯框圖。通用處理器可以是微處理器或者該處理器也可以是任何常規(guī)的處理器等。結(jié)合本發(fā)明實(shí)施例所公開(kāi)的方法的步驟可以直接體現(xiàn)為硬件譯碼處理器執(zhí)行完成，或者用譯碼處理器中的硬件及軟件模塊組合執(zhí)行完成。軟件模塊可以位于隨機(jī)存儲(chǔ)器，閃存、只讀存儲(chǔ)器，可編程只讀存儲(chǔ)器或者電可擦寫(xiě)可編程存儲(chǔ)器、寄存器等本領(lǐng)域成熟的存儲(chǔ)介質(zhì)中。該存儲(chǔ)介質(zhì)位于存儲(chǔ)器，處理器讀取存儲(chǔ)器中的信息，結(jié)合其硬件完成上述方法的步驟。

可以理解，本發(fā)明實(shí)施例中的存儲(chǔ)器可以是易失性存儲(chǔ)器或非易失性存儲(chǔ)器，或可包括易失性和非易失性存儲(chǔ)器兩者。其中，非易失性存儲(chǔ)器可以是只讀存儲(chǔ)器(read-onlymemory，rom)、可編程只讀存儲(chǔ)器(programmablerom，prom)、可擦除可編程只讀存儲(chǔ)器(erasableprom，eprom)、電可擦除可編程只讀存儲(chǔ)器(electricallyeprom，eeprom)或閃存。易失性存儲(chǔ)器可以是隨機(jī)存取存儲(chǔ)器(randomaccessmemory，ram)，其用作外部高速緩存。通過(guò)示例性但不是限制性說(shuō)明，許多形式的ram可用，例如靜態(tài)隨機(jī)存取存儲(chǔ)器(staticram，sram)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dynamicram，dram)、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(synchronousdram，sdram)、雙倍數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(doubledataratesdram，ddrsdram)、增強(qiáng)型同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(enhancedsdram，esdram)、同步連接動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(synchlinkdram，sldram)和直接內(nèi)存總線隨機(jī)存取存儲(chǔ)器(directrambusram，drram)。應(yīng)注意，本文描述的系統(tǒng)和方法的存儲(chǔ)器旨在包括但不限于這些和任意其它適合類(lèi)型的存儲(chǔ)器。

可以理解的是，本文描述的這些實(shí)施例可以用硬件、軟件、固件、中間件、微碼或其組合來(lái)實(shí)現(xiàn)。對(duì)于硬件實(shí)現(xiàn)，處理單元可以實(shí)現(xiàn)在一個(gè)或多個(gè)asic、dsp、dspd、pld、fpga、處理器、控制器、微控制器、微處理器、芯片等用于執(zhí)行本申請(qǐng)所述功能的其它電子單元或其組合中。

當(dāng)在軟件、固件、中間件或微碼、程序代碼或代碼段中實(shí)現(xiàn)實(shí)施例時(shí)，它們可存儲(chǔ)在例如存儲(chǔ)部件的機(jī)器可讀介質(zhì)中。代碼段可表示過(guò)程、函數(shù)、子程序、程序、例程、子例程、模塊、軟件分組、類(lèi)、或指令、數(shù)據(jù)結(jié)構(gòu)或程序語(yǔ)句的任意組合。代碼段可通過(guò)傳送和/或接收信息、數(shù)據(jù)、自變量、參數(shù)或存儲(chǔ)器內(nèi)容來(lái)稿合至另一代碼段或硬件電路?？墒褂冒ù鎯?chǔ)器共享、消息傳遞、令牌傳遞、網(wǎng)絡(luò)傳輸?shù)热我膺m合方式來(lái)傳遞、轉(zhuǎn)發(fā)或發(fā)送信息、自變量、參數(shù)、數(shù)據(jù)等。

對(duì)于軟件實(shí)現(xiàn)，可通過(guò)執(zhí)行本文所述功能的模塊(例如過(guò)程、函數(shù)等)來(lái)實(shí)現(xiàn)本文所述的技術(shù)。軟件代碼可存儲(chǔ)在存儲(chǔ)器中并通過(guò)處理器執(zhí)行。存儲(chǔ)器單元可以在處理器中或在處理器外部實(shí)現(xiàn)，在后一種情況下存儲(chǔ)器單元可經(jīng)由本領(lǐng)域己知的各種手段以通信方式耦合至處理器。

應(yīng)理解，本文中術(shù)語(yǔ)“和/或”，僅僅是一種描述關(guān)聯(lián)對(duì)象的關(guān)聯(lián)關(guān)系，表示可以存在三種關(guān)系，例如，a和/或b，可以表示：?jiǎn)为?dú)存在a，同時(shí)存在a和b，單獨(dú)存在b這三種情況。另外，本文中字符“/”，一般表示前后關(guān)聯(lián)對(duì)象是一種“或”的關(guān)系。

應(yīng)理解，在本發(fā)明的各種實(shí)施例中，上述各過(guò)程的序號(hào)的大小并不意味著執(zhí)行順序的先后，各過(guò)程的執(zhí)行順序應(yīng)以其功能和內(nèi)在邏輯確定，而不應(yīng)對(duì)本發(fā)明實(shí)施例的實(shí)施過(guò)程構(gòu)成任何限定。

本領(lǐng)域普通技術(shù)人員可以意識(shí)到，結(jié)合本文中所公開(kāi)的實(shí)施例描述的各示例的單元及算法步驟，能夠以電子硬件、或者計(jì)算機(jī)軟件和電子硬件的結(jié)合來(lái)實(shí)現(xiàn)。這些功能究竟以硬件還是軟件方式來(lái)執(zhí)行，取決于技術(shù)方案的特定應(yīng)用和設(shè)計(jì)約束條件。專(zhuān)業(yè)技術(shù)人員可以對(duì)每個(gè)特定的應(yīng)用來(lái)使用不同方法來(lái)實(shí)現(xiàn)所描述的功能，但是這種實(shí)現(xiàn)不應(yīng)認(rèn)為超出本發(fā)明的范圍。

所屬領(lǐng)域的技術(shù)人員可以清楚地了解到，為描述的方便和簡(jiǎn)潔，上述描述的系統(tǒng)、裝置和單元的具體工作過(guò)程，可以參考前述方法實(shí)施例中的對(duì)應(yīng)過(guò)程，在此不再贅述。

在本申請(qǐng)所提供的幾個(gè)實(shí)施例中，應(yīng)該理解到，所揭露的系統(tǒng)、裝置和方法，可以通過(guò)其它的方式實(shí)現(xiàn)。例如，以上所描述的裝置實(shí)施例僅僅是示意性的，例如，所述單元的劃分，僅僅為一種邏輯功能劃分，實(shí)際實(shí)現(xiàn)時(shí)可以有另外的劃分方式，例如多個(gè)單元或組件可以結(jié)合或者可以集成到另一個(gè)系統(tǒng)，或一些特征可以忽略，或不執(zhí)行。另一點(diǎn)，所顯示或討論的相互之間的耦合或直接耦合或通信連接可以是通過(guò)一些接口，裝置或單元的間接耦合或通信連接，可以是電性，機(jī)械或其它的形式。

所述作為分離部件說(shuō)明的單元可以是或者也可以不是物理上分開(kāi)的，作為單元顯示的部件可以是或者也可以不是物理單元，即可以位于一個(gè)地方，或者也可以分布到多個(gè)網(wǎng)絡(luò)單元上。可以根據(jù)實(shí)際的需要選擇其中的部分或者全部單元來(lái)實(shí)現(xiàn)本實(shí)施例方案的目的。

另外，在本發(fā)明各個(gè)實(shí)施例中的各功能單元可以集成在一個(gè)處理單元中，也可以是各個(gè)單元單獨(dú)物理存在，也可以?xún)蓚€(gè)或兩個(gè)以上單元集成在一個(gè)單元中。

所述功能如果以軟件功能單元的形式實(shí)現(xiàn)并作為獨(dú)立的產(chǎn)品銷(xiāo)售或使用時(shí)，可以存儲(chǔ)在一個(gè)計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中?；谶@樣的理解，本發(fā)明的技術(shù)方案本質(zhì)上或者說(shuō)對(duì)現(xiàn)有技術(shù)做出貢獻(xiàn)的部分或者該技術(shù)方案的部分可以以軟件產(chǎn)品的形式體現(xiàn)出來(lái)，該計(jì)算機(jī)軟件產(chǎn)品存儲(chǔ)在一個(gè)存儲(chǔ)介質(zhì)中，包括若干指令用以使得一臺(tái)計(jì)算機(jī)設(shè)備(可以是個(gè)人計(jì)算機(jī)，服務(wù)器，或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行本發(fā)明各個(gè)實(shí)施例所述方法的全部或部分步驟。而前述的存儲(chǔ)介質(zhì)包括：u盤(pán)、移動(dòng)硬盤(pán)、只讀存儲(chǔ)器(rom，read-onlymemory)、隨機(jī)存取存儲(chǔ)器(ram，randomaccessmemory)、磁碟或者光盤(pán)等各種可以存儲(chǔ)程序代碼的介質(zhì)。

以上所述，僅為本發(fā)明的具體實(shí)施方式，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以所述權(quán)利要求的保護(hù)范圍為準(zhǔn)。