本發(fā)明涉及l(fā)cddriver領(lǐng)域，尤其涉及應(yīng)用于lcddriver的抗噪聲干擾的數(shù)字觸發(fā)器。

背景技術(shù)：

在lcddriver顯示設(shè)備中，數(shù)字電路中的觸發(fā)器一般都由代工廠提供的基本單元，但是這種觸發(fā)器抗干擾的能力比較差，很容易受到各種噪聲的影響。噪聲干擾大致分為兩大類：一類外部噪聲干擾，如放電或者輻射的，空間電磁場(chǎng)影響，通過饋電線引入的噪聲等。另一類是內(nèi)部噪聲干擾，如電路瞬態(tài)電流峰值噪聲的噪聲干擾。當(dāng)干擾信號(hào)在觸發(fā)器的輸入時(shí)鐘，數(shù)據(jù)或者復(fù)位端引入輸入毛刺的時(shí)候就會(huì)引起觸發(fā)器輸出數(shù)據(jù)錯(cuò)誤。本文給出了在不改變接口定義和邏輯功能的情況下以增加最少的版圖面積為前提下增強(qiáng)觸發(fā)器抗干擾的一種辦法。因?yàn)閿?shù)字基本單元對(duì)面積要求很高，本設(shè)計(jì)給出盡可能在增加抗干擾的情況下減小基本單元的面積的方案。

圖1為現(xiàn)有技術(shù)中數(shù)字觸發(fā)器的結(jié)構(gòu)示意圖，圖1，基本主從d觸發(fā)器電路，包括從觸發(fā)器101和主觸發(fā)器102。其輸入pin腳有3個(gè)，分別為時(shí)鐘輸入端c，數(shù)據(jù)輸入端d，以及復(fù)位端cnd。輸入接收模塊定義為103，103由一組反相器構(gòu)成。在芯片工作的過程中會(huì)受到各種干擾，這些干擾會(huì)反饋在觸發(fā)器的各個(gè)輸入端，使輸入端的信號(hào)帶有毛刺。

當(dāng)毛刺出現(xiàn)在復(fù)位端cnd的時(shí)候，會(huì)直接是觸發(fā)器復(fù)位，影響輸出q值。如圖1，為低電平復(fù)位，當(dāng)cnd=0的時(shí)候會(huì)強(qiáng)制使輸出q=0。當(dāng)觸發(fā)器鎖存的輸出為1的狀態(tài)時(shí)候，復(fù)位信號(hào)cnd上出現(xiàn)一個(gè)上升的毛刺的時(shí)候就會(huì)使輸出q強(qiáng)制拉為0，產(chǎn)生錯(cuò)誤。

當(dāng)毛刺出現(xiàn)在數(shù)據(jù)端d和時(shí)鐘端c的時(shí)候，也會(huì)影響輸出q值。如圖1，當(dāng)觸發(fā)器鎖存一個(gè)固定值q，時(shí)鐘一般保持為低電平，當(dāng)輸入受到干擾變?yōu)閝_，同時(shí)時(shí)鐘信號(hào)受到干擾也出現(xiàn)一個(gè)毛刺，這個(gè)時(shí)候觸發(fā)器就會(huì)誤觸發(fā)，最終影響最后的輸出q值，是輸出的q變?yōu)榱藂_，產(chǎn)生錯(cuò)誤。

一般的數(shù)字基本單元都是代工廠提供的。其中dff為基本的主從d觸發(fā)器結(jié)構(gòu)。在抗干擾的性能上沒有做特殊處理，所以抗干擾能力都比較弱。抗干擾的處理可以是加入rc并聯(lián)組成的抗干擾電路，其占用版圖面積比較大?？垢蓴_的處理也可以是加入了其他邏輯功能電路，這樣就改變了基本單元的邏輯定義。會(huì)給數(shù)字代碼的編寫以及后端數(shù)字的自動(dòng)版圖布局帶來(lái)麻煩。

一般抗干擾處理是針對(duì)一定頻率的濾波。

因此，如何實(shí)現(xiàn)針對(duì)高電平或者低電平中對(duì)應(yīng)反方向的毛刺噪聲的抑制處理，并同時(shí)控制布線面積為業(yè)內(nèi)廣泛尋找的課題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種抗噪聲干擾的數(shù)字觸發(fā)器，所述數(shù)字觸發(fā)器包括：主觸發(fā)器，從觸發(fā)器；

所述從觸發(fā)器包括：三個(gè)抗干擾模塊；所述三個(gè)抗干擾模塊分別連接時(shí)鐘輸入端、數(shù)據(jù)輸入端和復(fù)位端，適于減少信號(hào)上升沿毛刺和/或下降沿毛刺，增加抗噪聲干擾能力。

優(yōu)選的，所述抗干擾模塊包括：第一節(jié)點(diǎn)，第二節(jié)點(diǎn)，第三節(jié)點(diǎn)，第一反相器、第二反相器、或非門；

所述第一節(jié)點(diǎn)連接于第一反相器的輸入端及或非門的第一輸入端；

所述第二節(jié)點(diǎn)連接于第二反相器的輸入端及第一反相器的輸出端；

第三節(jié)點(diǎn)連接于第二反相器的輸出端及或非門的第二輸入端；

所述第一反相器、第二反相器由若干pmos和nmos組成，所述第一反相器的pmos為倒比管，nmos為常規(guī)設(shè)計(jì)；所述第二反相器nmos為倒比管，pmos為常規(guī)設(shè)計(jì)，所述抗干擾模塊過濾高電平向下的毛刺；所述倒比管減少器件布線面積。

優(yōu)選的，所述抗干擾模塊包括：第三節(jié)點(diǎn)，第四節(jié)點(diǎn)，第五節(jié)點(diǎn)，第三反相器、第四反相器、與非門；

所述第三節(jié)點(diǎn)連接于第三反相器的輸入端及與非門的第一輸入端；

所述第四節(jié)點(diǎn)連接于第四反相器的輸入端及第三反相器的輸出端；

第五節(jié)點(diǎn)連接于第四反相器的輸出端及與非門的第二輸入端；

所述第三反相器、第四反相器由若干pmos和nmos組成，所述第三反相器的nmos為倒比管，pmos為常規(guī)設(shè)計(jì)；所述第四反相器pmos為倒比管，nmos為常規(guī)設(shè)計(jì)，所述抗干擾模塊過濾低電平向上的毛刺，所述倒比管減少器件布線面積。

優(yōu)選的，所述抗干擾模塊為施密特觸發(fā)器。

優(yōu)選的，所述施密特觸發(fā)器不包括：下拉管模塊；在低電平轉(zhuǎn)為高電平時(shí)增加正向閥值電壓，使得高電平復(fù)位時(shí)，過濾低電平中的向上毛刺。

優(yōu)選的，所述施密特觸發(fā)器不包括：上拉管模塊；在高電平轉(zhuǎn)為低電平時(shí)增加負(fù)向閾值電壓，使得低電平復(fù)位時(shí)，過濾高電平中的向下毛刺。

優(yōu)選的，所述降低上升沿毛刺和/或下降沿毛刺適用于時(shí)鐘信號(hào)、數(shù)據(jù)信號(hào)和復(fù)位信號(hào)中的至少一個(gè)信號(hào)。

本發(fā)明通過提供抗干擾模塊實(shí)現(xiàn)：高電平和低電平的毛刺噪聲處理，并且在部分模塊設(shè)計(jì)中pmos和nmos可選擇的采用倒比管，實(shí)現(xiàn)減小器件布線面積的作用；在采用施密特觸發(fā)器中通過去除上拉管或下拉管，實(shí)現(xiàn)分別抑制高電平向下噪聲或低電平向上噪聲的影響，減小器件布線面積的作用。

附圖說(shuō)明

通過參照附圖閱讀以下所作的對(duì)非限制性實(shí)施例的詳細(xì)描述，本發(fā)明的其它特征、目的和優(yōu)點(diǎn)將會(huì)變得更明顯。

圖1為現(xiàn)有技術(shù)中數(shù)字觸發(fā)器的示意圖；

圖2為本發(fā)明第一實(shí)施例的數(shù)字觸發(fā)器的示意圖；

圖3為本發(fā)明第二實(shí)施例的數(shù)字觸發(fā)器的示意圖；

圖4為本發(fā)明第三實(shí)施例的數(shù)字觸發(fā)器的示意圖；

圖5為本發(fā)明第四實(shí)施例的數(shù)字觸發(fā)器的示意圖；

圖6為本發(fā)明第五實(shí)施例的數(shù)字觸發(fā)器的示意圖；

圖7為本發(fā)明實(shí)施例中數(shù)字觸發(fā)器的示意圖。

在圖中，貫穿不同的示圖，相同或類似的附圖標(biāo)記表示相同或相似的裝置（模塊）或步驟。

具體實(shí)施方式

在以下優(yōu)選的實(shí)施例的具體描述中，將參考構(gòu)成本發(fā)明一部分的所附的附圖。所附的附圖通過示例的方式示出了能夠?qū)崿F(xiàn)本發(fā)明的特定的實(shí)施例。示例的實(shí)施例并不旨在窮盡根據(jù)本發(fā)明的所有實(shí)施例?？梢岳斫?，在不偏離本發(fā)明的范圍的前提下，可以利用其他實(shí)施例，也可以進(jìn)行結(jié)構(gòu)性或者邏輯性的修改。因此，以下的具體描述并非限制性的，且本發(fā)明的范圍由所附的權(quán)利要求所限定。

本發(fā)明提供一種抗噪聲干擾的數(shù)字觸發(fā)器，所述數(shù)字觸發(fā)器包括：主觸發(fā)器，從觸發(fā)器；所述從觸發(fā)器包括：三個(gè)抗干擾模塊；所述三個(gè)抗干擾模塊分別連接時(shí)鐘輸入端、數(shù)據(jù)輸入端和復(fù)位端，適于減少信號(hào)上升沿毛刺和/或下降沿毛刺，增加抗噪聲干擾能力。

下面結(jié)合具體實(shí)施例對(duì)本發(fā)明內(nèi)容進(jìn)行詳細(xì)說(shuō)明：

第一實(shí)施例

請(qǐng)參考圖2，圖2為本發(fā)明第一實(shí)施例的數(shù)字觸發(fā)器的示意圖；

圖2中，提供抗干擾模塊201?？垢蓴_模塊201的作用，可以濾掉常高電平中的向下毛刺。

倒比管的輸出阻抗大，所以作為延遲單元，倒比管比正比管產(chǎn)生的延時(shí)會(huì)更大。但是倒閉管有較大的l值，l值對(duì)版圖的面積影響明顯，會(huì)使其版圖面積增加?？垢蓴_模塊201包括：第一節(jié)點(diǎn)1，第二節(jié)點(diǎn)2，第三節(jié)點(diǎn)3，第一反相器202、第二反相器203、或非門204；第一節(jié)點(diǎn)1連接于第一反相器202的輸入端及或非門的第一輸入端2041；第二節(jié)點(diǎn)2連接于第二反相器203的輸入端及第一反相器202的輸出端；第三節(jié)點(diǎn)3連接于第二反相器203的輸出端及或非門204的第二輸出端；第一反相器、第二反相器由若干pmos和nmos組成，第一反相器的pmos為倒比管，nmos為常規(guī)設(shè)計(jì)；所述第二反相器nmos為倒比管，pmos為常規(guī)設(shè)計(jì)，所述抗干擾模塊過濾高電平向下的毛刺；所述倒比管減少器件布線面積。

為了減少版圖的面積，所以模塊201中的反相器202中只有pmos管設(shè)計(jì)為倒比管，nmos管為正比管。

為了減少版圖的面積，所以模塊201中的反相器203中只有nmos管設(shè)計(jì)為倒比管，pmos管為正比管。

工作過程：當(dāng)輸入點(diǎn)1為高電平，202的輸出點(diǎn)2為低電平，203的輸出點(diǎn)3為高電平。在輸入為高電平的過程中，出現(xiàn)向下的毛刺的時(shí)候，由于202的pmos為倒比管尺寸，所以202的輸出點(diǎn)2由低變高的時(shí)間會(huì)變長(zhǎng)變緩，所以削弱了2點(diǎn)的向上毛刺，同時(shí)削弱了輸入1的向下毛刺。而203的輸出點(diǎn)3本來(lái)為高電平，由于203的nmos為倒比管，所以3點(diǎn)由高變低的時(shí)間會(huì)變長(zhǎng)變緩，消弱了3點(diǎn)的向下毛刺，即削弱了2點(diǎn)的向上毛刺，同時(shí)削弱了輸入1的向下毛刺。所以經(jīng)過202和203，輸入端1產(chǎn)生的毛刺在輸出端3被濾除。

圖2中只202pmos管設(shè)計(jì)為倒比管和203nmos管設(shè)計(jì)為倒比管，起到了抑制高電平的向下毛刺。由于只有2個(gè)倒比管，相比于常規(guī)設(shè)計(jì)pmos和nmos都作為倒比管來(lái)說(shuō)減小了版圖的面積。

第二實(shí)施例

圖3中，圖3為本發(fā)明第二實(shí)施例的數(shù)字觸發(fā)器的示意圖由模塊301替換了原始的接收模塊103中的反相器。模塊301的作用，可以濾掉常低電平中的向上毛刺?？垢蓴_模塊201包括：第三節(jié)點(diǎn)3，第四節(jié)點(diǎn)4，第五節(jié)點(diǎn)5，第三反相器302、第四反相器303、與非門304；第三節(jié)點(diǎn)3連接于第三反相器302的輸入端及與非門的第一輸入端3041；第四節(jié)點(diǎn)4連接于第四反相器303的輸入端及第三反相器302的輸出端；第五節(jié)點(diǎn)5連接于第四反相器303的輸出端及與非門的第二輸入端3042；所述第三反相器、第四反相器由若干pmos和nmos組成，所述第三反相器的nmos為倒比管，pmos為常規(guī)設(shè)計(jì)；所述第四反相器pmos為倒比管，nmos為常規(guī)設(shè)計(jì)，抗干擾模塊301過濾低電平向上的毛刺，倒比管減少器件布線面積。

為了減少版圖的面積，所以模塊301中的反相器302中只有nmos管設(shè)計(jì)為倒比管，pmos管為正比管。

為了減少版圖的面積，所以模塊301中的反相器303中只有pmos管設(shè)計(jì)為倒比管，nmos管為正比管。

工作工程：當(dāng)輸入點(diǎn)1為低電平，302的輸出點(diǎn)2為高電平，303的輸出點(diǎn)3為低電平。在輸入為低電平的過程中，出現(xiàn)向上的毛刺的時(shí)候，由于302的nmos為倒比管尺寸，所以302的輸出點(diǎn)2由高變低的時(shí)間會(huì)變長(zhǎng)變緩，所以削弱了2點(diǎn)的向下毛刺，同時(shí)削弱了輸入1的向上毛刺。而303的輸出點(diǎn)3本來(lái)為低電平，由于303的pmos為倒比管，所以3點(diǎn)由低變高的時(shí)間會(huì)變長(zhǎng)變緩，消弱了3點(diǎn)的向上毛刺，即削弱了2點(diǎn)的向下毛刺，同時(shí)削弱了輸入1的向上毛刺。所以經(jīng)過202和203，輸入端1產(chǎn)生的毛刺在輸出端3被濾除。

圖3中第三反相器302nmos管設(shè)計(jì)為倒比管和第四反相器303pmos管設(shè)計(jì)為倒比管，起到了抑制低電平的向上毛刺。由于只有2個(gè)倒比管，相比于常規(guī)設(shè)計(jì)pmos和nmos都作為倒比管來(lái)說(shuō)減小了版圖的面積。

第三實(shí)施例

圖4中，圖4為本發(fā)明第三實(shí)施例的數(shù)字觸發(fā)器的示意圖；由抗干擾模塊401替換了原始的接收模塊103中的反相器?？垢蓴_模塊401的施密特觸發(fā)器抗輸入擾動(dòng)的性能優(yōu)于反相器。由施密特觸發(fā)器替換反相器，增加了結(jié)構(gòu)抗干擾能力。

第四實(shí)施例

考慮到作為數(shù)字的標(biāo)準(zhǔn)單元，其版圖面積需要做到越小越好。所以針對(duì)不同的干擾情況給出了不同的施密特觸發(fā)器的結(jié)構(gòu)

圖5中，圖5為本發(fā)明第四實(shí)施例的數(shù)字觸發(fā)器的示意圖；標(biāo)準(zhǔn)施密特觸發(fā)器去掉了502pmos下拉管，節(jié)省了整體模塊的面積。由于去掉了502模塊，所以501模塊的功能只是對(duì)低轉(zhuǎn)高的時(shí)候增加其正向閾值電壓。高轉(zhuǎn)低的時(shí)候沒有拉開轉(zhuǎn)換點(diǎn)所以不會(huì)改變其閾值電壓。在應(yīng)用的過程中，在高電平復(fù)位的情況下，可以濾掉常低電平中的向上毛刺。

第五實(shí)施例

圖6中，圖6為本發(fā)明第五實(shí)施例的數(shù)字觸發(fā)器的示意圖；增強(qiáng)了觸發(fā)器抗干擾的能力，增強(qiáng)輸入端抗干擾的能力的一種方案，如圖6

圖6中，標(biāo)準(zhǔn)施密特觸發(fā)器去掉了602nmos上拉管，節(jié)省了整體模塊的面積。由于去掉了602模塊，所以601模塊的功能只是對(duì)高轉(zhuǎn)低的時(shí)候增加其負(fù)向閾值電壓。低轉(zhuǎn)高的時(shí)候沒有拉開轉(zhuǎn)換點(diǎn)所以不會(huì)改變其閾值電壓。在應(yīng)用的過程中，在低電平復(fù)位的情況下，可以濾掉常高電平中的向下毛刺。

本發(fā)明中的抗噪聲干擾的數(shù)字觸發(fā)器，降低上升沿毛刺和/或下降沿毛刺適用于時(shí)鐘信號(hào)、數(shù)據(jù)信號(hào)和復(fù)位信號(hào)中的至少一個(gè)信號(hào)。

圖7為本發(fā)明實(shí)施例中數(shù)字觸發(fā)器的示意圖。數(shù)字觸發(fā)器包括：主觸發(fā)器702，從觸發(fā)器701；所述從觸發(fā)器701包括：三個(gè)抗干擾模塊704；所述三個(gè)抗干擾模塊704分別連接時(shí)鐘輸入端c、數(shù)據(jù)輸入端d和復(fù)位端cdn，適于減少信號(hào)上升沿毛刺和/或下降沿毛刺，增加抗噪聲干擾能力

本發(fā)明提供一種抗噪聲干擾的數(shù)字觸發(fā)器，通過提供抗干擾模塊實(shí)現(xiàn)：高電平和低電平的毛刺噪聲處理，并且在部分模塊設(shè)計(jì)中pmos和nmos可選擇的采用倒比管，實(shí)現(xiàn)減小器件布線面積的作用；在采用施密特觸發(fā)器中通過去除上拉管或下拉管，實(shí)現(xiàn)分別抑制高電平向下噪聲或低電平向上噪聲的影響，減小器件布線面積的作用。

對(duì)于本領(lǐng)域技術(shù)人員而言，顯然本發(fā)明不限于上述示范性實(shí)施例的細(xì)節(jié)，而且在不背離本發(fā)明的精神或基本特征的情況下，能夠以其他的具體形式實(shí)現(xiàn)本發(fā)明。因此，無(wú)論如何來(lái)看，均應(yīng)將實(shí)施例看作是示范性的，而且是非限制性的。此外，明顯的，“包括”一詞不排除其他元素和步驟，并且措辭“一個(gè)”不排除復(fù)數(shù)。裝置權(quán)利要求中陳述的多個(gè)元件也可以由一個(gè)元件來(lái)實(shí)現(xiàn)。第一，第二等詞語(yǔ)用來(lái)表示名稱，而并不表示任何特定的順序。