本發(fā)明涉及放大電路領(lǐng)域，具體而言，涉及一種功放電路及其負(fù)載阻抗調(diào)制方法。

背景技術(shù)：

目前，為了提高頻譜利用率，通信系統(tǒng)均采用線性調(diào)制技術(shù)。由于功率放大器(以下簡稱為功放)處理的射頻信號都是具有峰均比的包絡(luò)變化信號，為了保證射頻信號的線性度，功放需要工作在回退功率狀態(tài)。

目前，Doherty是被廣泛采用的高效率功放設(shè)計技術(shù)，其提升效率利用的是負(fù)載阻抗調(diào)制原理，即大功率信號(以下簡稱大信號)和小功率信號(以下簡稱小信號)時，負(fù)載阻抗不同。

如圖1所示，在傳統(tǒng)TLLM doherty功放電路中，為了實現(xiàn)負(fù)載阻抗調(diào)制，主路功率放大電路的輸出端會包含有第一調(diào)整線102’、輔路功率放大電路的輸出端會包含有第二調(diào)整線104’和doherty功放電路的輸出端會包含有輸出λ/4阻抗變換線106’，共3段傳輸線。其中，由于輸出λ/4阻抗變換線106’具有較窄的頻率特性，限制了doherty功放電路的整體寬帶。

在相關(guān)技術(shù)中，提供了無傳輸線負(fù)載調(diào)制(transformer-less load-modulated，簡稱為TLLM)架構(gòu)。如圖2所示，為了提升doherty功放電路的帶寬，在傳統(tǒng)的TLLM架構(gòu)中同時刪掉了如圖1所示的第一調(diào)整線102’、第二調(diào)整線104’和輸出λ/4阻抗變換線106’。但這種TLLM架構(gòu)存在可實現(xiàn)性差和調(diào)試難度高的缺點。

由圖1可以看出，兩路功放管分別經(jīng)過調(diào)制網(wǎng)絡(luò)后，需要在a點(即合路輸出點)進(jìn)行合路，傳統(tǒng)的doherty功放電路都是將合路輸出點設(shè)置在靠近peak路(輔路)的位置，main路(主路)調(diào)制電路則通過第一調(diào)整線102’來連接到a點的。

然而，由于實際設(shè)計PCB時，受器件和匹配電路尺寸限制，兩路功放管是間隔一定距離放置的，如圖2所示，在TLLM架構(gòu)的兩路調(diào)制電路上都沒有調(diào)整線的情況下，難以同時將兩路調(diào)制電路連接到a點(即合路輸出點)。而若通過Y型連接，則需要付出增大布局空間的代價。顯然，在小型化需求越來越高的今天，這種布局不利于產(chǎn)品實現(xiàn)。雖然，傳統(tǒng)TLLM架構(gòu)也可以仿照傳統(tǒng)doherty保留第一調(diào)整線，但此時第一調(diào)整線的特征阻抗將會提高到2z0(即合路輸出點阻抗會提高兩倍)。以兩路對稱doherty為例，第一調(diào)整線的特征阻抗將會變?yōu)?00Ω，以介質(zhì)厚度為30mil的RO4350板材為例，對應(yīng)的線寬只有0.34mm。調(diào)整線線寬變細(xì)會導(dǎo)致通流能力降低，也就意味著可承載的輸出功率能力降低。而傳統(tǒng)TLLM架構(gòu)中去掉第一調(diào)整線還存在main路調(diào)試難的問題， 因為一個調(diào)制電路要同時兼顧兩種阻抗?fàn)顟B(tài)的調(diào)制，實際中需要反復(fù)調(diào)制的次數(shù)將會很多。

另外，傳統(tǒng)doherty功放電路的主路設(shè)計過程和調(diào)試過程如下：

先做0dB回退時的大功率負(fù)載調(diào)制，如附圖1所示，先將主路功放管的最大功率點對應(yīng)的負(fù)載阻抗Zopt調(diào)制到50Ω；然后再通過第一調(diào)整線102’來對回退XdB點處的低功率點對應(yīng)的負(fù)載阻抗進(jìn)行調(diào)制，通過調(diào)節(jié)第一調(diào)整線102’的長度，將主路功放管最佳效率點對應(yīng)的阻抗Zmod調(diào)制到25Ω。選取最大功率時對應(yīng)a點的負(fù)載阻抗來作為第一調(diào)整線102’的特征阻抗，可以保證Zmod調(diào)制過程中不會破壞到Zopt的調(diào)制狀態(tài)。

傳統(tǒng)TLLM架構(gòu)中，如果去掉了如附圖1所示的具有頻率特性的影響帶寬的輸出λ/4阻抗變換線106’，卻仍然保留第一調(diào)整線102’，并沿襲傳統(tǒng)doherty主路設(shè)計思路，其調(diào)制過程是：先將Zopt調(diào)制到100Ω，然后通過調(diào)節(jié)特征阻抗為100Ω的第一調(diào)整線102’的長度來實現(xiàn)Zmod到50Ω的變換。第一調(diào)整線102’的特征阻抗提高，對應(yīng)的是線寬變細(xì)，將會影響功放電路的輸出功率能力。為了規(guī)避該問題，傳統(tǒng)TLLM中選擇將第一調(diào)整線102’，第二調(diào)整線104’和輸出λ/4阻抗變換線106’一同去掉，采用依靠匹配電路來同時完成Zopt和Zmod兩種阻抗?fàn)顟B(tài)的調(diào)制，導(dǎo)致兩路匹配電路難連接到a點(即合路輸出點)，基本不具備可實現(xiàn)性。

針對上述的問題，目前尚未提出有效的解決方案。

技術(shù)實現(xiàn)要素：

本發(fā)明提供了一種功放電路及其負(fù)載阻抗調(diào)制方法，以至少解決相關(guān)技術(shù)中在兼顧功放電路的寬帶時，難以簡化TLLM功放的調(diào)試過程的技術(shù)問題。

根據(jù)本發(fā)明的一個方面，提供了一種功放電路，包括：主路功率放大電路，用于放大主電路上的功率信號；輔路功率放大電路，作為上述主路功率放大電路的輔助電路，用于放大輔助電路上的功率信號，其中，上述主路功率放大電路通過設(shè)置在上述主路功率放大電路中的調(diào)整線，與上述輔路功率放大電路連接于合路輸出點，上述合路輸出點為上述主路功率放大電路和上述輔路功率放大電路的并聯(lián)交匯點，上述調(diào)整線用于為上述主路功率放大電路中的主路功放管匹配負(fù)載阻抗。

進(jìn)一步地，上述主路功率放大電路包括：上述主路功放管、主路匹配電路和上述調(diào)整線，其中，上述主路功放管的輸出端連接至上述主路匹配電路的輸入端，上述主路匹配電路的輸出端連接至上述調(diào)整線的輸入端，上述調(diào)整線的輸出端連接至上述合路輸出點；上述輔路功率放大電路包括：輔路功放管和輔路匹配電路，上述輔路功放管的輸出端連接至上述輔路匹配電路輸入端，上述輔路匹配電路輸出端連接至上述合路輸出點。

進(jìn)一步地，上述輔路功率放大電路還包括：輸入kλ阻抗變換線，連接至上述輔路 功放管的輸入端，用于為上述輔路功率放大電路中的上述輔路功放管匹配負(fù)載阻抗。

進(jìn)一步地，上述輔路功率放大電路為一條或者多條。

進(jìn)一步地，上述調(diào)整線為微帶傳輸線。

進(jìn)一步地，上述微帶傳輸線包括：共面波導(dǎo)和階梯式微帶傳輸線。

進(jìn)一步地，上述合路輸出點的阻抗為50Ω。

進(jìn)一步地，上述調(diào)整線的特征阻抗為50Ω。

進(jìn)一步地，上述功放電路還包括：功率分配器，通過分路輸入點分別連接至上述主路功率放大電路和上述輔路功率放大電路，用于為上述主路功率放大電路和上述輔路功率放大電路分配相應(yīng)的功率信號。

根據(jù)本發(fā)明的另一方面，提供了一種功放電路的負(fù)載阻抗調(diào)制方法，包括：對任一項上述的功放電路中的主路功率放大電路和輔路功率放大電路的回退功率點對應(yīng)的負(fù)載阻抗進(jìn)行調(diào)制；對上述功放電路中的主路功率放大電路和輔路功率放大電路的大功率點對應(yīng)的負(fù)載阻抗進(jìn)行調(diào)制。

進(jìn)一步地，上述功放電路包括：TLLM Doherty功放電路。

通過本發(fā)明，采用主路功率放大電路，用于放大主電路上的功率信號；輔路功率放大電路，作為主路功率放大電路的輔助電路，用于放大輔助電路上的功率信號，其中，主路功率放大電路通過設(shè)置在主路功率放大電路中的調(diào)整線，與輔路功率放大電路連接于合路輸出點，合路輸出點為主路功率放大電路和輔路功率放大電路的并聯(lián)交匯點，調(diào)整線用于為主路功率放大電路中的主路功放管匹配負(fù)載阻抗，解決了相關(guān)技術(shù)中在兼顧功放電路的寬帶時，難以簡化TLLM功放的調(diào)試過程的技術(shù)問題，進(jìn)而達(dá)到了在保持原有架構(gòu)寬帶性能良好的同時，還可以簡化TLLM功放的調(diào)試的技術(shù)效果。

附圖說明

此處所說明的附圖用來提供對本發(fā)明的進(jìn)一步理解，構(gòu)成本申請的一部分，本發(fā)明的示意性實施例及其說明用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明的不當(dāng)限定。在附圖中：

圖1是根據(jù)相關(guān)技術(shù)的一種功放電路的電路圖；

圖2是根據(jù)相關(guān)技術(shù)的另一種功放電路的電路圖；

圖3是根據(jù)本發(fā)明實施例的功放電路的電路圖；以及

圖4是根據(jù)本發(fā)明實施例的功放電路的負(fù)載阻抗調(diào)制方法的流程圖。

具體實施方式

下文中將參考附圖并結(jié)合實施例來詳細(xì)說明本發(fā)明。需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。

需要說明的是，本發(fā)明的說明書和權(quán)利要求書及上述附圖中的術(shù)語“第一”、“第二”等是用于區(qū)別類似的對象，而不必用于描述特定的順序或先后次序。

實施例1

在本實施例中提供了一種功放電路。

圖3是根據(jù)本發(fā)明實施例的功放電路的電路圖，如圖3所示，該電路包括：主路功率放大電路10，用于放大主電路上的功率信號；輔路功率放大電路20，作為主路功率放大電路10的輔助電路，用于放大輔助電路上的功率信號，其中，主路功率放大電路10通過設(shè)置在主路功率放大電路10中的調(diào)整線102，與輔路功率放大電路20連接于合路輸出點A，合路輸出點A為主路功率放大電路10和輔路功率放大電路20的并聯(lián)交匯點，調(diào)整線102用于為主路功率放大電路10中的主路功放管104匹配負(fù)載阻抗。

其中，實際應(yīng)用時，當(dāng)輸入的功率信號為小信號時，輔路功率放大電路20處于開路狀態(tài)，主路功率放大電路10單獨工作；當(dāng)輸入的功率信號為大信號時，輔路功率放大電路20處于通路狀態(tài)，主路功率放大電路10和輔路功率放大電路20同時工作。為主路功率放大電路10中的主路功放管104匹配負(fù)載阻抗時，需要調(diào)整調(diào)整線102的傳輸線長度。

由于本發(fā)明僅僅在主路功率放大電路10中設(shè)置了調(diào)整線102，而省去了輔路功率放大電路20中的相應(yīng)的調(diào)整線，且省去了合路輸出點A之后的具有頻率特性的輸出λ/4阻抗變換線，因此，不僅消除了它們對放大電路的帶寬的影響，而且簡化功放電路的調(diào)試流程，達(dá)到了高可實現(xiàn)性的技術(shù)效果。

其中，與如圖2所示的傳統(tǒng)的doherty功放電路相比，本發(fā)明可以保證帶寬不受影響的關(guān)鍵在于無輸出λ/4阻抗變換線，不受頻率特性影響，繼承TLLM架構(gòu)中去掉輸出λ/4阻抗變換線以拓寬匹配帶寬的優(yōu)點；而且調(diào)整線102的特征阻抗依然保持了50Ω，這與傳統(tǒng)doherty功放電路中的特征阻抗一樣，因此，本發(fā)明中功放電路的輸出功率能力與傳統(tǒng)doherty功放電路的輸出功率能力相同；并且，與傳統(tǒng)TLLM功放電路相比，本發(fā)明具有高可實現(xiàn)性的關(guān)鍵就在于多了一段調(diào)整線102，具體的，由于加入的調(diào)整線102，本發(fā)明功放電路中的main(即主路功率放大電路10)和peak(即輔路功率放大電路20)兩路能很容易結(jié)合至合路輸出點上，因此，具有高可實現(xiàn)性。

通過本發(fā)明，采用主路功率放大電路，用于放大主電路上的功率信號；輔路功率放大電路，作為主路功率放大電路的輔助電路，用于放大輔助電路上的功率信號，其中，主路功率放大電路通過設(shè)置在主路功率放大電路中的調(diào)整線，與輔路功率放大電路連接于合路輸出點，合路輸出點為主路功率放大電路和輔路功率放大電路的并聯(lián)交匯點，調(diào) 整線用于為主路功率放大電路中的主路功放管匹配負(fù)載阻抗，解決了相關(guān)技術(shù)中在兼顧功放電路的寬帶時，難以簡化TLLM功放的調(diào)試過程的技術(shù)問題，進(jìn)而達(dá)到了在保持原有架構(gòu)寬帶性能良好的同時，還可以簡化TLLM功放的調(diào)試的技術(shù)效果。

可選地，如圖3所示，上述主路功率放大電路10可以包括：主路功放管104、主路匹配電路106和調(diào)整線102，其中，主路功放管104的輸出端連接至主路匹配電路106的輸入端，主路匹配電路106的輸出端連接至調(diào)整線102的輸入端，調(diào)整線102的輸出端連接至合路輸出點A；上述輔路功率放大電路20可以包括：輔路功放管204和輔路匹配電路206，輔路功放管204的輸出端連接至輔路匹配電路206輸入端，輔路匹配電路206輸出端連接至合路輸出點A。

可選地，如圖3所示，上述輔路功率放大電路20還可以包括：輸入kλ阻抗變換線202，連接至輔路功放管204的輸入端，用于為輔路功率放大電路20中的輔路功放管204匹配負(fù)載阻抗。其中，k為λ波長的比例系數(shù)，如其值可以為1/4。輸入kλ阻抗變換線202可以用于在輸入小信號時，關(guān)斷輔路功率放大電路20。另外，輸入kλ阻抗變換線202還可以用于使得輔路功率放大電路20與主路功率放大電路10的相位對其。

可選地，輔路功率放大電路可以為一條或者多條。換言之，本發(fā)明不局限應(yīng)用在兩路電路中，可應(yīng)用于各種兩路或兩路以上的功放電路架構(gòu)中?？蛇x地，上述調(diào)整線可以為微帶傳輸線。進(jìn)一步可選地，微帶傳輸線包括：共面波導(dǎo)和階梯式微帶傳輸線?？蛇x地，如圖3所示，合路輸出點的阻抗為50Ω?？蛇x地，如圖3所示，調(diào)整線的特征阻抗為50Ω。其可調(diào)范圍一般在25Ω～50Ω之間。該功放電路適于寬帶寬應(yīng)用，可廣泛的應(yīng)用于各種Doherty功率放大器中。

可選地，如圖3所示，上述功放電路還可以包括：功率分配器30，通過分路輸入點分別連接至主路功率放大電路10和輔路功率放大電路20，用于為主路功率放大電路10和輔路功率放大電路20分配相應(yīng)的功率信號。在對稱功放電路中，主、輔路可以均勻分配功率信號；在非對稱功放電路中，主、輔路可以按照特定比例分配功率信號。

本發(fā)明實施例的實現(xiàn)方式簡單，不但解決了功放電路，如傳統(tǒng)TLLM架構(gòu)的功放電路可實現(xiàn)性差的問題。

實施例2

根據(jù)本發(fā)明的另一方面，提供了一種功放電路的負(fù)載阻抗調(diào)制方法。

圖4是根據(jù)本發(fā)明實施例的功放電路的負(fù)載阻抗調(diào)制方法的流程圖，如圖4所示，該方法包括以下步驟：

步驟S402，對功放電路中的主路功率放大電路的回退功率點對應(yīng)的負(fù)載阻抗進(jìn)行調(diào)制。進(jìn)一步地，可以對實施例1中任一項實施方式所述的功放電路中的主路功率放大電路和輔路功率放大電路的回退功率點對應(yīng)的負(fù)載阻抗進(jìn)行調(diào)制。

步驟S404，對功放電路中的主路功率放大電路和輔路功率放大電路的大功率點對應(yīng)的負(fù)載阻抗進(jìn)行調(diào)制。

實施時，可以采用逆序操作法執(zhí)行本實施例的負(fù)載阻抗調(diào)制步驟，即先執(zhí)行步驟S402，再執(zhí)行步驟S404。

可選地，上述的功放電路包括：對稱或非對稱TLLM Doherty功放電路架構(gòu)。其中，功放電路中的調(diào)整線的特征阻抗可以為50Ω。

以下結(jié)合圖3，并通過具體實施例詳細(xì)闡述本發(fā)明實施例：

與傳統(tǒng)doherty功放電路在進(jìn)行負(fù)載阻抗調(diào)制時，先匹配大功率點(@0dB)負(fù)載阻抗Zopt再匹配回退功率點(@XdB)負(fù)載阻抗Zmod的匹配順序相比，發(fā)明實施例采用了逆序匹配，即，先匹配回退功率點負(fù)載阻抗Zmod，再匹配大功率點負(fù)載阻抗Zopt。

其中，傳統(tǒng)doherty功放電路的負(fù)載阻抗調(diào)制過程示意如下：

其中，本發(fā)明的功放電路(以doherty功放電路為例)的負(fù)載阻抗調(diào)制過程示意如下：

也即，本發(fā)明實施例的逆序匹配：先進(jìn)行回退功率點阻抗匹配，通過功放的輸出匹配電路來實現(xiàn)Zmod到50Ω的阻抗匹配；再通過調(diào)節(jié)調(diào)整線102的線長來完成最大功率點阻抗匹配來實現(xiàn)Zopt到100Ω的阻抗匹配。輸出合路點A處的回退功率點的負(fù)載阻抗為50Ω，因此調(diào)整線的特征阻抗就保證了50Ω。

doherty功放電路的效率指標(biāo)與回退功率點的阻抗匹配狀態(tài)息息相關(guān)，傳統(tǒng)的Zmod阻抗匹配由于需要通過調(diào)整線長度的改變來實現(xiàn)，需要經(jīng)歷高阻抗變換比(如(2)中所示)，因此限制了效率帶寬。而本發(fā)明實施例中Zmod阻抗匹配是直接匹配到50Ω的(如(3)中所示)，阻抗變換比明顯降低，有利于達(dá)成高效率設(shè)計目標(biāo)。

另外，分步驟實現(xiàn)Zmod和Zopt阻抗匹配，且后一步驟不影響前一步驟的匹配過程，大大簡化了調(diào)試過程。與傳統(tǒng)doherty功放電路的調(diào)試過程相比，本發(fā)明不僅保證了相同的功率輸出能力，提升了帶寬，而且有利于提升整體效率。

本發(fā)明可應(yīng)用于各種兩路或兩路以上的對稱或非對稱的Doherty功放電路架構(gòu)中，在此以圖3所示的兩路Doherty功放電路架構(gòu)為例，詳細(xì)描述本發(fā)明實施方式如下：

S2，確定Zopt和Zmod的阻抗選點。根據(jù)信號的峰值平均功率比PAPR確定出非對稱比例，根據(jù)非對稱比例確定兩個阻抗的相對駐波比，最終在等駐波比圓上確定Zopt和Zmod的取值。

S4，通過匹配電路來實現(xiàn)Zmod到50Ω的阻抗匹配。利用smith圓圖或者ADS等仿真工具，通過階梯式微帶傳輸線和并聯(lián)電容組合將Zmod阻抗變換到50Ω。

S6，實現(xiàn)Zopt的阻抗匹配。調(diào)整線102的特征阻抗為50Ω的，改變調(diào)整線102的長度，可使Zopt阻抗變換到需要的目標(biāo)阻抗上，如對稱doherty中的100Ω。

S8，最后完成進(jìn)行其余電路的設(shè)計。其余電路與傳統(tǒng)doherty設(shè)計方法類似，在此不再贅述。

本發(fā)明的實現(xiàn)方式簡單，不但解決了傳統(tǒng)TLLM架構(gòu)可實現(xiàn)性差的問題，main路阻抗匹配的逆序匹配反而使回退功率點匹配帶寬得到拓寬，更有利于doherty整體效率的提升。

另外，本發(fā)明繼承了TLLM架構(gòu)中去掉輸出λ/4阻抗變換線以拓寬匹配帶寬的優(yōu)點，通過采用回退功率點和大功率點阻抗匹配的逆序操作，使得特征阻抗為50Ω的調(diào)整線102得以加入，帶來的有益效果是保持傳統(tǒng)TLLM寬帶特性的同時，具備了能完全應(yīng)用在實際電路的可實現(xiàn)性。在實現(xiàn)Zmod阻抗匹配的同時，阻抗變換比的顯著降低，有助于進(jìn)一步提升doherty功放電路的效率。

通過以上的實施方式的描述，本領(lǐng)域的技術(shù)人員可以清楚地了解到根據(jù)上述實施例的方法可借助軟件加必需的通用硬件平臺的方式來實現(xiàn)，當(dāng)然也可以通過硬件，但很多情況下前者是更佳的實施方式?；谶@樣的理解，本發(fā)明的技術(shù)方案本質(zhì)上或者說對現(xiàn)有技術(shù)做出貢獻(xiàn)的部分可以以軟件產(chǎn)品的形式體現(xiàn)出來，該計算機(jī)軟件產(chǎn)品存儲在一個存儲介質(zhì)(如ROM/RAM、磁碟、光盤)中，包括若干指令用以使得一臺終端設(shè)備(可以是手機(jī)，計算機(jī)，服務(wù)器，或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行本發(fā)明各個實施例所述的方法。

本發(fā)明的實施例還提供了一種存儲介質(zhì)?？蛇x地，在本實施例中，上述存儲介質(zhì)可以被設(shè)置為存儲用于執(zhí)行以下步驟的程序代碼：

S10，對功放電路中的主路功率放大電路的回退功率點對應(yīng)的負(fù)載阻抗進(jìn)行調(diào)制；

S12，對功放電路中的主路功率放大電路和輔路功率放大電路的大功率點對應(yīng)的負(fù)載阻抗進(jìn)行調(diào)制。

可選地，在本實施例中，上述存儲介質(zhì)可以包括但不限于：U盤、只讀存儲器(ROM，Read-Only Memory)、隨機(jī)存取存儲器(RAM，Random Access Memory)、移動硬盤、磁碟或者光盤等各種可以存儲程序代碼的介質(zhì)。

可選地，本實施例中的具體示例可以參考上述實施例及可選實施方式中所描述的示 例，本實施例在此不再贅述。

以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。