電路、d類脈沖寬度調(diào)制放大器、集成電路以及電路系統(tǒng)的制作方法
【專利摘要】本實用新型提供電路、D類脈沖寬度調(diào)制放大器、集成電路以及電路系統(tǒng)，其用于限制放大器中的削波。這樣的限制可以在D類PWM放大器的反饋回路中實現(xiàn)。在一個實施例中，D類放大器可以包括積分器，其耦合至輸入節(jié)點并且被配置為生成經(jīng)積分的輸入信號以使得比較器隨后可以基于與三角波信號的比較而生成用于驅(qū)動放大器輸出級的PWM信號。為此，放大器還包括閾值信號生成器，用于基于三角波信號生成高和低的電壓閾值以便被用來接合補(bǔ)償電路而對整體放大進(jìn)行限幅。這樣的補(bǔ)償電路可以是設(shè)置在積分器的反饋回路中的雙極結(jié)型晶體管。因此，放大器自身的整體帶寬并不會由于增加了意在減少削波的限幅電路而受到影響。
【專利說明】電路、D類脈沖寬度調(diào)制放大器、集成電路以及電路系統(tǒng)

【技術(shù)領(lǐng)域】
[0001]本實用新型涉及電路、D類脈沖寬度調(diào)制放大器、集成電路以及電路系統(tǒng)，其用于減少放大器中的削波。

【背景技術(shù)】
[0002]放大器在電子工程的許多領(lǐng)域中被用來以電路所需的方式增大各種信號的幅度。例如，音頻電子工程采用放大器通過放大音頻輸入信號而以更高的音量驅(qū)動揚(yáng)聲器。放大器以多種不同類別進(jìn)行分類，其中一種是D類。D類放大器(有時稱作開關(guān)放大器)通過對放大反饋回路中的反饋信號進(jìn)行數(shù)字積分而生成表示所期望的數(shù)字輸出信號(例如，用于驅(qū)動揚(yáng)聲器的音頻輸出信號)的可變占空比的方波。開關(guān)頻率通常被選擇為輸入信號中的最高響應(yīng)頻率的十倍或更多倍。
[0003]以這種方式，D類放大器向固定負(fù)載(例如，揚(yáng)聲器)輸送如由經(jīng)積分的反饋信號所調(diào)制的恒定變化的電壓信號。然而，如果數(shù)字積分器由于高電平輸入信號或反饋回路失控而變?yōu)轱柡?，則輸出信號將以一般被稱作“削波”的方式出現(xiàn)失真。輸出削波是一種會導(dǎo)致D類放大器向輸出音頻信號引入并不期望看到的噪聲或其它失真的問題。
實用新型內(nèi)容
[0004]因此，本實用新型期望解決前述的輸出削波所導(dǎo)致的問題。
[0005]在一個方面，提供一種電路，其包括:輸入節(jié)點，被配置為接收輸入信號；放大器，耦合至所述輸入節(jié)點并且被配置為在輸出節(jié)點上生成放大的輸入信號；以及限幅電路，耦合至反饋回路中的所述放大器并且被配置為對所述放大的信號進(jìn)行限幅。
[0006]在一個方面，提供一種D類脈沖寬度調(diào)制放大器，其包括:輸入節(jié)點，被配置為接收模擬輸入信號；積分器，耦合至所述輸入節(jié)點并且被配置為在內(nèi)部節(jié)點上生成經(jīng)積分的輸入信號；脈沖寬度調(diào)制信號生成器，耦合至所述內(nèi)部節(jié)點并且被配置為生成用于驅(qū)動放大器輸出級的脈沖寬度調(diào)制信號；以及限幅器，其耦合在所述輸入節(jié)點和所述內(nèi)部節(jié)點之間并且被配置為減少削波。
[0007]在一個方面，提供一種集成電路，其包括:輸入節(jié)點，被配置為接收模擬輸入信號；積分器，耦合至所述輸入節(jié)點并且被配置為在內(nèi)部節(jié)點上生成經(jīng)積分的輸入信號；脈沖寬度調(diào)制信號生成器，耦合至所述內(nèi)部節(jié)點并且被配置為生成用于驅(qū)動放大器輸出級的脈沖寬度調(diào)制信號；以及限幅器，耦合在所述輸入節(jié)點和所述內(nèi)部節(jié)點之間并且被配置為減少削波。
[0008]在一個方面，提供一種電路系統(tǒng)，其包括:第一集成電路，其具有:輸入節(jié)點，被配置為接收模擬輸入信號；積分器，耦合至所述輸入節(jié)點并且被配置為在內(nèi)部節(jié)點上生成經(jīng)積分的輸入信號；脈沖寬度調(diào)制信號生成器，耦合至所述內(nèi)部節(jié)點并且被配置為生成用于驅(qū)動放大器輸出級的脈沖寬度調(diào)制信號；以及限幅器，其耦合在所述輸入節(jié)點和所述內(nèi)部節(jié)點之間并且被配置為減少削波；以及第二集成電路，耦合至所述第一集成電路。
[0009]根據(jù)本申請，實現(xiàn)了針對【背景技術(shù)】部分中所述的輸出削波所導(dǎo)致的問題的改進(jìn)的方案。

【專利附圖】

【附圖說明】
[0010]通過結(jié)合附圖參考以下詳細(xì)描述，權(quán)利要求的方面以及許多伴隨的優(yōu)勢將由于得到更好地理解而變得更易于獲得認(rèn)知，在附圖中:
[0011]圖1是耦合至揚(yáng)聲器的模擬D類放大器的電路圖。
[0012]圖2A示出了正常操作的圖1的D類放大器的時序圖。
[0013]圖2B示出了在具有削波的情況下進(jìn)行操作的圖1的D類放大器的時序圖。
[0014]圖3是根據(jù)本文所描述主題的實施例的具有限幅電路的D類PWM放大器的電路圖。
[0015]圖4示出了根據(jù)本文所描述主題的實施例的利用限幅電路進(jìn)行操作的圖3的D類放大器的時序圖。
[0016]圖5是根據(jù)本文所描述主題的實施例的包括圖3的D類PWM放大器的系統(tǒng)的框圖。

【具體實施方式】
[0017]給出以下討論以使得本領(lǐng)域技術(shù)人員能夠制造和使用本文所公開的主題。本文所描述的一般原則可被應(yīng)用于以上所詳述的那些以外的實施例和應(yīng)用而并不背離該詳細(xì)描述的精神和范圍。本公開并非意在被局限于所示出的實施例，而是意在使與和本文所公開或建議的原則和特征相一致的最寬范圍相適應(yīng)。
[0018]通過概述，本文所公開的主題可以針對于一種用于在輸入信號超過高或低的閾值的情況下對放大器中的放大進(jìn)行限幅的電路和方法。這樣的限幅可以在D類PWM放大器的反饋回路中實現(xiàn)。在一個實施例中，該電路可以包括被配置為接收模擬音頻輸入信號的輸入節(jié)點。D類放大器包括積分器，其耦合至輸入節(jié)點并且被配置為在內(nèi)部節(jié)點上生成積分輸入信號以使得耦合至內(nèi)部節(jié)點的比較器能夠隨后基于與三角波信號的比較而生成用于驅(qū)動放大器輸出級的PWM信號。為此，放大器還包括閾值信號生成器，用于基于三角波信號生成高和低的電壓閾值以便被用來接合補(bǔ)償電路而對整體放大進(jìn)行限幅。
[0019]限幅可以利用被配置為在三角波信號超過高或低的閾值時接通的兩個補(bǔ)償電路來實現(xiàn)。以這種方式，在輸入信號可能過于接近高或低的閾值從而可能發(fā)生削波時，可以接合補(bǔ)償電路來在反饋回路中對導(dǎo)致削波的電流提供電流路徑。這樣的補(bǔ)償電路可以是設(shè)置在積分器的反饋回路中的雙極結(jié)型晶體管。因此，放大器自身的整體帶寬并不會由于增加了意在減少削波的限幅電路而受到影響。以下參考圖1-5對這些和其它方面進(jìn)行描述。
[0020]圖1是D類放大器100的電路圖，該D類放大器100具有耦合至揚(yáng)聲器125的輸出節(jié)點130。放大器100被配置為在輸入節(jié)點103接收模擬輸入信號并且生成與輸入信號相對應(yīng)的脈沖寬度調(diào)制(PWM)信號以使得輸出信號在輸出節(jié)點130被輸出到揚(yáng)聲器125。輸入節(jié)點103通常可以是用于來自任意數(shù)量的普通可用音頻信號生成器(例如，CD驅(qū)動器、DVD驅(qū)動器等)的模擬信號的音頻輸入。在貫穿本公開的示例中，輸入音頻信號和輸出音頻信號的示例將被用來說明圖中所示電路的各種工作。
[0021]因此，模擬音頻輸入信號103被耦合到高增益運(yùn)算放大器110 (此后稱作“積分器110”)的反向輸入，該高增益運(yùn)算放大器110經(jīng)由電阻器和電容器反饋分支111耦合在負(fù)反饋積分器配置中。積分器110的非反向輸入耦合至基準(zhǔn)電壓VKEF?；鶞?zhǔn)電壓Vkef通常是具有處于放大器電路100的正和負(fù)供電電壓(未不出)中間的幅度的電壓信號。積分器I1具有輸出節(jié)點130并且輸出在輸入節(jié)點103所接收的音頻輸入信號的模擬低通濾波版本。
[0022]比較器105在第一輸入節(jié)點上接收積分器110的輸出信號并且在第二輸入節(jié)點上接收高頻三角波信號。三角波信號從三角波信號生成器101中生成，其進(jìn)而從時鐘信號102 (來自在圖1中并未示出的時鐘)中生成。三角波信號生成器101生成具有與時鐘信號102相同周期的三角波信號。三角波信號的峰值幅度通常關(guān)于基準(zhǔn)電壓Vkef對稱并且三角波信號的幅度出于功率噪聲抑制的目的而跟隨電源的變化。
[0023]比較器105隨后將比較在其每個節(jié)點所接收的信號以產(chǎn)生兩種決定之一。比較器105被配置為在第一輸入節(jié)點表現(xiàn)出比第二輸入更高電壓的情況下生成第一輸出信號，并且被配置為在第一輸入表現(xiàn)出比第二輸入更低電壓的情況下生成第二輸出信號。例如，比較器105在來自積分器110的輸出信號的幅度高于來自三角波生成器101的三角波的幅度時輸出+1邏輯電壓，并且在積分器I1的輸出信號的幅度低于來自三角波生成器101的三角波的幅度時輸出-1邏輯電壓。當(dāng)音頻輸入信號103的幅度大致等于基準(zhǔn)電壓Vkef時，則比較器105的輸出的占空比為50%，原因在于三角波的幅度在全部比較時間中的大約一半將高于Vkef而在另一半比較時間低于VKEF。這將導(dǎo)致的是來自比較器105的以脈沖間隔在高邏輯電壓和低邏輯電壓之間連續(xù)循環(huán)的輸出信號。也就是說，比較器生成了占空比與經(jīng)積分的音頻輸入信號的瞬時幅度直接成比例的一系列PWM脈沖。
[0024]比較器105的輸出耦合至輸出級120的輸入，該輸出級120包括對互補(bǔ)推挽式輸出級116進(jìn)行驅(qū)動的驅(qū)動器/緩沖器電路115 (通常為MOS門限驅(qū)動器)。這產(chǎn)生了比較器的PWM信號的放大副本。放大器電路100可以包括輸出濾波器135以去除輸出節(jié)點130處的PWM輸出信號的高頻開關(guān)分量。輸出級120提供PWM輸出信號用于驅(qū)動揚(yáng)聲器125。另夕卜，輸出音頻信號還被用作通過反饋電阻器127至積分器110的反向輸入的負(fù)反饋回路104中的反饋信號。參考圖2A中所示出的各種信號的時序圖，可以更好地理解圖1的D類放大器100的操作。
[0025]圖2A示出了正常操作的圖1的D類放大器的時序圖。音頻輸入信號103被示為具有平滑正弦波。這可以表示整個音頻信號中相當(dāng)小的時間片段。接著，示出了來自三角波生成器101的高頻三角波。隨后，能夠看到來自比較器105的與音頻輸入信號和三角波的特性對齊的PWM輸出信號。來自比較器105的輸出信號在一系列PWM脈沖中的高邏輯電壓和低邏輯電壓之間連續(xù)循環(huán)，該P(yáng)WM脈沖的占空比與音頻輸入信號103的瞬時幅度直接成比例。當(dāng)音頻輸入信號處于其最低幅度時，PWM信號的占空比非常低而具有短脈沖，當(dāng)音頻輸入信號處于其最高幅度時，PWM信號的占空比非常高而具有寬脈沖。
[0026]當(dāng)任何放大器被推動以創(chuàng)建具有比放大器電源所能夠產(chǎn)生的更高功率的輸出信號時，放大器將在信號簡單地在放大器的最大性能處進(jìn)行“切除”或“削波”之前對信號進(jìn)行放大直至其最大性能。超出放大器性能以外的信號部分簡單地被切除。這導(dǎo)致了通常為正弦波形狀的模擬音頻信號變?yōu)槭д娴姆讲ㄐ筒ㄐ危沟谜也ǖ捻敹丝瓷先ケ唤厝?。隨后描述的圖2B示出了這種現(xiàn)象。
[0027]圖2B示出了利用削波進(jìn)行操作的圖1的D類放大器的時序圖。輸出削波是一種可能會導(dǎo)致D類放大器將噪聲或其它失真引入輸出音頻信號之中的問題。在D類放大器的情況下，削波在積分器110過度驅(qū)動時發(fā)生。也就是說，如果音頻輸入信號103或反饋信號104使得積分器飽和，則積分器110將被過度驅(qū)動并且導(dǎo)致削波。圖1的積分器110可能在其第一輸入節(jié)點上的信號的幅度超過其第二輸入節(jié)點上的三角波信號的最大幅度時被過度驅(qū)動。
[0028]例如，如果音頻輸入信號103的幅度非常低，則這導(dǎo)致積分器110的輸出信號大致等于其正供電軌，并且因此等于三角波信號的高峰值幅度。因此，即使音頻輸入信號103的幅度可能有所變化，積分器110也不會具有足夠的“頂部空間”來跟隨這些變化，并且因此有效地對音頻輸入信號103進(jìn)行“削波”。這種削波的結(jié)果使得比較器105的輸出保持為高直至音頻輸入信號103的幅度下降足夠多而將積分器110的輸出電壓降至低于積分器的正供電軌。類似的現(xiàn)象在當(dāng)音頻輸入信號103的電壓過高時出現(xiàn)并且導(dǎo)致比較器105的輸出保持為低直至音頻輸入信號103的幅度下降足夠多而將積分器110的輸出電壓增加至高于負(fù)供電軌。這可以在圖2B中看到，當(dāng)音頻輸入信號103的正弦波的頂端被示為被削掉時。顯然，技術(shù)人員所理解的是，實際的音頻輸入信號將是不變化的，但是仿真的輸出信號將類似于圖2B中所描繪的。此外，削波會導(dǎo)致積分器110飽和(即，積分器110的輸出驅(qū)動晶體管(未示出))，并且飽和會導(dǎo)致除了音頻輸入信號的削波所導(dǎo)致的可聽噪聲和失真之外更多的可聽噪聲和失真。
[0029]一種用于減少或消除削波的技術(shù)是使用削波檢測電路(未示出)，其可以對比較器105的輸出信號進(jìn)行監(jiān)視以使得積分器110可以在檢測到削波時被重置，從而積分器110不會飽和或者向最終的輸出信號中引入失真。但是該技術(shù)所存在的問題在于，利用向包括D類放大器的前饋路徑(例如，通過比較器105自身的路徑)的積分器110的重置信號，它引入了另一個負(fù)反饋回路。因此，削波檢測器電路能夠?qū)ο鞑ㄊ录鞒龇磻?yīng)并進(jìn)行糾正的速度被D類放大器的前饋部分的帶寬所限制。因此，在任意削波檢測器電路能夠檢測并糾正削波之前可能出現(xiàn)可聽噪聲和失真甚至積分器110飽和。
[0030]圖3是根據(jù)本文所公開主題的實施例的具有限幅電路370的D類PWM放大器300的電路圖。限幅電路包括圖3中由虛線所包圍的若干電子組件。另外，該實施例示出了差分輸入/差分輸出D類PWM放大器300。所要理解的是，也可以僅利用圖3的上部而實現(xiàn)單端版本。在這方面，圖3的電路的上部和下部以類似的方式進(jìn)行操作。這樣，針對操作的詳細(xì)描述而將注意力保持在放大器300的上半部。
[0031]限幅電路370利用對來自三角波生成器301的三角波的高和低電壓閾值的檢測。如前所述，三角波生成器301從來自時鐘302的時鐘信號生成三角波。為了確定三角波的高和低電壓閾值，限幅電路370包括三角峰值檢測器電路365。三角峰值檢測器365在以下關(guān)于圖4示出并更為詳細(xì)地進(jìn)行描述，但是對于整個限幅電路370的討論的上下文而言，三角峰值檢測器365生成兩個峰值信號Vhp和'p。這些峰值電壓信號Vhp和Vuj分別等于三角波信號的正和負(fù)峰值。此外，就像三角波自身關(guān)于基準(zhǔn)電壓Vkef對稱一樣,峰值電壓信號Vhp和Vuj也關(guān)于基準(zhǔn)電壓Vkef對稱(即，峰值電壓信號Vhp以和峰值電壓信號Vuj低于基準(zhǔn)電壓Veef的量相等的量而聞于基準(zhǔn)電壓Vref)。
[0032]因此，峰值電壓信號Vhp和Vuj最初可以等于三角波信號相應(yīng)的高和低的峰值。峰值電壓信號Vhp和Vuj的相應(yīng)輸出節(jié)點耦合至負(fù)反饋運(yùn)算放大器相應(yīng)的非反向輸入節(jié)點372和374。放大器級分別保持峰值電壓信號Vhp和Vujij隨后，包括電阻器375、376和377的電阻器網(wǎng)絡(luò)可以被用來生成要隨限幅電路370的其它組件一起使用的閾值電壓信號V1^P \。通過改變電阻器375的電阻，閾值電壓信號V1^P'可以被設(shè)置為等于或低于所檢測的峰值電壓信號Vhp和Vuj的任意電壓數(shù)值。類似地，閾值電壓信號Vh和\也關(guān)于基準(zhǔn)電壓Vkef保持對稱。
[0033]現(xiàn)在轉(zhuǎn)向僅關(guān)注圖3的上部。閾值信號Vh和\隨后還被用來控制被用作用于接合兩個電流補(bǔ)償電路之一的開關(guān)的兩個相應(yīng)的雙極結(jié)型晶體管(BJT)。因此，接收高電壓閾值Vh的節(jié)點耦合至PNP BJT晶體管380的基極。該晶體管被稱之為限幅PNP晶體管380。同樣，接收低電壓閾值\的節(jié)點耦合至NPN BJT晶體管381的基極。該晶體管被稱之為限幅NPN晶體管381。
[0034]限幅PNP晶體管380的發(fā)射極耦合至被稱作反饋NPN晶體管383的第一電流補(bǔ)償電路的基極。另外，反饋NPN晶體管383使得其導(dǎo)通節(jié)點與積分器310的反饋回路中的電阻器和電容器反饋分支311并聯(lián)耦合。同樣，限幅NPN晶體管381的發(fā)射極耦合至被稱作反饋PNP晶體管384的第二電流補(bǔ)償電路的基極。與反饋NPN晶體管383 —樣，反饋PNP晶體管384也使得其導(dǎo)通節(jié)點與積分器310的反饋回路中的電阻器和電容器反饋分支311并聯(lián)耦合。
[0035]通過將反饋晶體管383和384設(shè)置在積分器310的反饋回路中，積分器310的輸出能夠在音頻輸入信號305的電壓接近于電壓閾值Vh和'時被以指數(shù)方式限幅。這是因為補(bǔ)償電路(反饋晶體管383和384)為電流提供了路徑，否則該電流將在輸出信號中導(dǎo)致削波。以下對這些組件的具體操作進(jìn)行更為詳細(xì)的描述。
[0036]在操作期間，D類PWM放大器300接收音頻輸入信號303。在單端D類PWM放大器300的情況下，僅圖3的上部是整個電路的一部分。如圖3所示，音頻輸入信號303是差分音頻輸入信號，其中附圖標(biāo)記303在上部和下部都指示輸入。同樣，由于下部的操作類似于上部，所以為了簡明將僅對上部進(jìn)行描述。
[0037]如前所述，音頻輸入信號303在耦合至積分器310的反向輸入的節(jié)點上被接收，而積分器310的非反向輸入接收基準(zhǔn)電壓VKEF。如前所述，基準(zhǔn)電壓Vkef通常是具有處于放大器電路300的正和負(fù)供電電壓(未不出)中間的幅度的電壓信號。積分器310具有輸出節(jié)點并且輸出在輸入節(jié)點303所接收的音頻輸入信號的低通濾波版本。
[0038]比較器305在第一輸入節(jié)點上接收積分器310的輸出信號并且在第二輸入節(jié)點上接收高頻三角波信號。三角波信號生成器301生成具有與時鐘信號302相同周期的三角波信號。比較器305被配置為在第一輸入節(jié)點表現(xiàn)出比第二輸入節(jié)點更高電壓的情況下生成第一輸出，并且被配置為在第一輸入表現(xiàn)出比第二輸入更低電壓的情況下生成第二輸出。如前所述，比較器305在來自積分器310的輸出信號的幅度高于來自三角波生成器301的三角波的幅度時輸出+1邏輯電壓，并且在積分器310的輸出信號的幅度低于來自三角波生成器301的三角波的幅度時輸出-1邏輯電壓。這將導(dǎo)致的是來自比較器305的以脈沖間隔在高邏輯電壓和低邏輯電壓之間連續(xù)循環(huán)的輸出信號。也就是說，比較器305生成了占空比與經(jīng)積分的音頻輸入信號303的瞬時幅度直接成比例的一系列PWM脈沖。
[0039]比較器305的輸出耦合至輸出級的輸入，該輸出級包括對互補(bǔ)推挽式輸出級316進(jìn)行驅(qū)動的驅(qū)動器/緩沖器電路315 (通常為MOS門限驅(qū)動器)。這產(chǎn)生了音頻輸出信號330，其是比較器的PWM信號的放大副本。另外，該輸出音頻信號330還被用作通過反饋電阻器327至積分器310的反向輸入的負(fù)反饋回路中的反饋信號。
[0040]當(dāng)音頻輸入信號303的幅度使得積分器310的輸出信號的幅度處于閾值電壓信號Vh和\之間時，反饋NPN和PNP晶體管383和384并不傳導(dǎo)電流或者僅傳導(dǎo)數(shù)量可忽略的電流。但是，當(dāng)音頻輸入信號303的幅度使得積分器310的輸出信號的幅度接近高電壓閾值Vh時，反饋PNP晶體管384有效地將積分器310的輸出信號的幅度限制為高電壓閾值VH。這是因為反饋PNP晶體管384的集電極電流和基極-發(fā)射極電壓Vbe之間的指數(shù)關(guān)系，積分器310的輸出信號幅度非常小的變化將會導(dǎo)致反饋PNP晶體管384找到通過音頻輸入信號303所汲取的所有過量(削波)電流變得低于輸入消波閾值的源頭。因此，這有效地將限幅從生硬且扁平的限幅軟化為更為柔軟且圓潤的限幅。
[0041]更具體地,針對諸如反饋PNP晶體管384的PNP晶體管，已知:
[0042]Ic ^ _Js ■ g ντ
[0043]其中Ic是集電極電流，Is是晶體管飽和電流，Vbe是基極-發(fā)射極電壓(Vbe針對PNP晶體管具有負(fù)值)，并且Vt是熱電壓。
[0044]因此，積分器310的輸出信號(此后標(biāo)記為A。)的電壓加上反饋PNP晶體管384的基極-發(fā)射極電壓Vbe加上限幅NPN晶體管381的基極-發(fā)射極電壓Vbe將等于高電壓閾值信號VH。以另一種方式,


^BEfeedbackPNP


等于V H_VBElimitNPN_A0。
[0045]結(jié)果，在電流信號方面產(chǎn)生了:
r ,-(Vff-Vbeumlt MPN-aO)
L0046」 !CFmdback_PNP ? -^FeedMcfeJ5JVP.eVT
[0047]由于高電壓閾值信號Vh和限幅NPN晶體管381的基極-發(fā)射極電壓VbeliniitNPN大致恒定，所以能夠看到即使積分器310的輸出電壓信號A。的小幅變化也會導(dǎo)致反饋PNP晶體管384的集電極電流ICFeedbadtPNP的大幅變化。如以上所提到的，積分器310的輸出信號的幅度變化將導(dǎo)致反饋PNP晶體管384找到通過音頻輸入信號303所汲取的所有過量(削波)電流變得低于輸入消波閾值的源頭。因此，這有效地將限幅從如圖2B(表現(xiàn)出削波)中所示的生硬且扁平的限幅軟化為如圖4所示的更為柔軟且圓形的限幅。
[0048]圖4示出了根據(jù)本文所討論主題的實施例的利用限幅電路進(jìn)行操作的圖3的D類放大器的時序圖。利用如圖4所示的對A。的軟化限幅，A0信號并不具有扁平的削波峰值，而是具有圓形峰值。因此，信號A。決不會與三角波信號301的峰值完全相等(即使Vh和'等于三角波信號301的峰值)，從而比較器305的輸出將不會對于三角波信號301的對于一個的周期保持為高或低。這可以在比較器305輸出信號中看到，其在A。的峰值部分期間仍然具有脈沖。在圖4的背景下，這些脈沖可以放大以圖示出與圖2B的差別并且可以不必與三角波信號301對齊。
[0049]以類似的方式，當(dāng)音頻輸入信號303的幅度使得積分器310的輸出信號的幅度接近于低電壓閾值\，則反饋NPN晶體管383有效地將積分器的輸出信號的幅度限制為低電壓閾值
[0050]此外，由于反饋NPN晶體管383的集電極電流和基極-發(fā)射極電壓Vbe之間的指數(shù)關(guān)系，積分器310的輸出信號幅度的小幅變化將會導(dǎo)致反饋NPN晶體管383找到通過音頻輸入信號303所汲取的所有過量(削波)電流變得高于輸入消波閾值的源頭。與之前一樣，這有效地將限幅從生硬且扁平的限幅軟化為更為柔軟且圓形的限幅。
[0051]更具體地,針對諸如反饋NPN晶體管383的NPN晶體管，已知:


Vl?e
[0052]Jc w Js.e w*
[0053]其中Ic是集電極電流，Is是晶體管飽和電流，Vbe是基極-發(fā)射極電壓(Vbe針對NPN晶體管具有正值)，并且Vt是熱電壓。
[0054]因此，積分器310的輸出信號A。的電壓加上反饋NPN晶體管383的基極-發(fā)射極電壓Vbe加上限幅PNP晶體管380的基極-發(fā)射極電壓Vbe將等于低電壓閾值信號以另一種方式 ,^BEfeedbackNPN
等于V


L+^BEl imitPNP_-^-o0
[0055]結(jié)果，在電流信號方面產(chǎn)生了:
rnncel T?Tvu (VL+VbelimitPNP-Ao) /VT
[0056]ICfeedback—NPN ?I Sfeedback—ΝΡΝ*Θ
[0057]由于低電壓閾值信號\和限幅PNP晶體管380的基極-發(fā)射極電壓VbeUmitPNP大致恒定，所以能夠看到即使積分器310的輸出電壓信號A。的小幅變化也會導(dǎo)致反饋NPN晶體管383的集電極電流ICFeedbac;kNPN的大幅變化。如以上所提到的，積分器310的輸出信號的幅度變化將導(dǎo)致反饋NPN晶體管383找到通過音頻輸入信號303所汲取的所有過量(削波)電流變得高于輸入消波閾值的源頭。因此，這有效地將限幅從如圖2B(表現(xiàn)出削波)中所示的生硬且扁平的限幅軟化為如圖4所示的更為柔軟且圓形的限幅。
[0058]如以上所描述的，本實用新型的實施例具有優(yōu)于常規(guī)D類PWM放大器及其操作方法的優(yōu)勢。例如，限幅電路370是積分器305的反饋電路系統(tǒng)的一部分，從而其并不被D類PWM放大器的其它部分的帶寬所限幅。因此，限幅電路370能夠更快地針對削波事件作出反應(yīng)，并且甚至防止了削波以及削波可能引入的可聽噪聲和失真。
[0059]另外，限幅電路370還可以被用來對D類PWM放大器300的輸出功率進(jìn)行控制。這可以通過調(diào)節(jié)閾值電壓信號Vh和' 以調(diào)節(jié)對諸如揚(yáng)聲器(未示出)的負(fù)載進(jìn)行驅(qū)動的PWM輸出信號的功率而得到控制。也就是說，能夠通過作為調(diào)節(jié)音頻輸入信號303的幅度的替代或者除此之外而調(diào)節(jié)Vh和\來對揚(yáng)聲器的音量進(jìn)行調(diào)節(jié)。
[0060]圖5是根據(jù)本文所公開主題的實施方式的包括圖3的D類PWM放大器的系統(tǒng)500的框圖。系統(tǒng)500可以包括具有如以上所描述的D類PWM放大器300的第一集成電路504。系統(tǒng)500可以進(jìn)一步包括耦合至第一集成電路504的第二集成電路550。這些集成電路可以形成在相應(yīng)集成電路裸片上或者可以形成在單個集成電路裸片上。再另外地，集成電路504和550還可以單獨或共同通信耦合至處理器560和存儲器570。每個附加組件也可以由相同集成電路裸片形成或者可以包括單獨的集成電路裸片。
[0061]如圖5所示的這樣的系統(tǒng)500可以是可以對D類PWM放大器300加以利用的任意適當(dāng)應(yīng)用。一個特定示例可以是針對集成電路具有有限的可用功率和/或有限的裸片空間的低功率信號放大器。因此，第一或第二集成電路504和550可以包括被配置為對諸如環(huán)境噪聲或原理信號之類的具體信號參數(shù)進(jìn)行放大以使得生成放大的數(shù)字信號來表示所感應(yīng)參數(shù)的放大器或放大電路。
[0062]雖然本文所討論的主題可以有各種修改和可替換構(gòu)造，但是圖中示出了其某些所說明的實施例并且在上文中對其進(jìn)行了詳細(xì)描述。然而，應(yīng)當(dāng)理解的是，并非意在將權(quán)利要求局限于所公開的具體形式，而是與之相反，其意在覆蓋落入權(quán)利要求的精神和范圍之內(nèi)的所有修改、可替換構(gòu)造和等效形式。
【權(quán)利要求】
1.一種電路，其特征是，所述電路包括: 輸入節(jié)點，被配置為接收輸入信號； 放大器，耦合至所述輸入節(jié)點并且被配置為在輸出節(jié)點上生成放大的輸入信號；以及 限幅電路，耦合至反饋回路中的所述放大器并且被配置為對所述放大的信號進(jìn)行限幅。
2.根據(jù)權(quán)利要求1所述的電路，其特征是，所述放大器進(jìn)一步包括D類脈沖寬度調(diào)制放大器。
3.根據(jù)權(quán)利要求1所述的電路，其特征是，所述放大器進(jìn)一步包括積分器，所述積分器具有在所述反饋回路中的電阻-電容分支并且耦合至所述輸入節(jié)點，以使得所述積分器被配置為生成經(jīng)積分的輸入信號。
4.根據(jù)權(quán)利要求3所述的電路，其特征是，所述放大器進(jìn)一步包括比較器，所述比較器耦合至所述積分器的輸出，并且被配置為基于所述積分器輸出信號和基準(zhǔn)信號的比較而生成邏輯信號。
5.根據(jù)權(quán)利要求4所述的電路，其特征是，所述基準(zhǔn)信號包括三角波信號，并且所述電路進(jìn)一步包括被配置為生成所述三角波信號的三角波生成器。
6.根據(jù)權(quán)利要求4所述的電路，其特征是，所生成的邏輯信號包括脈沖寬度調(diào)制信號。
7.根據(jù)權(quán)利要求4所述的電路，其特征是，所述放大器進(jìn)一步包括驅(qū)動級，所述驅(qū)動級具有緩沖器電路和推挽級并且被配置為生成所述放大的輸入信號。
8.根據(jù)權(quán)利要求1所述的電路，其特征是，所述放大器進(jìn)一步包括耦合在所述輸出節(jié)點和所述輸入節(jié)點之間的反饋電路。
9.根據(jù)權(quán)利要求1所述的電路，其特征是，所述限幅電路進(jìn)一步包括閾值電壓生成電路，所述閾值電壓生成電路被配置為生成第一閾值電壓和第二閾值電壓。
10.根據(jù)權(quán)利要求1所述的電路，其特征是，所述限幅電路進(jìn)一步包括第一補(bǔ)償電路，所述第一補(bǔ)償電路被配置為在所述輸入信號超過第一電壓閾值的情況下對來自所述輸入信號的電流提供電流路徑。
11.根據(jù)權(quán)利要求10所述的電路，其特征是，所述限幅電路進(jìn)一步包括第二補(bǔ)償電路，所述第二補(bǔ)償電路被配置為在所述輸入信號超過第二電壓閾值的情況下對來自所述輸入信號的電流提供電流路徑。
12.根據(jù)權(quán)利要求11所述的電路，其特征是，所述第一補(bǔ)償電路包括NPN雙極結(jié)型晶體管并且所述第二補(bǔ)償電路包括PNP雙極結(jié)型晶體管。
13.根據(jù)權(quán)利要求1所述的電路，其特征是，所述限幅電路進(jìn)一步包括用于在所述輸入信號超過第一電壓閾值的情況接合第一補(bǔ)償電路的第一雙極結(jié)型晶體管開關(guān)以及用于在所述輸入信號超過第二電壓閾值的情況接合第二補(bǔ)償電路的第二雙極結(jié)型晶體管開關(guān)。
14.根據(jù)權(quán)利要求1所述的電路，其特征是，所述限幅電路進(jìn)一步包括被配置為調(diào)節(jié)所述限幅電路的限幅的電阻器網(wǎng)絡(luò)。
15.一種D類脈沖寬度調(diào)制放大器，其特征是，所述D類脈沖寬度調(diào)制放大器包括: 輸入節(jié)點，被配置為接收模擬輸入信號； 積分器，耦合至所述輸入節(jié)點并且被配置為在內(nèi)部節(jié)點上生成經(jīng)積分的輸入信號； 脈沖寬度調(diào)制信號生成器，耦合至所述內(nèi)部節(jié)點并且被配置為生成用于驅(qū)動放大器輸出級的脈沖寬度調(diào)制信號；以及 限幅器，其耦合在所述輸入節(jié)點和所述內(nèi)部節(jié)點之間并且被配置為減少削波。
16.根據(jù)權(quán)利要求15所述的D類脈沖寬度調(diào)制放大器，其特征是，所述限幅器進(jìn)一步包括第一補(bǔ)償電路，所述第一補(bǔ)償電路被配置為在所述輸入信號超過第一電壓閾值的情況下對來自所述輸入信號的電流提供電流路徑。
17.根據(jù)權(quán)利要求16所述的D類脈沖寬度調(diào)制放大器，其特征是，所述限幅器進(jìn)一步包括第二補(bǔ)償電路，所述第二補(bǔ)償電路被配置為在所述輸入信號超過第二電壓閾值的情況下對來自所述輸入信號的電流提供電流路徑。
18.根據(jù)權(quán)利要求17所述的D類脈沖寬度調(diào)制放大器，其特征是，所述第一補(bǔ)償電路包括NPN雙極結(jié)型晶體管并且所述第二補(bǔ)償電路包括PNP雙極結(jié)型晶體管。
19.一種集成電路，其特征是，所述集成電路包括: 輸入節(jié)點，被配置為接收模擬輸入信號； 積分器，耦合至所述輸入節(jié)點并且被配置為在內(nèi)部節(jié)點上生成經(jīng)積分的輸入信號；脈沖寬度調(diào)制信號生成器，耦合至所述內(nèi)部節(jié)點并且被配置為生成用于驅(qū)動放大器輸出級的脈沖寬度調(diào)制信號；以及 限幅器，耦合在所述輸入節(jié)點和所述內(nèi)部節(jié)點之間并且被配置為減少削波。
20.根據(jù)權(quán)利要求19所述的集成電路，其特征是，進(jìn)一步包括單個集成電路裸片。
21.根據(jù)權(quán)利要求19所述的集成電路，其特征是，進(jìn)一步包括多個集成電路裸片。
22.—種電路系統(tǒng)，其特征是，所述電路系統(tǒng)包括: 第一集成電路，所述第一集成電路具有: 輸入節(jié)點，被配置為接收模擬輸入信號； 積分器，耦合至所述輸入節(jié)點并且被配置為在內(nèi)部節(jié)點上生成經(jīng)積分的輸入信號；脈沖寬度調(diào)制信號生成器，耦合至所述內(nèi)部節(jié)點并且被配置為生成用于驅(qū)動放大器輸出級的脈沖寬度調(diào)制信號；以及 限幅器，其耦合在所述輸入節(jié)點和所述內(nèi)部節(jié)點之間并且被配置為減少削波；以及 第二集成電路，耦合至所述第一集成電路。
23.根據(jù)權(quán)利要求22所述的電路系統(tǒng)，其特征是，所述第一集成電路和所述第二集成電路之一進(jìn)一步包括處理器。
24.根據(jù)權(quán)利要求22所述的電路系統(tǒng)，其特征是，所述第一集成電路和所述第二集成電路之一進(jìn)一步包括存儲器。
25.根據(jù)權(quán)利要求22所述的電路系統(tǒng)，其特征是，所述輸入節(jié)點包括差分輸入節(jié)點。
【文檔編號】H03F1/32GK203933574SQ201420057035
【公開日】2014年11月5日 申請日期:2014年1月28日 優(yōu)先權(quán)日:2014年1月28日
【發(fā)明者】林鴻武 申請人:意法半導(dǎo)體研發(fā)(深圳)有限公司