一種對軟件鎖相環(huán)的改進方法
【專利摘要】本發(fā)明涉及一種對軟件鎖相環(huán)的改進方法，其技術(shù)特點包括以下步驟：對電網(wǎng)電壓采樣，通過Clarke變換得到兩相坐標系下電壓分量uα、uβ；采用加權(quán)平均方法計算電壓分量uα、uβ的準確延遲信號uα-D、uβ-D；根據(jù)延遲信號消除原理提取電網(wǎng)電壓正序分量對電網(wǎng)電壓正序分量做旋轉(zhuǎn)坐標變換得到n表示當前為第n個控制周期；計算電網(wǎng)電壓頻率；對電網(wǎng)電壓頻率做數(shù)字積分得到電網(wǎng)電壓相角，該電網(wǎng)電壓相角同時被用于旋轉(zhuǎn)坐標變換計算，構(gòu)成閉環(huán)反饋。本發(fā)明采用兩組延遲信號的加權(quán)平均方法來逼近期望延遲信號，從而使得信號延時更加準確，有效抑制了鎖相角度和幅值中的直流偏置和波動，提高了對電網(wǎng)基波電壓鎖相的準確度，可廣泛應(yīng)用在對PLL響應(yīng)速度有較高要求的場合。
【專利說明】一種對軟件鎖相環(huán)的改進方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于鎖相環(huán)【技術(shù)領(lǐng)域】，尤其是一種采用信號延遲消除delayedSignal Cancellation，DSC)技術(shù)對軟件鎖相環(huán)的改進方法。

【背景技術(shù)】
[0002] 電壓源并網(wǎng)變流器廣泛應(yīng)用于有源濾波、UPS不間斷電源、變頻調(diào)速驅(qū)動及可再生 能源發(fā)電領(lǐng)域，是一類重要的電力電子變換裝置。迅速、準確地獲取電網(wǎng)電壓基頻正序信息 對這類裝置的控制非常重要，這一任務(wù)通常采用軟件鎖相環(huán)（PhaseLockedLoop,PLL)技 術(shù)實現(xiàn)。
[0003] 軟件鎖相環(huán)的種類較多，目前在三相電壓源并網(wǎng)變流器中最常用的是同步坐 標系鎖相環(huán)（SynchronousReferenceFramePLL，SRF_PLL)，該鎖相環(huán)架構(gòu)如圖1所 不。SRF-PLL技術(shù)最早見于文獻（A.GoleandV.K.Sood.Astaticcompensatormodel forusewithelectromagnetictransientssimulationprograms,IEEETrans.Power Del.，1990,5(3) =1398-1407)，V.Kaura和V.Blasko等人報道了該技術(shù)的數(shù)字實現(xiàn)方法 (V.KauraandV.Blasko.Operationofaphaselockedloopsystemunderdistorted utilityconditions.IEEETrans.IndustryApp.，1997, 33(1): 58-63)。當三相電網(wǎng)電壓對 稱、平衡時，SRF-PLL能夠準確觀測出電壓相位，實現(xiàn)變流器的精確功率控制。除良好的動、 靜態(tài)性能外，基于SRF的電流控制仍然是目前電力電子變流器控制的主流，這也是SRF-PLL 應(yīng)用廣泛的一個重要原因。
[0004] 電網(wǎng)不平衡是影響SRF-PLL性能的一個重要因素，在這一工況下，網(wǎng)側(cè)電壓 中的負序分量導(dǎo)致SRF變換后的電壓分量中含有二階諧波，影響觀測結(jié)果。調(diào)整PI 參數(shù)、減小環(huán)路濾波器的帶寬可以抑制二階諧波的影響，但這是以犧牲鎖相環(huán)的動態(tài) 性能為代價，在一些對PLL響應(yīng)速度有較高要求的場合（例如風(fēng)電、光伏等應(yīng)用要求 并網(wǎng)變流器具有低電壓穿越功能）不可行。為了解決這一問題，研究人員提出了不 同的改進方法，較為常用的有：雙同步坐標系鎖相環(huán)（P.RodriguezandJ.Pou，et al.DecoupleddoublesynchronousreferenceframePLLforpowerconverters control,IEEETrans.PowerElectron. ,2007,22 (2):584-592),改進鎖相環(huán)方法 (M.Karimi-GhartemaniandM.R.Iravani.Amethodforsynchronizationofpower electronicconvertersinpollutedandvariable-frequencyenvironment,IEEE Trans.PowerSyst. , 2004, 19 (3) : 1263-1270.)和信號延遲消除鎖相環(huán)方法（Delayed SignalCancellationPLL,DSC-PLL) (J.SvenssonandM.Bongiorno,etal.Practical implementationofdelayedsignalcancellationmethodforphase-sequence separation,IEEETrans.PowerDel.，2007, 22(1):18-26)。
[0005] DSC-PLL通過以下公式來提取正序電壓分量：

【權(quán)利要求】
1. 一種對軟件鎖相環(huán)的改進方法，其特征在于包括以下步驟： 步驟1、對電網(wǎng)電壓采樣，通過Clarke變換得到兩相坐標系下電壓分量ua、U0 ; 步驟2、在數(shù)字控制器中，采用加權(quán)平均方法計算電壓分量ua、U0的準確延遲信號 ua -D、Uβ-D; 步驟3、根據(jù)延遲信號消除原理提取電網(wǎng)電壓正序分量《,【、《Γ; 步驟4、對電網(wǎng)電壓正序分量<、<做旋轉(zhuǎn)坐標變換得到〃丨<+")、表示當前為第 η個控制周期； 步驟5、計算電網(wǎng)電壓頻率； 步驟6、對電網(wǎng)電壓頻率做數(shù)字積分得到電網(wǎng)電壓相角，該電網(wǎng)電壓相角同時被用于旋 轉(zhuǎn)坐標變換計算，構(gòu)成閉環(huán)反饋。
2. 根據(jù)權(quán)利要求1所述的一種對軟件鎖相環(huán)的改進方法，其特征在于：所述步驟1兩 相坐標系下電壓分量Ua、U0的計算公式為：
式中uab,uea,Ube分別為ab、ca、be相之間電壓。
3. 根據(jù)權(quán)利要求1所述的一種對軟件鎖相環(huán)的改進方法，其特征在于：所述步驟2計 算準確延遲信號ua_D、ue_D的公式為：
式中，k表示向下取整函數(shù)，k=floor(Td/Ts)，Td =T/4為延遲時間，Ts為控制周期T為電網(wǎng)電壓周期，IIl1、!!^為加權(quán)系數(shù)，Hl1、!!^的計算公式為：
4. 根據(jù)權(quán)利要求1所述的一種對軟件鎖相環(huán)的改進方法，其特征在于：所述步驟3提 取電網(wǎng)電壓正序分量<、< 的計算公式如下：
5. 根據(jù)權(quán)利要求1所述的一種對軟件鎖相環(huán)的改進方法，其特征在于：所述步驟4對 電網(wǎng)電壓正序分量<、《,M故旋轉(zhuǎn)坐標變換的計算公式為：
式中，θε(η-1)為上一控制周期鎖相環(huán)計算出的電網(wǎng)電壓相角。
6.根據(jù)權(quán)利要求1所述的一種對軟件鎖相環(huán)的改進方法，其特征在于：所述步驟5的 計算方法為：令q軸電壓給定為0,采用PI調(diào)節(jié)器對誤差進行調(diào)節(jié)，調(diào)節(jié)器輸出即為電網(wǎng)電 壓頻率。
【文檔編號】H03L7/08GK104467823SQ201410637204
【公開日】2015年3月25日 申請日期:2014年11月13日 優(yōu)先權(quán)日:2014年11月13日
【發(fā)明者】金雪峰, 宋鵬, 田凱, 姜一達, 王達, 蔡保海 申請人:天津電氣科學(xué)研究院有限公司