一種自動時隙電平控制的系統(tǒng)及其實現(xiàn)方法
【專利摘要】本發(fā)明提供了一種自動時隙電平控制的系統(tǒng)及其實現(xiàn)方法，包括數(shù)控衰減器、模數(shù)轉(zhuǎn)換器和現(xiàn)場可編程門陣列FPGA，數(shù)控衰減器用來衰減模擬中頻信號的功率，模數(shù)轉(zhuǎn)換器完成中頻信號的模數(shù)轉(zhuǎn)換；FPGA完成時隙信號的功率統(tǒng)計、大功率時隙信號的選擇、控制數(shù)控衰減器的衰減和對時隙信號的數(shù)字域放大。本發(fā)明的有益效果是：采用硬件（數(shù)控衰減器）和軟件（FPGA數(shù)字增益控制）相互配合的方法，使得大功率的時隙電平受控，而小功率的時隙電平不衰減的目的。本發(fā)明實現(xiàn)起來非常的簡單和有效，提高了系統(tǒng)的動態(tài)范圍和性能，對于解決同類的設計存在的技術難題具有非常大的參考和現(xiàn)實意義。
【專利說明】一種自動時隙電平控制的系統(tǒng)及其實現(xiàn)方法
【技術領域】
[0001]本發(fā)明涉及及采用時分多址的移動通信網(wǎng)絡覆蓋及優(yōu)化領域，更具體說，它涉及一種自動時隙電平控制的系統(tǒng)及其實現(xiàn)方法。
【背景技術】
[0002]隨著移動通信業(yè)務的迅猛發(fā)展，直放站、射頻拉遠、多業(yè)務分布系統(tǒng)作為改善移動網(wǎng)信號弱區(qū)、盲區(qū)的重要設備，以其投資較少、結(jié)構(gòu)簡單、安裝方便靈活等優(yōu)點廣泛應用于移動通信網(wǎng)。未來的移動通信系統(tǒng)存在著多頻、多模、多體制和多標準等問題，這就限制了各種設備的互通和兼容，因此對軟件無線電技術的應用提出了切實需求。為了提高系統(tǒng)的性價比，采用數(shù)字技術統(tǒng)一的硬件平臺是一種較好的解決方案。
[0003]時分多址把時間分割成互不重疊的時段(幀)，再將幀分割成互不重疊的時隙(信道)與用戶具有一一對應關系，依據(jù)時隙區(qū)分來自不同地址的用戶信號，從而完成的多址連接。這是通信技術中基本多址技術之一。
[0004]自動時隙電平控制是指當系統(tǒng)工作于最大增益且輸出為最大功率時，增加任意時隙輸入信號電平系統(tǒng)對時隙輸出電平的控制能力。傳統(tǒng)的電平控制在進行電平控制的時候采用數(shù)控衰減器對于整個鏈路的信號進行衰減，所以當某個時隙功率過大后，會將整個鏈路的信號進行衰減，這必然使其他沒有過功率的時隙的功率也跟著降低，那么必然影響其它時隙用戶通話。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的是克服現(xiàn)有技術中的不足，提供一種自動時隙電平控制的系統(tǒng)及其實現(xiàn)方法，
[0006]本發(fā)明的目的是通過以下技術方案實現(xiàn)的。這種自動時隙電平控制的系統(tǒng)，包括數(shù)控衰減器、模數(shù)轉(zhuǎn)換器和現(xiàn)場可編程門陣列FPGA，數(shù)控衰減器用來衰減模擬中頻信號的功率，數(shù)控衰減器的衰減值由FPGA中的自動時隙電平控制模塊計算并且通過FPGA配置，模數(shù)轉(zhuǎn)換器完成中頻信號的模數(shù)轉(zhuǎn)換；FPGA完成時隙信號的功率統(tǒng)計、大功率時隙信號的選擇、控制數(shù)控衰減器的衰減和對時隙信號的數(shù)字域放大。
[0007]本發(fā)明所述的這種自動時隙電平控制的實現(xiàn)方法，采用數(shù)控衰減器和軟件FPGA數(shù)字增益控制相互配合的方法，跟據(jù)一段時間內(nèi)的時隙功率的最大值控制數(shù)控衰減器將整個鏈路的信號經(jīng)行衰減，防止模擬中頻信號過大造成AD采樣溢出。然后在FPGA中數(shù)字域?qū)γ總€時隙的信號做相應的放大以補償不必要的衰減，達到大功率的時隙電平受控，而小功率的時隙電平不衰減的目的。
[0008]具體實現(xiàn)方法為:現(xiàn)場可編程門陣列FPGA對經(jīng)過整體衰減的時隙信號每個對應時隙的累加功率Pslot_acc與門限做運算:10*lg (Pthreshold/Pslot_acc),求得每個對應時隙的功率低于門限多少個db (Ndb_low);如果Ndb_low大于等于數(shù)控衰減器的衰減值Ndb_exceed則數(shù)字時隙增益控制模塊對對應時隙信號放大Ndb_exceed,如果Ndb_low小于Ndb_exceed則數(shù)字時隙增益控制模塊對對應時隙信號放大Ndb_low。
[0009]本發(fā)明的有益效果是:采用硬件(數(shù)控衰減器)和軟件(FPGA數(shù)字增益控制)相互配合的方法，使得大功率的時隙電平受控，而小功率的時隙電平不衰減的目的。本發(fā)明實現(xiàn)起來非常的簡單和有效，提高了系統(tǒng)的動態(tài)范圍和性能，對于解決同類的設計存在的技術難題具有非常大的參考和現(xiàn)實意義。
【專利附圖】

【附圖說明】
[0010]圖1是本發(fā)明的實現(xiàn)整體框圖；
[0011]圖2是沒有經(jīng)過電平控制的超過門限的時隙信號；
[0012]圖3是數(shù)控衰減器根據(jù)最大功率的時隙信號功率值對整個鏈路的信號進行衰減；
[0013]圖4是對于沒有過功率的時隙進行數(shù)字放大以補償數(shù)控衰減器的衰減。
【具體實施方式】 [0014]下面結(jié)合附圖和實施例對本發(fā)明做進一步描述。
[0015]圖1是本發(fā)明的整體實現(xiàn)框圖，由三個部分組成:數(shù)控衰減器、模數(shù)轉(zhuǎn)換器(AD)、現(xiàn)場可編程門陣列(FPGA)。數(shù)控衰減器用來衰減模擬中頻信號的功率，數(shù)控衰減器的衰減值由FPGA中的自動時隙電平控制模塊計算并且通過FPGA配置。模數(shù)轉(zhuǎn)換器(AD)完成中頻信號的模數(shù)轉(zhuǎn)換。FPGA完成時隙信號的功率統(tǒng)計、大功率時隙信號的選擇、控制數(shù)控衰減器的衰減和對時隙信號的數(shù)字域放大?！揪唧w實施方式】如下:
[0016]FPGA首先對AD送來的數(shù)字信號求平方，得到信號的單點功率，然后FPGA對每個時隙的功率進行累加得到每個時隙的累加功率值Psl()t—a。。，取每段時間內(nèi)T (比如1000個時隙的時間長度)的時隙累加功率PslC的最大值PslO與門限Pthreshtjld做運算:(10*lg(Pslot-.acc—max/P threshold ))，求得 Pslot_acc_max超過門限Pthreshold多少個db (Ntlbexceed)，然后FPGA控
制數(shù)控衰減器衰減Ndb—使得整個鏈路的信號衰減Ndb—這時整個鏈路的信號功率都小于等于門限Pthreshtjld,防止AD采樣和數(shù)字域信號的溢出。
[0017]因為在FPGA里面不適合做除法和做對數(shù)運算，我們采用了查找表的方法來實現(xiàn)公式(10*lg (Psiot_acc_max/Pthreshoid)):ffl mat lab 計算好門限增加 Idb 到 32db 的值 Pthrestold xdb
(Pthreshold—xdb 由么 IO5^l g ( Pthreshold xdb/^threshold
)=x求得)，PtoeshtjldJb經(jīng)過量化以后存在FPGA
的 RAM 中? PslQt—a。?！猰ax 先與 Pthreshold—32db 的值比較，如果 P^lot—a。。—max 大于 Pthreshold—32db，則acc_max超過門限threshold32個db，如果不大于再與 PthreshoId—31 db 比較，直到找到P—”大于Pthreshold_xdb 的 X，取終求得 Psdot—acc—πιεκ 超過丨 I 限 PthresIrold 多少個 db ( Ndb exceed)。
[0018]如圖2所示:在一段時間內(nèi)T內(nèi)得到最大功率的時隙(時隙A)超過門限10db，F(xiàn)PGA控制數(shù)控衰減器衰減10db，整個鏈路的信號整體衰減了 IOdb如圖3所示。
[0019]經(jīng)過整體衰減的時隙信號的功率都小于等于門限了，接下來FPGA對每個對應時隙的累加功率Pslrt a。。與門限做運算:(10*lg (Pthreshold/Pslot_acc,計算方法也采用上面介紹的查找表的方法實現(xiàn))求得每個對應時隙的功率低于門限多少個db (Ndb low),如果Ndb—lOT大于等于數(shù)控衰減器的衰減值Ndb—則數(shù)字時隙增益控制模塊對對應時隙信號放大Ndb—
如果Ndb—ItM小于Ndb—則數(shù)字時隙增益控制模塊對對應時隙信號放大Ndb—lOT。
[0020]如圖2所示，求得經(jīng)過整體衰減的時隙信號時隙A的Ndb lOT a的值為Odb，時隙B的Ndbjo0的值為20db，時隙C的Ndb lOT。的值為15db，時隙D的Ndb lOT d的值為5db，則數(shù)字時隙增益控制模塊需要對時隙A放大Odb、時隙B放大10db，、時隙C放大10db，時隙D放大5db,如圖4所示。
[0021]數(shù)字時隙增益控制模塊的實現(xiàn)也采用查找表的方法實現(xiàn)，采用matlab計算出信號放大Idb到32db的需要乘以的值Pmulti xdb (Pmulti xdb由公式20*lg (Pmulti xdb) =X求得)經(jīng)過量化后存在FPGA RAM中，根據(jù)每個時隙需要放大的值采用查找表的方法輸出相應的值與信號做相乘運算從而放大時隙信號。
[0022]以上所述是僅是本發(fā)明的優(yōu)選實施方式，應當指出，對于本【技術領域】的技術人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進和修飾，這些改進和修飾也應視為本發(fā)明的保護范圍。
【權利要求】
1.一種自動時隙電平控制的系統(tǒng)，其特征在于:包括數(shù)控衰減器、模數(shù)轉(zhuǎn)換器和現(xiàn)場可編程門陣列FPGA，數(shù)控衰減器用來衰減模擬中頻信號的功率，數(shù)控衰減器的衰減值由FPGA中的自動時隙電平控制模塊計算并且通過FPGA配置，模數(shù)轉(zhuǎn)換器完成中頻信號的模數(shù)轉(zhuǎn)換；FPGA完成時隙信號的功率統(tǒng)計、大功率時隙信號的選擇、控制數(shù)控衰減器的衰減和對時隙信號的數(shù)字域放大。
2.一種采用如權利要求1所述的自動時隙電平控制的系統(tǒng)的實現(xiàn)方法，其特征在于:采用數(shù)控衰減器和軟件FPGA數(shù)字增益控制相互配合的方法，跟據(jù)一段時間內(nèi)的時隙功率的最大值控制數(shù)控衰減器將整個鏈路的信號經(jīng)行衰減，防止模擬中頻信號過大造成AD采樣溢出。然后在FPGA中數(shù)字域?qū)γ總€時隙的信號做相應的放大以補償不必要的衰減，達到大功率的時隙電平受控，而小功率的時隙電平不衰減的目的。
3.根據(jù)權利要求2所述的自動時隙電平控制的實現(xiàn)方法，其特征在于:現(xiàn)場可編程門陣列FPGA對經(jīng)過整體衰減的時隙信號每個對應時隙的累加功率Pslot_aCC與門限做運算:10*lg (Pthreshold/Pslot_acc),求得每個對應時隙的功率低于門限多少個db (Ndb_low)；如果Ndb_low大于等于數(shù)控衰減器的衰減值Ndb_exceed則數(shù)字時隙增益控制模塊對對應時隙信號放大Ndb_exceed,如果Ndb_low小于Ndb_exceed則數(shù)字時隙增益控制模塊對對應時隙信號放大Ndb_low。
【文檔編號】H03G3/20GK103840783SQ201410068252
【公開日】2014年6月4日 申請日期:2014年2月27日 優(yōu)先權日:2014年2月27日
【發(fā)明者】王利強, 王文元, 金淮東, 朱懷環(huán), 李勝朝 申請人:三維通信股份有限公司