基于sca多通道高速采集系統(tǒng)的時(shí)頻同步校準(zhǔn)方法
【專利摘要】本發(fā)明公開一種基于SCA多通道高速采集系統(tǒng)的時(shí)頻同步校準(zhǔn)方法，它采用由波形采集和測(cè)時(shí)模塊組件以及綜合處理器模塊組成的基于SCA多通道高速采集系統(tǒng)，利用SCA芯片內(nèi)部高速的開關(guān)電容陣列將模擬信號(hào)存儲(chǔ)并通過慢速時(shí)鐘讀出再使用高精度的低速AD進(jìn)行數(shù)字量化后存儲(chǔ)至緩存單元，可以在完成多通道的波形采集和時(shí)間測(cè)量的同時(shí)，實(shí)現(xiàn)在線實(shí)時(shí)校準(zhǔn)。本時(shí)頻同步校準(zhǔn)方法校準(zhǔn)過程簡(jiǎn)單，校準(zhǔn)結(jié)果適用性好，系統(tǒng)校準(zhǔn)誤差小，測(cè)時(shí)精度優(yōu)于80ps，特別適用于全波形分析【技術(shù)領(lǐng)域】。
【專利說明】基于SCA多通道高速采集系統(tǒng)的時(shí)頻同步校準(zhǔn)方法
【技術(shù)領(lǐng)域】:
[0001]本發(fā)明涉及一種時(shí)頻同步校準(zhǔn)方法,具體涉及一種基于SCA (Switch CapacitorArrays,開關(guān)電容陣列)多通道高速采集系統(tǒng)的時(shí)頻同步校準(zhǔn)方法。
【背景技術(shù)】:
[0002]在全波形分析【技術(shù)領(lǐng)域】，與以往的單通道掃描體制相比，多通道陣列主動(dòng)探測(cè)體制能夠快速形成高密度的三維點(diǎn)云，首先其數(shù)據(jù)獲取效率大大提高，其次可以滿足高速實(shí)時(shí)成像的特殊需求，同時(shí)成像分辨率也可以相應(yīng)提高。無論對(duì)于激光主動(dòng)遙感探測(cè)還是包括醫(yī)療影像及高能物理探測(cè)等其他領(lǐng)域應(yīng)用中，這都意味著整機(jī)性能和經(jīng)濟(jì)效益的提升。因?yàn)橄鄳?yīng)的集成陣列探測(cè)器APD、PMT陣列等在國(guó)外雖已開展研究多年但至今器件仍不成熟，而國(guó)內(nèi)這方面更是沒有明顯進(jìn)展。同時(shí)由于集成陣列探測(cè)器都是基于能量積分或基于飛行時(shí)間進(jìn)行探測(cè)，獲取回波信息量有限，不能進(jìn)行全波形探測(cè)和分析，所以基于多元集成的多通道探測(cè)方式是主要的發(fā)展趨勢(shì)。出于提高圖像分辨率、數(shù)據(jù)獲取效率、提高系統(tǒng)實(shí)時(shí)性等考慮，根據(jù)不同應(yīng)用其對(duì)通道數(shù)有數(shù)十通道甚至數(shù)百通道的需求，多通道的全波形采集和分析系統(tǒng)成為其未來發(fā)展的決定因素。
[0003]而在多通道測(cè)量系統(tǒng)中，一致性問題是必須要解決的難題之一。傳統(tǒng)的多通道校準(zhǔn)分為幅度校準(zhǔn)、時(shí)間校準(zhǔn)和同步性校準(zhǔn)，傳統(tǒng)的方法為定標(biāo)實(shí)驗(yàn)法來解決，即多通道中各通道輸入相同幅度、相同周期以及相同延時(shí)關(guān)系的校準(zhǔn)信號(hào)，在獲取多通道測(cè)量數(shù)據(jù)后經(jīng)統(tǒng)計(jì)分析確定各通道的標(biāo)定值，需要高精度的標(biāo)定系統(tǒng)配合完成。但也存在以下問題:
[0004](I)標(biāo)定結(jié)果適用性差，在某條件下完成系統(tǒng)標(biāo)定后，如果信號(hào)特征發(fā)生變化、工作溫度變化以及其他工作條件發(fā)生變化，標(biāo)定效果都會(huì)變差甚至失效。
[0005](2)標(biāo)定過程復(fù)雜，為解決上述問題需要進(jìn)行復(fù)雜的全工作條件(不同溫度、供電、信號(hào)特征情況下)標(biāo)定，最終通過軟件查表插值修正來解決。從設(shè)計(jì)實(shí)現(xiàn)和實(shí)現(xiàn)過程角度出發(fā)復(fù)雜度均較高。測(cè)量?jī)x器需要開機(jī)校準(zhǔn)后才能使用，也需要經(jīng)常性標(biāo)定。
[0006](3)基于軟件查表插值的系統(tǒng)標(biāo)定誤差大，首先標(biāo)定過程存在系統(tǒng)標(biāo)定誤差，其次軟件擬合與實(shí)際工作條件也存在一定誤差。
[0007]多通道系統(tǒng)差的來源主要分為:1.測(cè)量器件差異(幅頻差異);2.不同測(cè)量通道的差異(幅頻差異)；3.多時(shí)鐘相位誤差；4.印制板布線延時(shí)差異。前三者誤差項(xiàng)主要與系統(tǒng)設(shè)計(jì)和器件差異有關(guān)，隨工作條件不同會(huì)發(fā)生變化，無法通過單次標(biāo)定解決，第四項(xiàng)誤差基本與工作條件不相關(guān)可以通過單次標(biāo)定消除。
[0008]基于以上問題，本發(fā)明提出了一種基于SCA陣列的多通道時(shí)頻同步校準(zhǔn)系統(tǒng)，該系統(tǒng)只需單次系統(tǒng)標(biāo)定消除第四項(xiàng)誤差，其他誤差項(xiàng)通過在線實(shí)時(shí)校準(zhǔn)完成對(duì)工作條件變化不敏感，也就意味著無需其他標(biāo)定過程。同時(shí)，采用全同步設(shè)計(jì)，進(jìn)一步降低系統(tǒng)誤差。

【發(fā)明內(nèi)容】
:
[0009]本發(fā)明的目的在于提出一種基于SCA多通道高速采集系統(tǒng)的時(shí)頻同步校準(zhǔn)方法，解決多通道測(cè)量系統(tǒng)中，各通道輸入幅度、周期及延遲關(guān)系的信號(hào)不一致問題。
[0010]本發(fā)明方法的基于SCA多通道高速采集系統(tǒng)結(jié)構(gòu)如圖1所示，包括:波形采集和測(cè)時(shí)模塊組件I和綜合處理器模塊2，其特征在于:
[0011]所述的波形采集和測(cè)時(shí)模塊組件I由4個(gè)結(jié)構(gòu)相同的波形采集和測(cè)時(shí)模塊組成，分別是I?4通道波形采集和測(cè)時(shí)模塊1_1、5?8通道波形采集和測(cè)時(shí)模塊1_2、9?12通道波形采集和測(cè)時(shí)模塊1-3以及13?16通道波形采集和測(cè)時(shí)模塊1-4 ;所述的波形采集和測(cè)時(shí)模塊如圖2所示，包括繼電器衰減網(wǎng)絡(luò)101、高速運(yùn)放102、SCA芯片103、AD器件104、采集控制FPGA105以及專用測(cè)時(shí)芯片106 ;其中:
[0012]所述的繼電器衰減網(wǎng)絡(luò)101由繼電器和阻容衰減電路組合結(jié)構(gòu)；
[0013]所述的高速運(yùn)放102是寬帶全差動(dòng)放大器和比較器組合結(jié)構(gòu)；
[0014]所述的SCA芯片103是8通道、位數(shù)12bit、采樣率0.5?5Gsps的SCA芯片；
[0015]所述的AD器件104是8通道、位數(shù)14bit、采樣率50Msps的模數(shù)轉(zhuǎn)換器；
[0016]所述的采集控制FPGA105對(duì)SCA芯片103工作模式進(jìn)行控制，選用型號(hào)為XC3S1000 ；
[0017]所述的專用測(cè)時(shí)芯片106是8通道，測(cè)量分辨率81ps，無測(cè)量范圍限制，200MHz峰值，40MHz持續(xù)測(cè)量頻率的時(shí)間測(cè)量芯片；
[0018]所述的綜合處理器模塊包括主處理器FPGA芯片201和DSP202，其中:
[0019]所述的主處理器FPGA芯片201是雙極型導(dǎo)電、半導(dǎo)體集成的FPGA芯片；
[0020]所述的DSP202是高性能、定點(diǎn)數(shù)字信號(hào)處理器，最高工作頻率為1.2GHz ；
[0021]系統(tǒng)的工作原理如下:
[0022]波形采集和測(cè)時(shí)模塊I的繼電器衰減網(wǎng)絡(luò)101接收到從目標(biāo)返回的回波信號(hào)實(shí)現(xiàn)自動(dòng)開關(guān)調(diào)節(jié)，經(jīng)過高速運(yùn)放102的運(yùn)放和閾值比較后產(chǎn)生的數(shù)字回波信號(hào)輸入到SCA芯片103進(jìn)行波形采集，通過SCA芯片103Domino時(shí)鐘和校準(zhǔn)時(shí)鐘信號(hào)的設(shè)置實(shí)現(xiàn)多通道時(shí)頻同步校準(zhǔn)，將校準(zhǔn)好的數(shù)字化回波輸入低速AD104進(jìn)行波形量化，將量化后的數(shù)字化波形數(shù)據(jù)輸入到FPGA201中，通過LVDS總線發(fā)送波形數(shù)據(jù)至DSP202，由該DSP202完成初始采樣點(diǎn)至波形質(zhì)心位置時(shí)間間隔計(jì)算和其他波形參數(shù)提取。主波作為起始信號(hào)，數(shù)字化回波，校時(shí)脈沖和同步脈沖等8路信號(hào)作為停止信號(hào)輸入，由測(cè)時(shí)模塊的專用時(shí)間測(cè)量芯片106完成上述8路信號(hào)與主波間的時(shí)間間隔測(cè)量。將回波信號(hào)與采樣時(shí)鐘同步信號(hào)一同輸入到脈沖展寬電路完成回波過閾值觸發(fā)至回波波形首個(gè)采樣點(diǎn)時(shí)刻的時(shí)間間隔測(cè)量。從而該多通道高速采集系統(tǒng)實(shí)現(xiàn)了高精度的波形采集和時(shí)間測(cè)量。
[0023]實(shí)現(xiàn)時(shí)頻同步校準(zhǔn)方法的具體步驟:
[0024]1.同芯片不同測(cè)量通道，SCA芯片103內(nèi)部各通道開關(guān)電容陣列采用同源采樣時(shí)鐘，保證時(shí)鐘同步性；
[0025]2.不同SCA芯片103的Domino時(shí)鐘采用同源時(shí)鐘扇出，各路時(shí)鐘采用等長(zhǎng)布線，保證時(shí)鐘相位一致。
[0026]3.在不同SCA芯片103中引入校準(zhǔn)時(shí)鐘信號(hào)，該時(shí)鐘與Domino時(shí)鐘同步，同樣采用時(shí)鐘扇出方式作為各片SCA芯片103的模擬輸入信號(hào)，保證各路校準(zhǔn)時(shí)鐘相位和幅度的一致性。由于校準(zhǔn)時(shí)鐘同時(shí)輸入到4片SCA芯片，以此為時(shí)間同步基準(zhǔn)可以對(duì)16通道的回波數(shù)據(jù)進(jìn)行同步校準(zhǔn)。[0027]4.以首脈沖信號(hào)為標(biāo)志開始計(jì)時(shí)，當(dāng)計(jì)時(shí)滿時(shí)向所有SCA芯片103發(fā)送Domino停止信號(hào)，之前采樣到個(gè)開關(guān)電容中的電荷相當(dāng)于處于鎖存狀態(tài)。經(jīng)過整形后的校準(zhǔn)時(shí)鐘也被鎖存至SCA采樣單元中。
[0028]5.通過專用測(cè)時(shí)芯片106測(cè)量主波與首脈沖時(shí)間間隔以及校準(zhǔn)脈沖寬度獲得首回波脈沖后第一校準(zhǔn)時(shí)鐘邊沿的定位時(shí)間，各通道的脈沖序列都以該時(shí)間邊沿的時(shí)間為基準(zhǔn)來定位，從而實(shí)現(xiàn)各通道回波波形的絕對(duì)波形定位。
[0029]多通道時(shí)頻同步校準(zhǔn)方法原理圖如圖3所示，顯示的是4通道同步校準(zhǔn)示意圖。
[0030]本發(fā)明有如下有益效果:
[0031]通過基于SCA多通道高速采集系統(tǒng)的時(shí)頻同步校準(zhǔn)方法，克服了多通道測(cè)量系統(tǒng)中，各通道輸入幅度、周期及延遲關(guān)系的信號(hào)不一致問題，優(yōu)于傳統(tǒng)“先測(cè)量，再標(biāo)定”的校準(zhǔn)方法，可實(shí)現(xiàn)在線實(shí)時(shí)校準(zhǔn)，校準(zhǔn)過程簡(jiǎn)單，校準(zhǔn)結(jié)果適用性好，系統(tǒng)誤差小，測(cè)時(shí)精度優(yōu)于80ps，非常適用于激光主動(dòng)遙感、高能物理、醫(yī)療成像以及通用波形采集和分析等要求高分辨率，高速成像以及多維復(fù)雜目標(biāo)特性分析的領(lǐng)域。
【專利附圖】

【附圖說明】:
[0032]圖1是基于SCA陣列多通道高速采集系統(tǒng)結(jié)構(gòu)圖。
[0033]圖中:1.波形采集和測(cè)時(shí)模塊組件；
[0034]1-1.1~4通道波形采集和測(cè)時(shí)模塊；
[0035]1-2.5~8通道波形采集和測(cè)時(shí)模塊；
[0036]1-3.9~12通道波形采集和測(cè)時(shí)模塊；
[0037]1-4.13~16通道波形采集和測(cè)時(shí)模塊；
[0038]2.綜合處理器模塊；
[0039]201.主處理器 FPGA 芯片；202.DSP
[0040]圖2是4通道波形采集和測(cè)時(shí)模塊結(jié)構(gòu)圖。
[0041]圖中:
[0042]101.繼電器衰減網(wǎng)絡(luò)；102.高速運(yùn)放；103.SCA芯片；
[0043]104.AD 器件；105.采集控制 FPGA ；
[0044]106.多通道測(cè)時(shí)系統(tǒng)；
[0045]圖3是4通道全波形時(shí)域同步校準(zhǔn)方法原理圖。
[0046]圖中:Td(Min。= 1000ns,連續(xù)采集開窗范圍；
[0047]Tstop = 900ns,回波觸發(fā)后停止采樣時(shí)間；
[0048]Tpresample = 100ns,回波觸發(fā)采樣前預(yù)采樣時(shí)間；
[0049]Tr_fflaintdc,相對(duì)于校時(shí)基準(zhǔn)時(shí)鐘上升沿主波位置；
[0050]Trtptdc,相對(duì)于校時(shí)基準(zhǔn)時(shí)鐘上升沿回波位置；
[0051]Tr_clkct,以上升沿為基準(zhǔn)主波回波間隔時(shí)鐘周期；
[0052]Tf_maintd。，相對(duì)于校時(shí)基準(zhǔn)時(shí)鐘下降沿主波位置；
[0053]Tf_bptd。，相對(duì)于校時(shí)基準(zhǔn)時(shí)鐘上升沿回波位置；
[0054]Tf_clkct,以下降沿為基準(zhǔn)主波回波間隔時(shí)鐘周期?！揪唧w實(shí)施方式】:
[0055]可用于實(shí)現(xiàn)時(shí)頻同步校準(zhǔn)方法的多通道高速采集系統(tǒng)如圖1所示，為實(shí)現(xiàn)16通道波形分析，在該實(shí)例系統(tǒng)中采用4片SCA芯片103，每片SCA芯片控制4路數(shù)字回波，通過多芯片、多板卡方式實(shí)現(xiàn)集成化一體設(shè)計(jì)。結(jié)合圖1、圖3來進(jìn)一步闡述應(yīng)用本發(fā)明能夠?qū)崿F(xiàn)時(shí)頻同步校準(zhǔn)的基于SCA多通道高速采集系統(tǒng)實(shí)施方式:
[0056]1.回波與校準(zhǔn)時(shí)鐘屬于異步信號(hào)，可能存在校準(zhǔn)時(shí)鐘邊沿與首脈沖前沿相對(duì)應(yīng)的情況，為避免出現(xiàn)位置模糊問題，在該系統(tǒng)中，采用校準(zhǔn)脈沖雙邊沿產(chǎn)生兩種校準(zhǔn)脈沖，分別為上升沿校準(zhǔn)脈沖和下降沿校準(zhǔn)脈沖，同時(shí)對(duì)兩種脈沖進(jìn)行測(cè)量。
[0057]2.16通道回波信號(hào)輸入到繼電器衰減網(wǎng)絡(luò)101、高速運(yùn)放102后得到數(shù)字回波信號(hào)，為保證16通道Domino采集的觸發(fā)同步，數(shù)字回波信號(hào)每4路為一組輸入之SCA采集控制FPGA105，該FPGA105產(chǎn)生的4路數(shù)字回波合成脈沖信號(hào)與其他3片采集控制FPGA105輸出的3路數(shù)字回波合成脈沖一同輸入到主處理器FPGA201，形成統(tǒng)一的回波合成脈沖后反饋控制4片SCA芯片103工作。
[0058]3.對(duì)于相同SCA芯片的不同測(cè)量通道，SCA芯片103內(nèi)部8通道開關(guān)電容陣列采用同源Domino采樣時(shí)鐘，以保證時(shí)鐘同步性。
[0059]4.對(duì)于不同測(cè)量SCA芯片103，不同SCA芯片的Domino時(shí)鐘采用1:4同源時(shí)鐘扇出，4路時(shí)鐘采用等長(zhǎng)布線，嚴(yán)格保證時(shí)鐘相位一致性。同時(shí)，引入校準(zhǔn)時(shí)鐘信號(hào)，該時(shí)鐘與Domino時(shí)鐘同步，同樣采用1:4扇出作為4片SCA芯片103的模擬輸入信號(hào)，以保證4路校準(zhǔn)時(shí)鐘的相位和幅度的一致性，從而不同的SCA芯片103在各種工作條件下都可以實(shí)時(shí)根據(jù)校準(zhǔn)時(shí)鐘波形數(shù)據(jù)完成幅度和時(shí)間的校準(zhǔn)。
[0060]5.經(jīng)繼電器衰減網(wǎng)絡(luò)101和高速運(yùn)放102后產(chǎn)生的數(shù)字回波信號(hào)與參考校準(zhǔn)時(shí)鐘信號(hào)一同輸入SCA芯片103中進(jìn)行波形采集。因?yàn)樾?zhǔn)時(shí)鐘同時(shí)輸入到4片SCA芯片，以此為時(shí)間同步基準(zhǔn)可以對(duì)16通道的回波數(shù)據(jù)進(jìn)行同步校準(zhǔn)。SCA如果沒有接收到停止信號(hào)就一直處于連續(xù)采集狀態(tài)下，SCA內(nèi)部每通道開關(guān)電容就像FIFO —樣連續(xù)被循環(huán)刷新，回波信號(hào)經(jīng)過閾值比較后產(chǎn)生數(shù)字回波信號(hào)，經(jīng)過兩次4:1脈沖合成后形成多路數(shù)字回波脈沖合成信號(hào)，反應(yīng)個(gè)通道回波信號(hào)的先后關(guān)系。
[0061]6.以首脈沖信號(hào)為標(biāo)志開始計(jì)時(shí)，計(jì)時(shí)滿900ns時(shí)向所有SCA芯片103發(fā)送Domino停止信號(hào)，之前采樣到個(gè)開關(guān)電容中的電荷相當(dāng)于處于鎖存狀態(tài)，整個(gè)采樣鏈長(zhǎng)1024，相當(dāng)于預(yù)留了 124ns的預(yù)采樣時(shí)間，這對(duì)保留回?fù)芮昂蟮那把匦畔⒑苡袔椭?。?jīng)過整形后的校準(zhǔn)時(shí)鐘上升沿大于5ns也被鎖存至SCA采樣單元中。
[0062]7.通過高速時(shí)序邏輯產(chǎn)生校準(zhǔn)脈沖，校準(zhǔn)脈沖同時(shí)標(biāo)志著主波信號(hào)與校準(zhǔn)時(shí)鐘間相對(duì)關(guān)系以及回波首脈沖與校準(zhǔn)時(shí)鐘間的相對(duì)關(guān)系，通過專用測(cè)時(shí)芯片106測(cè)量主波與首脈沖時(shí)間間隔以及校準(zhǔn)脈沖寬度就可以知道首回波脈沖后第一校準(zhǔn)時(shí)鐘邊沿的定位時(shí)間。在各SCA芯片采集數(shù)據(jù)中均可以在124?124+Tcal區(qū)間內(nèi)尋找到該時(shí)鐘邊沿，而該時(shí)鐘邊沿的時(shí)間已經(jīng)定位，所以16通道的脈沖序列都可以以此為基準(zhǔn)得以定位，由此實(shí)現(xiàn)了各通道回波波形的絕對(duì)波形定位。
【權(quán)利要求】
1.一種基于SCA多通道高速采集系統(tǒng)的時(shí)頻同步校準(zhǔn)方法，其特征在于包括以下步驟: Cl)同芯片不同測(cè)量通道，SCA芯片(103)內(nèi)部各通道開關(guān)電容陣列采用同源采樣時(shí)鐘，保證時(shí)鐘同步性； (2)不同SCA芯片(103)的Domino時(shí)鐘采用同源時(shí)鐘扇出，各路時(shí)鐘采用等長(zhǎng)布線，保證時(shí)鐘相位一致； (3 )在不同SCA芯片(103 )中引入校準(zhǔn)時(shí)鐘信號(hào)，該時(shí)鐘與Domino時(shí)鐘同步，同樣采用時(shí)鐘扇出方式作為各片SCA芯片(103)的模擬輸入信號(hào)，保證各路校準(zhǔn)時(shí)鐘相位和幅度的一致性。由于校準(zhǔn)時(shí)鐘同時(shí)輸入到4片SCA芯片，以此為時(shí)間同步基準(zhǔn)可以對(duì)16通道的回波數(shù)據(jù)進(jìn)行同步校準(zhǔn)； (4)以首脈沖信號(hào)為標(biāo)志開始計(jì)時(shí)，當(dāng)計(jì)時(shí)滿時(shí)向所有SCA芯片(103)發(fā)送Domino停止信號(hào)，之前采樣到個(gè)開關(guān)電容中的電荷相當(dāng)于處于鎖存狀態(tài)。經(jīng)過整形后的校準(zhǔn)時(shí)鐘也被鎖存至SCA采樣單元中； (5)通過專用測(cè)時(shí)芯片(106)測(cè)量主波與首脈沖時(shí)間間隔以及校準(zhǔn)脈沖寬度獲得首回波脈沖后第一校準(zhǔn)時(shí)鐘邊沿的定位時(shí)間，各通道的脈沖序列都以該時(shí)間邊沿的時(shí)間為基準(zhǔn)來定位，從而實(shí)現(xiàn)各通道回波波形的絕對(duì)波形定位。
2.根據(jù)權(quán)利要求1所述的一種基于SCA多通道高速采集系統(tǒng)的時(shí)頻同步校準(zhǔn)方法，其特征在于: 所述的SCA多通道高速采集系統(tǒng)包括波形采集和測(cè)時(shí)模塊組件(I)和綜合處理器模塊(2)； 所述的波形采集和測(cè)時(shí)模塊組件(I)由4個(gè)結(jié)構(gòu)相同的波形采集和測(cè)時(shí)模塊組成，分別是I~4通道波形采集和測(cè)時(shí)模塊(1_1)、5~8通道波形采集和測(cè)時(shí)模塊(1_2)、9~12通道波形采集和測(cè)時(shí)模塊(1-3)以及13~16通道波形采集和測(cè)時(shí)模塊(1-4);所述的波形采集和測(cè)時(shí)模塊包括繼電器衰減網(wǎng)絡(luò)(101)、高速運(yùn)放(102)、SCA芯片(103)、AD器件(104)、采集控制FPGA (105)以及專用測(cè)時(shí)芯片(106);其中: 所述的繼電器衰減網(wǎng)絡(luò)(101)是繼電器和阻容衰減電路組合結(jié)構(gòu)； 所述的高速運(yùn)放(102)是寬帶全差動(dòng)放大器和比較器組合結(jié)構(gòu)； 所述的SCA芯片(103)是8通道、位數(shù)12bit、采樣率0.5~5Gsps的SCA芯片； 所述的AD器件(104)是8通道、位數(shù)14bit、采樣率50Msps的模數(shù)轉(zhuǎn)換器； 所述的采集控制FPGA (105)對(duì)SCA芯片(103)工作模式進(jìn)行控制，選用型號(hào)為XC3S1000 ； 所述的專用測(cè)時(shí)芯片(106)是8通道，測(cè)量分辨率81ps，無測(cè)量范圍限制，200MHz峰值，40MHz持續(xù)測(cè)量頻率的時(shí)間測(cè)量芯片； 所述的綜合處理器模塊包括主處理器FPGA芯片(201)和DSP (202);其中: 所述的主處理器FPGA芯片(201)是雙極型導(dǎo)電、半導(dǎo)體集成的FPGA芯片； 所述的DSP (202)是高性能、定點(diǎn)數(shù)字信號(hào)處理器，最高工作頻率為1.2GHz ； 系統(tǒng)工作時(shí)，波形采集和測(cè)時(shí)模塊的繼電器衰減網(wǎng)絡(luò)(101)接收到從目標(biāo)返回的回波信號(hào)實(shí)現(xiàn)自動(dòng)開關(guān)調(diào)節(jié)，經(jīng)過高速運(yùn)放(102)的運(yùn)放和閾值比較后產(chǎn)生的數(shù)字回波信號(hào)輸入到SCA芯片(103)進(jìn)行波形采集，通過SCA芯片(103)Domino時(shí)鐘和校準(zhǔn)時(shí)鐘信號(hào)的設(shè)置實(shí)現(xiàn)多通道時(shí)頻同步校準(zhǔn)，將校準(zhǔn)好的數(shù)字化回波輸入低速AD (104)進(jìn)行波形量化，將量化后的數(shù)字化波形數(shù)據(jù)輸入到FPGA (201)中，通過LVDS總線發(fā)送波形數(shù)據(jù)至DSP (202)，由該DSP (202)完成初始采樣點(diǎn)至波形質(zhì)心位置時(shí)間間隔計(jì)算和其他波形參數(shù)提取。主波作為起始信號(hào)，數(shù)字化回波，校時(shí)脈沖和同步脈沖等8路信號(hào)作為停止信號(hào)輸入，由測(cè)時(shí)模塊的專用時(shí)間測(cè)量芯片(106)完成上述8路信號(hào)與主波間的時(shí)間間隔測(cè)量，將回波信號(hào)與采樣時(shí)鐘同步信號(hào)一同輸入到脈沖展寬電路完成回波過閾值觸發(fā)至回波波形首個(gè)采樣點(diǎn)時(shí)刻的時(shí)間間隔測(cè)量，從而該多通道高速采集系統(tǒng)實(shí)現(xiàn)了高精度的波形采集和時(shí)間測(cè)量。
【文檔編號(hào)】H03L7/08GK103762975SQ201410021008
【公開日】2014年4月30日 申請(qǐng)日期:2014年1月17日 優(yōu)先權(quán)日:2014年1月17日
【發(fā)明者】藍(lán)曉萍, 王海偉, 黃庚華, 顏洪雷, 舒嶸 申請(qǐng)人:中國(guó)科學(xué)院上海技術(shù)物理研究所