數(shù)字輸入d類音頻放大器的制造方法
【專利摘要】接收數(shù)字輸入音頻信號(2)并且生成用于驅動揚聲器(8)的輸出音頻信號(65)的音頻放大器包括數(shù)字輸入D類放大器(50)，該數(shù)字輸入D類放大器經配置接收數(shù)字輸入音頻信號并且生成輸出音頻信號。該數(shù)字輸入D類放大器包括：第一調制器(54)以及D類調制器(60)，其中第一調制器(54)經配置接收數(shù)字輸入音頻信號并且生成n比特的準數(shù)字信號(56)，D類調制器(60)經配置接收n比特的準數(shù)字信號并且生成輸出音頻信號，D類調制器實施模擬反饋回路。在一些實施例中，使用PWM調制器來實施D類調制器。在其他實施例中，PWM調制器并入增強的特性以改進輸出噪音特征。
【專利說明】數(shù)字輸入D類音頻放大器

【技術領域】
[0001] 本發(fā)明涉及音頻放大器，且確切地說，涉及一種具有改進的性能以及減小的尺寸 的數(shù)字輸入D類音頻放大器。

【背景技術】
[0002] 音頻放大器是一種將低功率音頻信號（主要由20Hz至20KHz之間的頻率構成的 信號）放大至適合于驅動揚聲器的水平的功率放大器。音頻放大器用于音頻播放鏈的末級 中，以放大用于在揚聲器上播放的音頻信號，所述揚聲器可以是耳機或移動裝置上的揚聲 器。音頻放大器通常接收模擬域中的輸入音頻信號并且音頻放大器通常使用AB類放大器 或D類放大器實施。
[0003] 最近，音頻信號通常從音頻信號處于數(shù)字域中的數(shù)字應用中生成。例如，數(shù)字輸入 音頻信號可以從存儲在光盤（CD)或數(shù)字音頻播放器上的數(shù)字音頻數(shù)據(jù)中生成。數(shù)字輸入 音頻信號還可以從編解碼器（編碼器-解碼器）中或從無線通信裝置的基帶中生成。由于 音頻放大器通常經配置以接收模擬輸入音頻信號，因此數(shù)字輸入音頻信號通常轉換成模擬 信號并且隨后使用傳統(tǒng)的音頻放大器架構放大。
[0004] 圖1是說明了經配置接收數(shù)字輸入音頻信號的常規(guī)音頻放大器的示意圖。為了容 納數(shù)字輸入音頻信號2 (例如，18至24比特的數(shù)字信號），音頻放大器1包括數(shù)/模轉換器 (DAC) 4,以將數(shù)字輸入信號2轉換成模擬信號5。轉換的模擬信號5隨后耦合到放大器6上 進行放大，以生成輸出音頻信號7。輸出音頻信號7經f禹合以驅動揚聲器8。放大器6可以 被實施為AB類放大器或D類放大器。AB類放大器是模擬驅動器并且以足夠功率放大轉換 的模擬信號5,以驅動揚聲器。D類放大器通過將其輸出完全打開或完全切斷來操作，因此 D類放大器被認為是"數(shù)字"放大器。D類放大器生成由低通濾波器進行濾波的數(shù)字輸出信 號，以獲得所需的用于驅動揚聲器的輸出音頻信號7。
[0005] 數(shù)/模轉換器（DAC)設計是為人所熟知的。通常，如圖1中所示，使用調制器9， 繼而使用放大器10來構建DAC。DAC中的放大器10還被稱為"重建濾波器"，重建濾波器為 DAC提供低通濾波功能以及放大功能。因此，在從數(shù)字輸入音頻信號2到揚聲器8的信號路 徑中，音頻信號經歷可能潛在地將噪音引入音頻信號的兩個放大器電路。更具體地，數(shù)字輸 入音頻信號本身可能具有噪音組分并且不管放大器6 (AB類或D類）的結構如何，那些噪音 在DAC放大器10處可能會倍增。隨后，放大器6的放大級可能進一步將噪音引入音頻信號 中。實際上，存在對揚聲器可以耐受的多少噪音的限制。
[0006] 需要在音頻放大器的輸出端減少噪音，尤其對于數(shù)字輸入音頻信號。舉例來說，現(xiàn) 代應用有時需要30 μ v的噪音水平。常規(guī)的音頻放大器，例如，圖1中的音頻放大器1經受 較大噪音水平（例如，1〇〇 μ ν)，并且不能夠符合現(xiàn)代應用的低噪音要求。為了改進噪音水 平，常規(guī)的音頻放大器必須使用復雜DAC來實施并且必須以高功率消耗水平操作，以便將 兩個放大器電路保持在低噪音水平。然而，高功率消耗水平會限制可以在最終的音頻輸出 端處實現(xiàn)的噪音減少量。
[0007] 已經提出用于接收數(shù)字輸入音頻信號并且提供數(shù)字輸出音頻信號的音頻放大器 設計。此種電路區(qū)塊通常被稱作"數(shù)字輸入D類音頻放大器"。在數(shù)字輸入D類音頻放大器 中，消除數(shù)模轉換（DAC)電路并且直接由數(shù)字輸入D類音頻放大器12處理數(shù)字輸入音頻信 號，而不需要首先將其轉換到模擬域。在實際實施方式中，需要用于數(shù)字處理和反饋的電路 來完成數(shù)字輸入D類放大器實施。
[0008] 圖2是在示例性實施方式中采用數(shù)字輸入D類放大器的數(shù)字輸入音頻放大器系統(tǒng) 的示意圖。參考圖3,數(shù)字輸入音頻放大器系統(tǒng)20接收m比特的數(shù)字輸入音頻信號2并且 生成輸出音頻信號25以驅動揚聲器8。在音頻放大器系統(tǒng)20中，m比特的數(shù)字輸入音頻信 號2首先耦合到Σ - Λ ( Σ / Λ )調制器22上，所述調制器將m比特的數(shù)字信號轉換成1比 特的數(shù)據(jù)流23。1比特的數(shù)據(jù)流23通常以為數(shù)字輸入音頻信號2的頻率的m倍的頻率切 換。更具體地，1比特的數(shù)據(jù)流23的頻率是具有最小頻率的Σ -Λ調制器22的過采樣率 的函數(shù)，所述最小頻率是數(shù)字輸入音頻信號的m倍。例如，當數(shù)字輸入音頻信號2是24比 特的數(shù)字信號時，1比特的數(shù)據(jù)流將以為數(shù)字輸入音頻信號的頻率的24倍切換。將1比特 的數(shù)據(jù)流提供給數(shù)字輸入D類放大器24以進行放大和處理。數(shù)字輸入D類放大器24生成 用于驅動揚聲器8的輸出音頻信號25。在操作中，數(shù)字輸入D類放大器24在高頻下接收1 比特的數(shù)字數(shù)據(jù)流并且操作用于將1比特數(shù)據(jù)流的頻率降低至適用于揚聲器的頻率水平， 例如，約400kHz。
[0009] 在實際的實施方式中，向D類放大器24供電的電源（Vdd)并不是理想電源。在一 些情況下，D類放大器24由電池供電并且地電勢可以隨時間漂移。輸出音頻信號25通常 是高功率信號（例如，2瓦特）。揚聲器電線上的移動地電勢將引起輸出音頻信號的失真。 因此，在實際的實施方式中，需要從音頻輸出節(jié)點（輸出音頻信號25)到音頻輸入端（Σ Λ 調制器22)的反饋回路，以校正任何失真。在圖3所示的示例性實施例中，反饋回路使用模 /數(shù)轉換器（ADC) 26實施，所述模/數(shù)轉換器經耦合以數(shù)字化輸出音頻信號25并且將數(shù)字 化后的信號提供到Σ Λ調制器22,以校正由于失真引起的誤差。
[0010] 然而，反饋回路的需要使數(shù)字輸入音頻放大器系統(tǒng)20在實際的實施方式中不切 實際且成本過高。這是因為反饋回路需要可以精確地對輸出音頻信號進行取樣的復雜ADC 26。實際上，由于揚聲器電線上的電感，因此輸出音頻信號25在信號躍遷處進行帶有瞬時 振蕩的切換。假定輸出音頻信號在約400kHz下進行切換，則信號周期為2. 5 μ s且上升沿 約為40ns。為了精確地對輸出音頻信號進行取樣，ADC需要在40ns的時間范圍上取樣至少 4次。因此，ADC需要具有10ns的取樣時鐘，所述取樣時鐘具有約100dB的分辨率，以實現(xiàn) 足夠低的噪音水平，使得ADC可以精確地對輸出音頻信號進行取樣。然而，具有100MHz取 樣速率的ADC實施起來成本過高。此種高取樣速率的ADC的需要使圖3的音頻放大器系統(tǒng) 20在實際實施方式中過于昂貴且不切實際。


【發(fā)明內容】

[0011] 根據(jù)一個實施例，音頻放大器接收數(shù)字輸入音頻信號并且生成用于驅動揚聲器的 輸出音頻信號，該音頻放大器包括數(shù)字輸入D類放大器，該數(shù)字輸入D類放大器經配置以接 收數(shù)字輸入音頻信號，并且經配置生成輸出音頻信號。該數(shù)字輸入D類放大器包括：第一調 制器以及D類調制器，其中所述第一調制器經配置以接收數(shù)字輸入音頻信號并且生成η比 特的準數(shù)字信號，D類調制器經配置接收η比特的準數(shù)字信號并且生成輸出音頻信號，D類 調制器實施模擬反饋回路。

【專利附圖】

【附圖說明】
[0012] 圖1是說明了經配置接收數(shù)字輸入音頻信號的常規(guī)音頻放大器的示意圖。
[0013] 圖2是在示例性實施方式中采用數(shù)字輸入D類音頻放大器的數(shù)字輸入音頻放大器 系統(tǒng)的不意圖。
[0014] 圖3說明了根據(jù)本發(fā)明的實施例的使用數(shù)字輸入D類音頻放大器實施的音頻放大 器。
[0015] 圖4是根據(jù)本發(fā)明的實施例的數(shù)字輸入D類放大器的示意圖。
[0016] 圖5是說明了根據(jù)本發(fā)明的一個實施例的數(shù)字輸入D類放大器的實施方式的示意 圖。
[0017] 圖6是根據(jù)本發(fā)明的一個實施例的可以并入圖5的D類調制器中的PWM調制器的 示意圖。
[0018] 圖7是根據(jù)本發(fā)明的一個實施例的可以并入圖5的D類調制器中的具有差分信號 和兩個積分器級的PWM調制器的示意圖。
[0019] 圖8是根據(jù)本發(fā)明的一個實施例的可以并入D類調制器中的合并有取樣和保持電 路的PWM調制器的示意圖。
[0020] 圖9是說明了圖8的取樣和保持電路的操作的信號波形圖。
[0021] 圖10是根據(jù)本發(fā)明的實施例的并入經配置接收多比特差分輸入信號的差分PWM 調制器的D類調制器的示意圖。
[0022] 圖11是根據(jù)本發(fā)明的實施例的并入經配置接收多比特差分輸入信號的差分PWM 調制器并且進一步并入動態(tài)元件匹配的D類調制器的示意圖。
[0023] 圖12說明了根據(jù)本發(fā)明的實施例的可以應用于差分P麗調制器的動態(tài)元件匹配 電路。
[0024] 圖13是根據(jù)實施例的并入差分PWM調制器的D類調制器的示意圖，該PWM調制器 并入輸出斬波器。

【具體實施方式】
[0025] 根據(jù)示例實施例，配置為音頻放大器的數(shù)字輸入D類放大器接收數(shù)字輸入音頻信 號，并且使用耦合到D類調制器上的DAC調制器處理數(shù)字輸入音頻信號。數(shù)字輸入D類放 大器生成用于驅動揚聲器的輸出音頻信號。數(shù)字輸入D類放大器的特征是并非將數(shù)字輸入 音頻信號完全轉換到模擬域，而是DAC調制器將數(shù)字輸入音頻信號轉換成處于半數(shù)字/半 模擬狀態(tài)的信號，稱為"準數(shù)字信號"。準數(shù)字信號隨后被用于饋送到D類調制器中，準數(shù)字 信號在該D類調制器中被放大和濾波。D類調制器形成具有模擬反饋的模擬控制回路。以 此方式，不需要數(shù)字反饋回路并且可以使用較少的硅片空間（silicon real estate)并且 以較低成本實施數(shù)字輸入D類放大器，同時能夠實現(xiàn)極低的輸出噪音水平。因此配置的數(shù) 字輸入D類放大器在整個音頻信號路徑中僅包括單個放大級，使得數(shù)字輸入D類放大器能 夠實現(xiàn)格外低的輸出噪音水平。
[0026] 在實施例中，使用常規(guī)的D類放大器架構來實施數(shù)字輸入D類放大器中的D類調 制器。在其他實施例中，使用并入有增強特征的新穎D類調制器架構來改進輸出噪音特征。 在實施例中，D類調制器被實施為脈寬調制（PWM)調制器。在一個實施例中，D類調制器可 以包括位于PWM調制器的PWM比較器之前的取樣和保持電路。在其他實施例中，D類調制 器可以進一步實施動態(tài)元件匹配（DEM)和/或輸出斬波，以消除由電路元件失配引起的噪 首和偏差。
[0027] 所描述的數(shù)字輸入D類放大器的特征是代替于完整的DAC電路，僅DAC調制器被 用于處理數(shù)字輸入音頻信號。沒有使用常規(guī)DAC電路的一部分的DAC重建濾波器來實現(xiàn)低 通濾波功能，并且未執(zhí)行數(shù)字音頻信號到模擬域的完全轉換。替代地，數(shù)字輸入音頻信號由 DAC調制器處理成準數(shù)字信號。所描述的數(shù)字輸入D類放大器利用D類調制器的低通濾波 特征來執(zhí)行由DAC調制器生成的準數(shù)字信號的高頻內容的濾波。更具體地，在一些實施例 中，D類調制器并入積分器，以提供準數(shù)字信號的高頻內容的低通濾波。該積分器處理低頻 內容，該低頻內容為輸入音頻信號的模擬特征。因此，所描述的數(shù)字輸入D放大器依賴于D 類調制器來提供低通濾波功能，使得用于常規(guī)DAC中的DAC重建濾波器在音頻放大器信號 路徑中被消除。因此配置的數(shù)字輸入D類放大器可以被實施為具有減少的硅片空間以及降 低的功率消耗。
[0028] 此外，所描述的數(shù)字輸入D類放大器依賴于D類調制器中的模擬反饋回路來實現(xiàn) 反饋控制回路。所描述的數(shù)字輸入D類放大器消除了對數(shù)字反饋回路（例如，用于圖2的 常規(guī)數(shù)字音頻放大器系統(tǒng)中的數(shù)字反饋回路）的需求。因此，如在常規(guī)的實施方式中，數(shù)字 輸入D類放大器可以被實施而不需要反饋回路中的昂貴的模/數(shù)轉換器（ADC)。
[0029] 總而言之，所描述的數(shù)字輸入D類放大器可以在不需要DAC重建濾波器以及不需 要用于數(shù)字反饋的昂貴ADC的情況下被實施。因此可以使用較小的硅片空間來實施音頻放 大器，從而減小集成電路管芯尺寸。音頻放大器還可以操作在較低功率消耗水平處。
[0030] 所公開的數(shù)字輸入D類放大器可以在放大器輸出端實現(xiàn)極低的噪音水平。具體 地，因此構建的音頻放大器能夠實現(xiàn)不超過30 μ v的輸出噪音水平。具體地，通過消除DAC 重建濾波器，音頻放大器信號路徑僅包括單個放大器電路，這具有減少放大器輸出噪音的 效果。
[0031] 數(shù)字輸入D類音頻放大器系統(tǒng)
[0032] 圖3說明了根據(jù)本發(fā)明的實施例的使用數(shù)字輸入D類音頻放大器實施的音頻放大 器。參考圖3,使用數(shù)字輸入D類放大器40來實施音頻放大器30。數(shù)字輸入D類放大器40 接收m比特的數(shù)字輸入音頻信號2并且生成輸出音頻信號7以驅動揚聲器8。數(shù)字輸入音 頻信號2可以為18至24比特。如此構建，音頻放大器30在不具有任何數(shù)字反饋回路的情 況下被實施。數(shù)字輸入D類放大器40實現(xiàn)所有的濾波和反饋功能，以生成具有極低噪音水 平的音頻輸出信號7。
[0033] 圖4是根據(jù)實施例的數(shù)字輸入D類放大器的示意圖。參考圖4,數(shù)字輸入D類放大 器50 ( "D類放大器50"）接收m比特的數(shù)字輸入音頻信號2,并且在一對揚聲器線上生成 輸出音頻信號65以驅動揚聲器8。該數(shù)字輸入音頻信號2可以為18至24比特。在D類 放大器50中，m比特的數(shù)字輸入音頻信號2耦合到僅使用DAC調制器55實施的修改的DAC 電路54上。DAC調制器55將m比特的數(shù)字輸入音頻信號轉換成η比特的準數(shù)字信號56。 隨后將η比特的準數(shù)字信號56提供給D類調制器60以進行放大和處理。D類調制器60生 成輸出音頻信號65,該輸出音頻信號65具有適用于驅動揚聲器8的頻率水平，例如，大約 400kHz。在一個實施例中，η比特的準數(shù)字信號具有帶有四個信號水平的2比特（η = 2)。 [0034] 由修改的DAC 54生成的η比特的準數(shù)字信號56在高頻下切換，這是因為修改的 DAC電路54不包括用于執(zhí)行低通濾波功能的重建濾波器。替代地，D類調制器60在η比特 準數(shù)字信號56上執(zhí)行低通濾波以及實施模擬反饋回路，以確保輸出音頻信號的穩(wěn)定性和 精確性。
[0035] 圖4說明了實施例中的數(shù)字輸入D類放大器的基本架構。圖5是說明了根據(jù)一 個實施例的數(shù)字輸入D類放大器的實施方式的示意圖。參考圖5,數(shù)字輸入D類放大器 100 ( "D類放大器100"）接收m比特的數(shù)字輸入音頻信號2并且在一對揚聲器線上生成輸 出音頻信號125以驅動揚聲器8。在D類放大器100中，m比特的數(shù)字輸入音頻信號2 (其 可以為18至24比特）耦合到DAC調制器104上，該DAC調制器在本實施例中被實施為N 階Σ - Λ ( Σ Λ)調制器。Σ Λ調制器104將m比特的數(shù)字輸入音頻信號轉換成η比特的 準數(shù)字信號105,該準數(shù)字信號105為η比特的數(shù)據(jù)流。η比特的數(shù)據(jù)流105具有為DAC調 制器104的過采樣率的函數(shù)的頻率，并且具有為m比特的數(shù)字輸入音頻信號的m/n倍的最 小頻率。在一個實施例中，Σ Λ調制器104生成2比特的準數(shù)字信號105。在一個實施例 中，Σ Λ調制器104被實施為5階Σ Λ調制器。
[0036] 在本實施例中，η比特的準數(shù)字信號105耦合到電平移位器106上，以調節(jié)信號 105的DC電壓電平。盡管由于僅需要識別邏輯高或邏輯低電平，因此數(shù)字信號的精確電壓 電平并不是至關重要的，但是模擬信號的精確電壓電平是至關重要的。因此，由于準數(shù)字信 號105的電壓電平被饋送到由D類調制器形成的模擬回路中，因此該準數(shù)字信號105的電 壓電平是重要的。如果電源電壓發(fā)生變化，從而使準數(shù)字信號105的電壓電平漂移，那么D 類調制器可以將電壓漂移識別為輸入信號，這成為電源抑制問題。在本發(fā)明的實施例中， 電平移位器106用于生成具有穩(wěn)定的電壓電平的電平調整的η比特信號107。電平移位器 106基于可靠的固定參考電壓（例如，帶隙電壓）來操作。以此方式，電平移位器106將信 號107與電源電壓變化隔離。在本發(fā)明的實施例中，電平移位器106生成作為單端信號或 作為差分信號的η比特信號107。電平調整的η比特信號107隨后用作耦合到D類調制器 110的輸入端上的調制器輸入信號Mod_In。電平移位器106是可選的并且可以在數(shù)字輸入 D類放大器的其他實施例中（例如當電源是穩(wěn)定的時或當不需要電源抑制時）被省略。
[0037] 在本實施例中，使用PWM調制器112和輸出級116來實施D類調制器110。PWM調 制器112經配置為接收電平調整過的η比特信號107,并且生成指示數(shù)字輸入音頻信號2的 切換或數(shù)字輸出信號Mod_0ut 114。數(shù)字輸出信號Mod_0ut 114隨后經耦合以驅動輸出級 116,從而生成用于驅動揚聲器8的輸出音頻信號125。在本發(fā)明的實施例中，使用半橋切換 器（也稱為Η橋輸出濾波器）來實施輸出級116。
[0038] D類調制器
[0039] 在實施例中，可以使用常規(guī)的D類調制器架構來實施數(shù)字輸入D類放大器100?？?以使用脈寬調制（PWM)或Σ -Λ ( Σ Λ)調制來實施D類調制器。在本發(fā)明的實施例中，使 用PWM調制器來實施D類調制器110。PWM調制器具有能夠對調制頻率進行選擇以避免干 擾的優(yōu)點。在一些應用（例如，移動通信應用）中，PWM調制是優(yōu)選的，因為可以對調制頻 率進行選擇，以避免與傳輸頻率干擾。
[0040] 圖6是根據(jù)本發(fā)明的一個實施例的可以并入圖5的D類調制器中的PWM調制器的 示意圖。參考圖6,單端（single-endecOPWM調制器132接收經過輸入電阻器R1調制器的 輸入信號（Mod_In)。PWM調制器132包括配置為積分器的放大器130和電容器C1。積分器 有效地低通濾波調制器輸入信號Mod_In，從而僅將調制器輸入信號的低頻內容傳遞到比較 器135。比較器135將來自積分器的濾波信號與在調制頻率下切換的鋸齒波形相比較。在 一個實施例中，鋸齒波形的調制頻率為384kHz。比較器135作為PWM比較器操作并且生成 調制器輸出信號Mod_0ut，該調制器輸出信號Mod_0ut為指示調制器輸入信號的脈寬調制 信號。PWM調制器132的調制器輸出信號Mod_0ut將被耦合到D類放大器100中的D類調 制器110的輸出級116上。
[0041] 圖6中的PWM調制器說明了具有單個積分器級的單端實施方式。在其他實施例 中，可以使用兩個或兩個以上積分器級來實施PWM調制器。此外，還可以使用差分信令來實 施PWM調制器，以改進輸出噪音水平。圖7是根據(jù)本發(fā)明的一個實施例的可以并入圖5的 D類調制器中的具有差分信令和兩個積分器級的PWM調制器的示意圖。參考圖7,差分輸入 PWM調制器162接收差分調制器輸入信號Mod_InN和Mod_InP，并且生成差分調制器輸出信 號Mod_OutN和Mod_OutP。PWM調制器162包括帶有各自的電容器的放大器164和165,以 形成兩個積分器級。來自兩個積分器級的濾波信號耦合到差分PWM比較器166上，以便與 鋸齒波形進行比較。PWM比較器166生成差分調制器輸出信號Mod_OutN和Mod_OutP。
[0042] 在實施例中，D類調制器110實施模擬反饋控制回路。在一個實施例中，使用反饋 架構中的級聯(lián)積分器（CIFB)來實施PWM調制器，以實現(xiàn)平穩(wěn)的信號傳遞函數(shù)，而不會在高 頻下產生過沖。更具體地，在圖6所示的單端實施方式中，調制器輸出信號經過電阻器R2 被反饋回到積分器（放大器130)的輸入端。在圖7所示的差分實施方式中，差分調制器輸 出信號經過相應的電阻器被反饋回到每個級聯(lián)積分器的差分輸入端上。在其他實施例中， 反饋信號可以是PWM調制器輸出信號或D類調制器輸出信號。
[0043] 增強型D類調制器
[0044] 在實施例中，使用增強的新穎D類調制器架構來實施上述數(shù)字輸入D類放大器，以 改進音頻放大器系統(tǒng)的輸出噪音水平。具體地，被實施為具有下述一個或多個增強的數(shù)字 輸入D類放大器可以實現(xiàn)格外低的噪音水平。
[0045] (1)取樣和保持電路
[0046] 在實施例中，使用具有取樣和保持電路的PWM調制器來實施D類調制器110,該取 樣和保持電路耦合在積分器與PWM調制器的PWM比較器之間，以改進D類放大器的性能。圖 8是根據(jù)本發(fā)明的一個實施例的可以并入D類調制器中的合并有取樣和保持電路的PWM調 制器的示意圖。參考圖8,當并入圖5的數(shù)字輸入D類放大器100中時，PWM調制器212接 收來自DAC調制器的準數(shù)字信號作為調制器輸入信號Mod_In 220。準數(shù)字信號是高頻信 號，這是因為信號未經受低通濾波。調制器輸入信號220首先被耦合到PWM調制器212的 積分器上，該PWM調制器由處于反饋配置中的放大器224以及電容器C1形成。盡管PWM調 制器212的積分器提供調制器輸入信號的低通濾波，但是所得的由積分器生成的模擬信號 226仍含有噪音組分。當嘈雜的模擬信號226被直接耦合到PWM比較器232上以與鋸齒波 形230相比較時，模擬信號上的噪音可能引起對多個跨接進行檢測，從而使PWM比較器232 輸出頻繁地切換，由此生成不合需要的作為比較器輸出的多個窄脈沖。
[0047] 根據(jù)實施例，取樣和保持電路228并入到PWM調制器212的積分器（放大器224) 與PWM比較器232之間。取樣和保持電路228接收來自放大器224的模擬信號226作為輸 入信號，并且接收PWM比較器232的輸出信號234作為控制信號。取樣和保持電路228的 操作參考圖9被說明。參考圖9，PWM比較器232比較積分器輸出模擬信號226和鋸齒波形 230的值。當模擬信號226穿過鋸齒波形230上方時，調制器輸出信號Mod_0ut 234切換到 邏輯高。當模擬信號226穿過鋸齒波形230下方時，調制器輸出信號Mod_0ut 234切換到 邏輯低。
[0048] 在操作中，當模擬信號226穿過鋸齒波形230上方時，例如，在時間T1處，PWM比較 器232切換到邏輯高并且取樣和保持電路228操作為保持節(jié)點229處的模擬信號的電平， 使得比較器232處不會發(fā)生進一步的跨接（cross-over)達給定時段PWM。在給定時段之 后，取樣和保持電路釋放對節(jié)點229的保持。然后，當模擬信號226穿過鋸齒波形230下方 時，例如，在時間T2處，PWM比較器232切換到邏輯低并且取樣和保持電路228操作用于保 持節(jié)點229處的模擬信號的電平，使得PWM比較器232處不會發(fā)生進一步的跨接達給定時 段。取樣和保持操作在時間T3和T4處繼續(xù)。
[0049] 通過將取樣和保持電路228并入PWM調制器212中，PWM調制器和數(shù)字輸入音頻 放大器的性能得到增強。更具體地，取樣和保持電路228操作用于防止在PWM調制器輸出 端234處生成高頻脈沖。因此，可以將反饋回路的模擬帶寬保持較高，以獲得減少總諧波失 真的益處，但是總體帶寬受取樣和保持電路的限制，所述取樣和保持電路防止在PWM調制 器輸出端234處生成高頻脈沖。
[0050] (2)動態(tài)元件匹配（DEM)
[0051] 返回到圖5,在本發(fā)明的實施例中，Σ Λ調制器104生成η比特的準數(shù)字數(shù)據(jù)105。 當僅使用1比特時，數(shù)字輸入D類放大器對于給定應用不能夠實現(xiàn)足夠低的SNR。因此，在 一些實施例中，Σ Λ調制器104生成2比特或大于2比特的準數(shù)字信號，使得數(shù)字輸入D 類放大器100能夠實現(xiàn)非常低的輸出噪音水平。在一個實施例中，Σ △調制器104生成用 于D類調制器110的2比特的準數(shù)字信號。兩個比特可以是由Σ Λ調制器生成的最低有 效位和最高有效位。此外，在一個實施例中，電平移位器106將2比特準數(shù)字信號轉換成作 為調制器輸入信號Mod_In 107的2比特差分輸出信號。
[0052] 當將多比特輸入信號提供到D類調制器110時，D類調制器的PWM調制器112經 配置以接收多比特調制器輸入信號。圖10是根據(jù)本發(fā)明的實施例的并入經配置接收多比 特差分輸入信號的差分PWM調制器的D類調制器的示意圖。參考圖10, D類調制器310包 括PWM調制器312和輸出級346。使用三階積分器324,繼而使用取樣和保持電路328以及 PWM比較器332來實施PWM調制器312。PWM比較器332的輸出驅動輸出級346,以生成輸 出音頻信號AoutN和AoutP。
[0053] 在本實施例中，為了接收多比特差分調制器輸入信號，PWM調制器312包括一組加 權輸入電阻器，其中每個電阻器接收輸入信號的一個極性的一個比特。在差分輸入信號具 有2比特的情況下，輸入比特ΙηΝ[0]和ΙηΡ[0]耦合到具有相同權重Ri的相應電阻器上， 而輸入比特InN[l]和InP[l]耦合到具有相同權重Ri/2的相應電阻器上。然而，由于裝置 失配，每一對輸入電阻器可能不具有匹配的電阻值。舉例來說，比特1的電阻值理想地應為 Ri/2,但實際為Ri/2+Λ，其中Λ指示由于電阻器失配導致的電阻變化。此種裝置失配可能 會使信噪比（SNR)增加至超出給定應用所需的水平。在一些實施例中，PWM調制器312可以 包括用于接收多比特的調制器輸入信號的相同的輸入電阻器組。盡管更易于制造具有相同 電阻值的電阻器，但是即使相同的輸入電阻器也會具有電阻變化，從而引起裝置失配誤差。
[0054] 有利的是，在PWM調制器312的輸入端處實施動態(tài)元件匹配（DEM)，以接收多比特 的調制器輸入信號。動態(tài)元件匹配是通過隨機化或動態(tài)重排失配裝置的連接來減少失配誤 差的技術，使得在每個連接點處的等效裝置的時間平均值是相等的或幾乎相等的。圖11是 并入經配置以接收多位的差分輸入信號的差分PWM調制器且進一步并入動態(tài)元件匹配的D 類調制器的示意圖。
[0055] 參考圖11，D類調制器410以類似于圖10的D類調制器310的方式構建，其中相 同元件用相同的參考標號表示并且將不再進一步討論。在本實施例中，動態(tài)元件匹配（DEM) 被應用到PWM調制器312,以平均輸入電阻器處的電阻失配。更具體地，DEM電路370在輸入 級處被并入到PWM調制器312中。DEM電路370包括電阻器組并且DEM電路動態(tài)地選擇電 阻器的子集，用作輸入電阻器來接收輸入數(shù)據(jù)比特。在本實施例中，DEM電路370是使用用 于每個差分輸入信號的8個電阻器的組來實施的8比特DEM電路。因此，電阻器組R1N[7 : 0]被分配到InN輸入比特，并且電阻器組R1P [7 :0]被分配到InP輸入比特。8個電阻器被 動態(tài)地選擇，以接收η比特的差分調制器輸入信號。舉例來說，當調制器輸入信號具有2個 比特時，2比特的調制器輸入信號ΙηΝ[1 :0]和ΙηΡ[1 :0]各自被動態(tài)地分配到其相應電阻 器組中的8個電阻器上。
[0056] 圖12說明了可以應用于差分PWM調制器的動態(tài)元件匹配電路。圖12說明了用于 InN數(shù)據(jù)比特的DEM電路370的一半。應理解，用于InP數(shù)據(jù)比特的DEM電路的另一半可以 被類似地進行構建。參考圖12,在本實施例中，DEM電路370包括編碼器和DEM擾頻器372， 該DEM擾頻器372接收為2比特的輸入信號InN[l :0]的η比特的調制器輸入信號。DEM電 路370是8比特的DEM電路并且因此包括8個電阻器R0至R7的電阻器組。編碼器和DEM 擾頻器372將輸入比特連接到選定的電阻器R0至R7上。DEM擾頻器372還接收DEM編碼 輸入，以控制電阻器R0至R7的動態(tài)選擇。
[0057] 在本實施例中，電阻器R0至R7是等同的電阻器，S卩，具有相同電阻值的電阻器。使 用等同的電阻器比加權電阻器具有優(yōu)勢，這是因為更易于制造具有相同電阻值的電阻器。 當?shù)韧碾娮杵鞅挥糜贒EM電路中時，輸入信號InN的數(shù)據(jù)位必須從二進制轉換成熱電碼。 編碼器372執(zhí)行輸入信號inN的二進制到熱電碼的轉換。此外，就8比特DEM電路的本質 而言，PWM調制器的輸入在熱電碼中被擴展至9個水平（選擇0個電阻器至選擇所有8個 電阻器）。因此，具有四個信號水平的2比特輸入信號被映射到DEM電路的9個輸入水平 上。在實施例中，2比特輸入InN的四個信號水平被映射到具有非均勻的間隔分布的輸入水 平0/8、3/8、5/8和8/8上，使得可以在較低輸入水平處實現(xiàn)更好的噪音特征。因此編碼器 執(zhí)行二進制到熱電的轉換以及2比特的輸入到四個選定輸入水平的映射。DEM擾頻器372 將電阻器動態(tài)地分配到轉換過的數(shù)據(jù)比特上，以平均失配誤差。
[0058] 通過在到PWM調制器312的輸入端處使用DEM，由于裝置失配而導致的誤差被減 少，并且PWM調制器可以生成具有低噪音水平的輸出信號。
[0059] ⑶斬波器電路
[0060] 在圖10和圖11的PWM調制器中，D類調制器經配置接收差分輸入信號InN和InP， 并且還經配置生成差分輸出信號AoutN和AoutP。差分輸出信號AoutN和AoutP經過相應 的電阻器網(wǎng)絡被反饋回到PWM調制器的積分器324,以實現(xiàn)模擬反饋控制回路。如果兩個電 阻器網(wǎng)絡中的電阻器具有裝置失配，那么失配誤差將會影響反饋控制回路，從而降低總諧 波失真和偏移的性能。
[0061] 根據(jù)另一特征，PWM調制器并入輸出斬波器電路以平衡兩個差分輸出信號反饋路 徑，從而平均兩個反饋電阻器網(wǎng)絡之間的失配誤差。圖13是根據(jù)實施例的并入差分PWM調 制器的D類調制器的示意圖，該PWM調制器并入輸出斬波器。參考圖13，D類調制器510被 以類似于圖11的D類調制器410的方式構建，其中相同原件用相同的參考標號表示并且將 不再進一步討論。
[0062] 在D類調制器510中，輸出斬波器電路380耦合到輸出級346的輸出端子上并且 接收差分輸出音頻信號AoutN和AoutP。輸出斬波器電路380操作用于動態(tài)地切換輸出信 號反饋路徑，使得差分輸出音頻信號AoutN和AoutP交替地被耦合到輸出信號反饋路徑中 的一個或另一個上。也就是說，差分輸出信號AoutN和AoutP經過由電阻器R0至R2形成 的電阻器網(wǎng)絡或由電阻器R3至R5形成的電阻器網(wǎng)絡交替地反饋回到PWM調制器的積分器 324。為了保持反饋輸出信號的極性與差分輸入端子處的信號一致，D類調制器510還包括 第一輸入斬波器電路382和第二輸入斬波器電路384。第一輸入斬波器電路382經稱合以 在輸入端子處并且在DEM電路370之前切換差分輸入信號InN和InP。第二輸入斬波器電 路384被耦合到積分器324的求和節(jié)點上，以切換耦合到積分器的第一放大器325上的求 和信號。
[0063] 以此方式，減少或平均了 D類調制器510的差分反饋路徑中的裝置失配以及差分 輸入電阻器中的失配。通過消除輸出信號反饋回路中的失配誤差，輸出音頻信號的總諧波 失真（THD)、共模抑制比（CMRR)和電源抑制比（PSRR)可以得到改進。
[0064] 在實施例中，輸出斬波器電路380在獨立于或不相關于輸入信號InN和InP的頻 率處操作。
[0065] 本發(fā)明涉及主題的該領域的技術人員應理解，在所聲明的發(fā)明的范圍內可以對所 描述的實施例進行修改，并且還可能有許多其他實施例。
【權利要求】
1. 一種接收數(shù)字輸入音頻信號并且生成用于驅動揚聲器的輸出音頻信號的音頻放大 器，所述音頻放大器包括： 數(shù)字輸入D類放大器，所述數(shù)字輸入D類放大器經配置接收所述數(shù)字輸入音頻信號并 且生成所述輸出音頻信號，所述數(shù)字輸入D類放大器包括： 第一調制器，所述第一調制器經配置接收所述數(shù)字輸入音頻信號并且生成η比特的準 數(shù)字信號；以及 D類調制器，所述D類調制器經配置接收所述η比特的準數(shù)字信號并且生成所述輸出音 頻信號，所述D類調制器實施模擬反饋回路。
2. 根據(jù)權利要求1所述的音頻放大器，其中所述第一調制器包括數(shù)/模調制器即DAC 調制器，并且所述η比特的準數(shù)字信號由所述DAC調制器處理而不是由DAC重建濾波器處 理。
3. 根據(jù)權利要求1所述的音頻放大器，其中所述第一調制器包括Ν階Σ - Λ調制器即 Σ Λ調制器，所述Σ Λ調制器經配置接收m比特的所述數(shù)字輸入音頻信號并且生成η比 特的所述準數(shù)字信號，所述準數(shù)字信號是η比特的數(shù)據(jù)流。
4. 根據(jù)權利要求2所述的音頻放大器，其中所述Σ - Λ調制器包括5階Σ - Λ調制器。
5. 根據(jù)權利要求1所述的音頻放大器，其中所述η比特的準數(shù)字信號包括單端信號。
6. 根據(jù)權利要求1所述的音頻放大器，其中所述η比特的準數(shù)字信號包括差分信號。
7. 根據(jù)權利要求1所述的音頻放大器，其進一步包括電平移位器電路，所述電平移位 器電路經配置接收所述η比特的準數(shù)字信號，并且經配置生成η比特的電平調整過的輸出 信號，所述電平調整過的輸出信號獨立于所述音頻放大器的電源電壓的變化。
8. 根據(jù)權利要求7所述的音頻放大器，其中所述電平移位器電路生成作為所述電平調 整過的輸出信號的η比特的差分信號。
9. 根據(jù)權利要求1所述的音頻放大器，其中所述D類調制器包括： 脈寬調制調制器即PWM調制器，所述脈寬調制調制器經配置接收η比特的所述準數(shù)字 信號并且生成調制器輸出信號；以及 輸出級，所述輸出級經配置接收所述調制器輸出信號，并且經配置在輸出端子上生成 所述輸出音頻信號。
10. 根據(jù)權利要求9所述的音頻放大器，其中所述PWM調制器包括： 積分器，所述積分器經配置接收所述準數(shù)字信號，并且經配置低通濾波所述準數(shù)字信 號以生成積分器輸出信號；以及 PWM比較器，所述PWM比較器經配置接收所述積分器輸出信號和鋸齒波形信號，所述 PWM比較器經配置生成指示所述積分器輸出信號與所述鋸齒波形信號之間的差別的所述調 制器輸出信號。
11. 根據(jù)權利要求9所述的音頻放大器，其中所述PTOH周制器包括： 積分器，所述積分器經配置接收所述準數(shù)字信號，并且經配置低通濾波所述準數(shù)字信 號以生成積分器輸出信號； 取樣和保持電路即SM1電路，所述取樣和保持電路經配置接收所述積分器輸出信號， 并且經配置基于控制信號生成SM1輸出信號；以及 PWM比較器，所述PWM比較器經配置接收所述取樣和保持電路的所述S&H輸出信號和鋸 齒波形信號，所述PWM比較器經配置生成指示所述積分器輸出信號與所述鋸齒波形信號之 間的差別的所述調制器輸出信號，所述調制器輸出信號被用作所述取樣和保持電路的控制 信號； 其中所述取樣和保持電路操作用于當所述積分器輸出信號穿過所述鋸齒波形信號上 方或下方時，保持所述SM1輸出信號的信號水平達預定時間段。
12. 根據(jù)權利要求11所述的音頻放大器，其中所述η比特的準數(shù)字信號經過一個或多 個輸入電阻器被耦合到所述積分器上，并且所述PWM調制器進一步包括動態(tài)元件匹配電路 即DEM電路，所述動態(tài)元件匹配電路經耦合接收所述準數(shù)字信號并且經過輸入電阻器組將 指示所述準數(shù)字信號的信號提供到所述積分器，所述DEM電路動態(tài)地將所述輸入電阻器分 配到所述準數(shù)字信號的數(shù)據(jù)位，以平均所述輸入電阻器組的失配誤差。
13. 根據(jù)權利要求12所述的音頻放大器，其中所述輸入電阻器組包括具有相同電阻值 的q個電阻器，其中q大于n，所述DEM電路包括編碼器和擾頻器，所述編碼器經配置執(zhí)行所 述η比特的準數(shù)字信號的二進制到熱電轉換，并且所述擾頻器經配置動態(tài)地將所述q個電 阻器分配到轉換過的數(shù)據(jù)位上。
14. 根據(jù)權利要求11所述的音頻放大器，其中η比特的準數(shù)字輸入信號包括差分輸 入信號并且所述輸出音頻信號包括差分輸出音頻信號，所述D類調制器包括第一輸出信號 反饋路徑和第二輸出信號反饋路徑，以將所述差分輸出音頻信號反饋給所述積分器，所述D 類調制器進一步包括輸出斬波器電路，所述輸出斬波器電路耦合到所述輸出級的所述輸出 端子上，以接收所述差分輸出音頻信號，所述輸出斬波器電路經配置將所述差分輸出音頻 信號交替地連接到所述第一輸出信號反饋路徑和所述第二輸出信號反饋路徑。
15. 根據(jù)權利要求14所述的音頻放大器，其中所述D類調制器進一步包括耦合到所述 積分器的差分求和節(jié)點的第一輸入斬波器電路，所述第一輸入斬波器電路經配置將求和過 的差分輸入和反饋信號交替地連接到所述積分器的差分輸入端子。
16. 根據(jù)權利要求15所述的音頻放大器，其中所述η比特的準數(shù)字信號經過一個或多 個輸入電阻器被耦合到所述積分器，并且所述PWM調制器進一步包括動態(tài)元件匹配電路即 DEM電路，所述動態(tài)元件匹配電路經耦合接收所述準數(shù)字信號并且經過輸入電阻器組將指 示所述準數(shù)字信號的信號提供到所述積分器，所述DEM電路動態(tài)地將所述輸入電阻器分配 到所述準數(shù)字信號的數(shù)據(jù)位，以平均所述輸入電阻器組的失配誤差，所述D類調制器進一 步包括第二輸入斬波器電路，所述第二輸入斬波器電路耦合到所述DEM電路的差分輸入端 子，以將所述差分輸入信號交替地連接到所述DEM電路的所述差分輸入端子上。
17. 根據(jù)權利要求9所述的音頻放大器，其中所述輸出級包括半橋切換器。
18. 根據(jù)權利要求9所述的音頻放大器，其中所述PWM調制器被配置成使用反饋架構中 的級聯(lián)積分器即CIFB，并且所述積分器包括三階積分器。
【文檔編號】H03F3/217GK104145425SQ201380011753
【公開日】2014年11月12日 申請日期:2013年2月28日 優(yōu)先權日:2012年2月29日
【發(fā)明者】F·薩漢德范加尼, P·卡瓦納 申請人:德克薩斯儀器股份有限公司