電壓檢測(cè)電路的制作方法
【專利摘要】本發(fā)明提供一種電壓檢測(cè)電路，設(shè)置：基準(zhǔn)電壓電流源(153)，其生成基準(zhǔn)電壓(VREF)和基準(zhǔn)電流(IREF)；開(kāi)關(guān)元件(102)，其在基準(zhǔn)電壓(VREF)比規(guī)定的閾值電壓高時(shí)，從斷開(kāi)狀態(tài)轉(zhuǎn)變?yōu)榻油顟B(tài)；電流鏡電路(104)，其使相當(dāng)于基準(zhǔn)電流(IREF)的電流流過(guò)接通狀態(tài)的開(kāi)關(guān)元件(102)；電容元件(101)，其被流過(guò)開(kāi)關(guān)元件(102)的電流充電；和反相器(105)，其將基于電容元件(101)的端子電壓而被激活的使能信號(hào)(EN)輸出。
【專利說(shuō)明】電壓檢測(cè)電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種在例如半導(dǎo)體裝置的電源接通復(fù)位時(shí)被利用的電壓檢測(cè)電路。

【背景技術(shù)】
[0002]為了包含比較器的電子電路正常進(jìn)行動(dòng)作，需要基準(zhǔn)電壓穩(wěn)定，其中，該比較器將從電源電壓生成的基準(zhǔn)電壓作為一個(gè)比較輸入來(lái)接收。但是，在電源接入時(shí)，由于電源電壓較低，因此基準(zhǔn)電壓不穩(wěn)定。因此，將表示是否得到了所需要的基準(zhǔn)電壓的使能信號(hào)輸出的電壓檢測(cè)電路被用于實(shí)際應(yīng)用當(dāng)中。
[0003]根據(jù)一現(xiàn)有技術(shù)，按照對(duì)基準(zhǔn)電壓源的輸出的上升或者基準(zhǔn)電流源的輸出的上升進(jìn)行檢測(cè)的方式，采用以下結(jié)構(gòu):在電源電壓與接地電壓之間，相對(duì)于電阻元件、二極管和N溝道MOS晶體管的第I串聯(lián)電路，并聯(lián)設(shè)置P溝道MOS晶體管與電阻元件的第2串聯(lián)電路，并向P溝道MOS晶體管的柵極施加電阻元件與二極管的連接點(diǎn)的電壓，通過(guò)基準(zhǔn)電壓或者基準(zhǔn)電流來(lái)控制N溝道MOS晶體管的動(dòng)作(參照專利文獻(xiàn)I)。
[0004]在先技術(shù)文獻(xiàn)
[0005]專利文獻(xiàn)
[0006]專利文獻(xiàn)1:日本特開(kāi)2010-223796號(hào)公報(bào)
[0007]發(fā)明要解決的課題
[0008]在近年來(lái)的半導(dǎo)體裝置中，特別是在面向便攜設(shè)備的應(yīng)用領(lǐng)域中，小面積化以及低消耗電流化的希望很強(qiáng)烈。
[0009]但是，根據(jù)上述現(xiàn)有技術(shù)，在得到了所需要的基準(zhǔn)電壓之后，電流繼續(xù)分別流過(guò)第I以及第2串聯(lián)電路。在要將該電流抑制在例如幾nA左右的情況下，假設(shè)電源電壓為3.3V，則各電阻元件的值為幾100ΜΩ級(jí)(order)，電阻元件較大占有了半導(dǎo)體芯片面積。也就是說(shuō)，在上述現(xiàn)有技術(shù)中，不能兼得小面積化以及低消耗電流化。
[0010]此外，由于實(shí)際的基準(zhǔn)電壓緩慢地上升是通常的例子，因此根據(jù)上述現(xiàn)有技術(shù)，在得到所需要的基準(zhǔn)電壓之前使能信號(hào)可能被誤激活。


【發(fā)明內(nèi)容】

[0011]本發(fā)明的目的在于，提供一種兼得小面積化以及低消耗電流化，并且防止誤動(dòng)作的電壓檢測(cè)電路。
[0012]解決課題的手段
[0013]為了實(shí)現(xiàn)上述目的，本發(fā)明涉及的電壓檢測(cè)電路采用以下結(jié)構(gòu):具備:基準(zhǔn)電壓電流源，其生成基準(zhǔn)電壓和基準(zhǔn)電流；開(kāi)關(guān)元件，其在所述基準(zhǔn)電壓或者基于所述基準(zhǔn)電壓并通過(guò)電壓輸出電路而生成的內(nèi)部電壓比規(guī)定的閾值電壓高時(shí)，從斷開(kāi)狀態(tài)轉(zhuǎn)變?yōu)榻油顟B(tài)；電流鏡電路，其使相當(dāng)于所述基準(zhǔn)電流的電流流過(guò)接通狀態(tài)的所述開(kāi)關(guān)元件；電容元件，其被流過(guò)所述開(kāi)關(guān)元件的電流充電；和輸出電路，其將基于所述電容元件的端子電壓而被激活的使能信號(hào)輸出。
[0014]根據(jù)此結(jié)構(gòu)，從開(kāi)關(guān)元件的輸入電壓比規(guī)定的閾值電壓高的時(shí)刻起，電容元件的充電開(kāi)始，在通過(guò)其靜電電容與充電電流來(lái)決定的延遲時(shí)間之后，使能信號(hào)被激活。因此，在使能信號(hào)被激活之前，得到所需要的基準(zhǔn)電壓或者內(nèi)部電壓的足夠的時(shí)間被確保，誤動(dòng)作被防止。并且，由于在電容元件的充電結(jié)束后，電流不流過(guò)該電容元件，因此消耗電流被抑制。此外，由于即使是小靜電電容值也能得到所需要的延遲時(shí)間，因此小面積化被實(shí)現(xiàn)。
[0015]發(fā)明效果
[0016]根據(jù)本發(fā)明，能夠抑制電壓檢測(cè)電路的消耗電流并實(shí)現(xiàn)小面積化，此外，能夠防止該電壓檢測(cè)電路的誤動(dòng)作。此外，在后段的電子電路中能夠正確地判斷基準(zhǔn)電壓電流源或者電壓輸出電路的啟動(dòng)狀態(tài)。

【專利附圖】

【附圖說(shuō)明】
[0017]圖1是包含本發(fā)明的第I實(shí)施方式涉及的電壓檢測(cè)電路的電路圖。
[0018]圖2是用于對(duì)圖1中的電壓檢測(cè)電路的動(dòng)作進(jìn)行說(shuō)明的時(shí)間圖。
[0019]圖3是包含本發(fā)明的第2實(shí)施方式涉及的電壓檢測(cè)電路的電路圖。
[0020]圖4是用于對(duì)圖3中的電壓檢測(cè)電路的動(dòng)作進(jìn)行說(shuō)明的時(shí)間圖。
[0021]圖5是包含本發(fā)明的第3實(shí)施方式涉及的電壓檢測(cè)電路的電路圖。

【具體實(shí)施方式】
[0022]下面，基于附圖，來(lái)對(duì)本發(fā)明的實(shí)施方式進(jìn)行詳細(xì)說(shuō)明。
[0023]《第I實(shí)施方式》
[0024]圖1是包含本發(fā)明的第I實(shí)施方式涉及的電壓檢測(cè)電路的電路圖。第I實(shí)施方式涉及的電壓檢測(cè)電路具備使能信號(hào)輸出電路152和基準(zhǔn)電壓電流源153，并將基準(zhǔn)電壓VREF與使能信號(hào)EN提供給電子電路154。電子電路154與電源電壓VDD和接地電壓GND連接，并且分別從基準(zhǔn)電壓電流源153接收基準(zhǔn)電壓VREF，從使能信號(hào)輸出電路152接收使能信號(hào)EN。
[0025]基準(zhǔn)電壓電流源153由例如帶隙基準(zhǔn)電路構(gòu)成，與電源電壓VDD和接地電壓GND連接，來(lái)生成基準(zhǔn)電壓VREF和基準(zhǔn)電流IREF。
[0026]使能信號(hào)輸出電路152具有:電容元件101、第I開(kāi)關(guān)元件102、P溝道MOS晶體管103、電流鏡電路104和反相器105。第I開(kāi)關(guān)元件102是在柵極接受基準(zhǔn)電壓VREF的N溝道MOS晶體管，在基準(zhǔn)電壓VREF比柵極閾值電壓Vth (102)高時(shí)，從斷開(kāi)狀態(tài)轉(zhuǎn)變到接通狀態(tài)。電流鏡電路104由各自的源極與接地電壓GND連接的2個(gè)N溝道MOS晶體管構(gòu)成，在第I開(kāi)關(guān)元件102為接通狀態(tài)時(shí)，起到在該第I開(kāi)關(guān)元件102中流過(guò)相當(dāng)于基準(zhǔn)電流IREF的電流的作用。電容元件101按照被流過(guò)第I開(kāi)關(guān)元件102的電流充電的方式，連接在電源電壓VDD與第I開(kāi)關(guān)元件102之間。反相器105是與電源電壓VDD和接地電壓GND連接的、例如CMOS結(jié)構(gòu)的反相器，在輸入端子接收電容元件101的端子電壓，即電容元件101與第I開(kāi)關(guān)元件102的連接點(diǎn)的電壓VC，并將使能信號(hào)EN輸出到電子電路154。P溝道MOS晶體管103按照柵極與源極相互連接，并通過(guò)體二極管106來(lái)執(zhí)行電容元件101的放電的方式，相對(duì)于電容元件101并聯(lián)連接。
[0027]圖2是用于對(duì)圖1中的電壓檢測(cè)電路的動(dòng)作進(jìn)行說(shuō)明的時(shí)間圖。這里，對(duì)電源剛剛接入之后，電源電壓VDD隨著時(shí)間而單調(diào)增加進(jìn)行說(shuō)明。
[0028]首先，在電源接入時(shí)，電容元件101不保持電荷。也就是說(shuō)，電容元件101的端子間電壓為0V。第I開(kāi)關(guān)元件102維持?jǐn)嚅_(kāi)狀態(tài)。因此，電容元件101與第I開(kāi)關(guān)元件102的連接點(diǎn)的電壓VC與電源電壓VDD保持相同電位地上升。另一方面，反相器105的輸出，即使能信號(hào)EN保持低(Low)電平(OV)。
[0029]若在時(shí)刻tl，電源電壓VDD達(dá)到電壓VI，則基準(zhǔn)電壓電流源153啟動(dòng)。此時(shí)，基準(zhǔn)電壓VREF開(kāi)始被輸出，并向第I開(kāi)關(guān)元件102的柵極施加基準(zhǔn)電壓VREF。
[0030]若在時(shí)刻t2，基準(zhǔn)電壓VREF達(dá)到第I開(kāi)關(guān)元件102的閾值電壓Vth (102)，則該第I開(kāi)關(guān)元件102為接通狀態(tài)，基準(zhǔn)電流IREF開(kāi)始流過(guò)。此時(shí)，由于電流鏡電路104通過(guò)基準(zhǔn)電流IREF，以一定的速度從電容元件101中取出電荷，因此連接點(diǎn)電壓VC隨著時(shí)間的經(jīng)過(guò)而直線性地下降。此時(shí)的連接點(diǎn)電壓的下降的斜率AVC表示為，
[0031]AVC = (IREFXt)/C。
[0032]這里，t是經(jīng)過(guò)時(shí)間，C是電容元件101的靜電電容值。另外，在第I開(kāi)關(guān)元件102變?yōu)榻油顟B(tài)的時(shí)刻，基準(zhǔn)電壓VREF還未達(dá)到所需要的電壓。
[0033]若在時(shí)刻t3，連接點(diǎn)電壓VC達(dá)到反相器105的閾值電壓Vth (105)，則通過(guò)反相器105的反轉(zhuǎn)動(dòng)作，使能信號(hào)EN從低電平(OV)向高(High)電平(VDD)變化。也就是說(shuō)，反相器105將被激活了的使能信號(hào)EN向電子電路154輸出。這里，通過(guò)設(shè)定適當(dāng)?shù)臅r(shí)間來(lái)作為時(shí)刻t2與時(shí)刻t3之間的延遲時(shí)間Td，從而能夠防止在基準(zhǔn)電壓VREF達(dá)到所需要的電壓之前使能信號(hào)EN被激活的誤動(dòng)作。
[0034]在時(shí)刻t4，電容元件101為滿充電，之后基準(zhǔn)電流IREF不流過(guò)第I開(kāi)關(guān)元件102。也就是說(shuō)，基準(zhǔn)電流IREF流過(guò)第I開(kāi)關(guān)元件102的期間，僅為時(shí)刻t2與時(shí)刻t4之間的期間Ti，消耗電流被抑制。
[0035]接收了如上所述那樣被激活的高電平(VDD)的使能信號(hào)EN的電子電路154能夠參照達(dá)到了所需要的電壓的基準(zhǔn)電壓VREF來(lái)穩(wěn)定進(jìn)行動(dòng)作。并且，此狀態(tài)下的使能信號(hào)輸出電路152的消耗電流為零。
[0036]另外，若從電子電路154的穩(wěn)定動(dòng)作狀態(tài)起，電源被切斷并且電源電壓VDD下降，則由于連接點(diǎn)電壓VC為比電源電壓VDD高的狀態(tài)，因此P溝道MOS晶體管103的體二極管106導(dǎo)通。其結(jié)果，能夠使電容元件101可靠地放電，并將該電容元件101恢復(fù)到初始狀態(tài)。
[0037]《第2實(shí)施方式》
[0038]圖3是包含本發(fā)明的第2實(shí)施方式涉及的電壓檢測(cè)電路的電路圖。本實(shí)施方式在圖1的結(jié)構(gòu)中增加了電壓輸出電路155、第2開(kāi)關(guān)元件107。
[0039]電壓輸出電路155是與電源電壓VDD和接地電壓GND連接并進(jìn)行動(dòng)作，基于基準(zhǔn)電壓VREF來(lái)生成調(diào)節(jié)電壓VREG，并將該調(diào)節(jié)電壓VREG作為內(nèi)部電源電壓來(lái)提供給電子電路154的電路,例如由OP放大器(運(yùn)算放大器operat1nal amplifier) 157與電阻分割電路156構(gòu)成。例如，電源電壓VDD為3.3V，調(diào)節(jié)電壓VREG為1.8V。電阻分割電路156具有根據(jù)調(diào)節(jié)電壓VREG來(lái)生成對(duì)OP放大器157的反饋電壓，并調(diào)整為了對(duì)其進(jìn)行監(jiān)視而向第2開(kāi)關(guān)元件107提供的調(diào)節(jié)反饋電壓VFBR的功能。
[0040]第2開(kāi)關(guān)元件107是相對(duì)于電容元件101以及第I開(kāi)關(guān)元件102串聯(lián)連接的N溝道MOS晶體管，在柵極將來(lái)自電壓輸出電路155的調(diào)節(jié)反饋電壓VFBR作為內(nèi)部電壓來(lái)接收，在該調(diào)節(jié)反饋電壓VFBR比規(guī)定的閾值電壓Vth(107)高時(shí)，從斷開(kāi)狀態(tài)轉(zhuǎn)變?yōu)榻油顟B(tài)。
[0041 ] 圖4是用于對(duì)圖3中的電壓檢測(cè)電路的動(dòng)作進(jìn)行說(shuō)明的時(shí)間圖。根據(jù)圖4，在電源電壓VDD的接入后，在時(shí)刻tl，基準(zhǔn)電壓VREF達(dá)到第I開(kāi)關(guān)元件102的閾值電壓Vth (102)，該第I開(kāi)關(guān)元件102為接通狀態(tài)。由于該時(shí)刻的基準(zhǔn)電壓VREF是過(guò)渡狀態(tài)，因此調(diào)節(jié)反饋電壓VFBR也是過(guò)渡狀態(tài)。由于該調(diào)節(jié)反饋電壓VFBR未達(dá)到第2開(kāi)關(guān)元件107的閾值電壓Vth (107)，因此第2開(kāi)關(guān)元件107處于斷開(kāi)狀態(tài)，基準(zhǔn)電流IREF不流過(guò)第I開(kāi)關(guān)元件102以及第2開(kāi)關(guān)元件107的串聯(lián)電路。因此，電容元件101與第2開(kāi)關(guān)元件107的連接點(diǎn)的電壓VC保持與電源電壓VDD相同電位地上升。
[0042]若在時(shí)刻t2，調(diào)節(jié)反饋電壓VFBR達(dá)到第2開(kāi)關(guān)元件107的閾值電壓Vth (107)，則該第2開(kāi)關(guān)元件107為接通狀態(tài)。由此，第I開(kāi)關(guān)元件102與第2開(kāi)關(guān)元件107都為接通狀態(tài)的結(jié)果，導(dǎo)致基準(zhǔn)電流IREF開(kāi)始流過(guò)，電容元件101的充電開(kāi)始。由于以后的動(dòng)作與第I實(shí)施方式相同，因此省略說(shuō)明。
[0043]綜上所述，根據(jù)第2實(shí)施方式，通過(guò)對(duì)基準(zhǔn)電壓VREF與調(diào)節(jié)反饋電壓VFBR進(jìn)行檢測(cè)并輸出使能信號(hào)EN，能夠避免將調(diào)節(jié)電壓VREG作為內(nèi)部電源電壓來(lái)使用的電子電路154的誤動(dòng)作。
[0044]另外，即使將圖3中的第I開(kāi)關(guān)元件102與第2開(kāi)關(guān)元件107各自的位置交換，也能夠得到同樣的效果。
[0045]《第3實(shí)施方式》
[0046]圖5是包含本發(fā)明的第3實(shí)施方式涉及的電壓檢測(cè)電路的電路圖。本實(shí)施方式從圖3的結(jié)構(gòu)中除去第I開(kāi)關(guān)元件102，并將第2開(kāi)關(guān)元件107與電流鏡電路104直接連接。
[0047]根據(jù)第3實(shí)施方式，通過(guò)檢測(cè)調(diào)節(jié)反饋電壓VFBR并輸出使能信號(hào)EN，能夠避免將調(diào)節(jié)電壓VREG作為內(nèi)部電源電壓來(lái)使用的電子電路154的誤動(dòng)作。
[0048]以上，對(duì)第I?第3實(shí)施方式進(jìn)行了說(shuō)明，但本發(fā)明能夠進(jìn)行各種變形。例如，在檢測(cè)3個(gè)以上的電壓的情況下，可以將與其對(duì)應(yīng)的3個(gè)以上的開(kāi)關(guān)元件的串聯(lián)電路插入到電容元件101與電流鏡電路104之間。
[0049]此外，在電子電路154中的使能信號(hào)EN的激活狀態(tài)為低電平的情況下，不需要在使能信號(hào)輸出電路152的輸出段具備具有邏輯反轉(zhuǎn)功能的反相器105。
[0050]產(chǎn)業(yè)上的可利用性
[0051]如上所說(shuō)明的那樣，本發(fā)明涉及的電壓檢測(cè)電路能夠兼得小面積化以及低消耗電流化，并且能夠進(jìn)行誤動(dòng)作的防止，作為電源接通復(fù)位技術(shù)等是有用的。因此，本發(fā)明能夠利用于家用電器、報(bào)警裝置、鐘表、電量計(jì)、特定小功率無(wú)線設(shè)備等電子設(shè)備。
[0052]符號(hào)說(shuō)明:
[0053]101電容元件
[0054]102第I開(kāi)關(guān)元件
[0055]103 P溝道MOS晶體管
[0056]104 電流鏡電路
[0057]105 反相器
[0058]106 體二極管
[0059]107第2開(kāi)關(guān)元件
[0060]152使能信號(hào)輸出電路
[0061]153基準(zhǔn)電壓電流源
[0062]154電子電路
[0063]155電壓輸出電路
[0064]156電阻分割電路
[0065]157OP 放大器
[0066]EN使能信號(hào)
[0067]GND接地電壓
[0068]IREF基準(zhǔn)電流
[0069]VC連接點(diǎn)電壓
[0070]VDD電源電壓
[0071]VFBR調(diào)節(jié)反饋電壓(內(nèi)部電壓)
[0072]VREF基準(zhǔn)電壓
[0073]VREG調(diào)節(jié)電壓(內(nèi)部電源電壓)
[0074]Vth柵極閾值電壓
【權(quán)利要求】
1.一種電壓檢測(cè)電路，具備: 基準(zhǔn)電壓電流源，其生成基準(zhǔn)電壓和基準(zhǔn)電流； 開(kāi)關(guān)元件，其在所述基準(zhǔn)電壓或者基于該基準(zhǔn)電壓而生成的電壓比規(guī)定的閾值電壓高時(shí)，從斷開(kāi)狀態(tài)轉(zhuǎn)變?yōu)榻油顟B(tài)； 電流鏡電路，其使相當(dāng)于所述基準(zhǔn)電流的電流流過(guò)接通狀態(tài)的所述開(kāi)關(guān)元件； 電容元件，其被流過(guò)所述開(kāi)關(guān)元件的電流充電；和 輸出電路，其將基于所述電容兀件的端子電壓而被激活的使能信號(hào)輸出。
2.根據(jù)權(quán)利要求1所述的電壓檢測(cè)電路，其特征在于， 所述開(kāi)關(guān)元件是N溝道MOS晶體管。
3.根據(jù)權(quán)利要求1所述的電壓檢測(cè)電路，其特征在于， 還具備放電電路，該放電電路使存儲(chǔ)在所述電容元件中的電荷放電。
4.根據(jù)權(quán)利要求3所述的電壓檢測(cè)電路，其特征在于， 所述放電電路具有相對(duì)于所述電容元件并聯(lián)連接的P溝道MOS晶體管， 所述P溝道MOS晶體管的柵極與源極相互連接，并通過(guò)所述P溝道MOS晶體管的體二極管來(lái)執(zhí)行所述電容元件的放電。
5.根據(jù)權(quán)利要求1所述的電壓檢測(cè)電路，其特征在于， 所述輸出電路具有反相器，該反相器在輸入端子接收所述電容元件的端子電壓。
6.根據(jù)權(quán)利要求1所述的電壓檢測(cè)電路，其特征在于， 還具備電壓輸出電路，該電壓輸出電路根據(jù)所述基準(zhǔn)電壓來(lái)生成內(nèi)部電壓，并將該內(nèi)部電壓提供給所述開(kāi)關(guān)元件。
7.根據(jù)權(quán)利要求6所述的電壓檢測(cè)電路，其特征在于， 所述電壓輸出電路具有用于對(duì)提供給所述開(kāi)關(guān)元件的電壓進(jìn)行調(diào)整的電阻分割電路。
8.根據(jù)權(quán)利要求1所述的電壓檢測(cè)電路，其特征在于， 還具備: 其他的開(kāi)關(guān)元件，該其他的開(kāi)關(guān)元件相對(duì)于所述開(kāi)關(guān)元件以及所述電容元件串聯(lián)連接；和 電壓輸出電路，該電壓輸出電路根據(jù)所述基準(zhǔn)電壓來(lái)生成內(nèi)部電壓，并將該內(nèi)部電壓提供給所述其他的開(kāi)關(guān)元件， 所述其他的開(kāi)關(guān)元件在從所述電壓輸出電路提供的電壓比規(guī)定的第2閾值電壓高時(shí)，從斷開(kāi)狀態(tài)轉(zhuǎn)變?yōu)榻油顟B(tài)。
9.根據(jù)權(quán)利要求8所述的電壓檢測(cè)電路，其特征在于， 所述其他的開(kāi)關(guān)元件是在柵極接收從所述電壓輸出電路提供的電壓的N溝道MOS晶體管。
10.根據(jù)權(quán)利要求8所述的電壓檢測(cè)電路，其特征在于， 所述電壓輸出電路具有用于對(duì)提供給所述其他的開(kāi)關(guān)元件的電壓進(jìn)行調(diào)整的電阻分害I]電路。
11.一種電子電路，其特征在于， 基于權(quán)利要求1?10的任意I項(xiàng)所述的電壓檢測(cè)電路的輸出，來(lái)判斷所述基準(zhǔn)電壓電流源或者所述電壓輸出電路的啟動(dòng)狀態(tài)。
【文檔編號(hào)】H03K17/22GK104137416SQ201380010983
【公開(kāi)日】2014年11月5日 申請(qǐng)日期:2013年2月6日 優(yōu)先權(quán)日:2012年2月28日
【發(fā)明者】宮本信次, 山根一郎, 藤山博邦 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社