專(zhuān)利名稱(chēng)：電壓檢測(cè)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電壓檢測(cè)電路，尤其涉及有著適合于內(nèi)置在單片機(jī)、ROM、 RAM、 DSP的與低功耗高精度有關(guān)的電壓檢測(cè)電路。
背景技術(shù)：
眾所周知，電壓檢測(cè)電路檢測(cè)供給電壓，當(dāng)該電壓變化到某一設(shè)定值時(shí)， 電壓檢測(cè)電路輸出控制信號(hào)。當(dāng)我們?cè)O(shè)定這一標(biāo)準(zhǔn)電壓值時(shí)，希望電路工作在 任何環(huán)境下，都能在此標(biāo)準(zhǔn)電壓值時(shí)產(chǎn)生輸出控制信號(hào)。在現(xiàn)有技術(shù)的電壓檢 測(cè)電路中，使用Bandgap等結(jié)構(gòu)很容易滿(mǎn)足這一條件，但是功耗往往大于5uA, 在低功耗設(shè)計(jì)中也很難滿(mǎn)足小于0.5uA，并且必須用到很高阻值的電阻，勢(shì)必增 加了芯片面積。
請(qǐng)參見(jiàn)圖1所示，這是現(xiàn)有技術(shù)一種電壓檢測(cè)電路的電原理圖。該電壓檢 測(cè)電路由基準(zhǔn)電壓電路、電阻分壓電路、比較器組成。VDD經(jīng)過(guò)電阻R1與電 阻R2分壓得電壓VIN，與比較器的正極相接，比較器的負(fù)極與基準(zhǔn)電壓VREF 相接。
上述電壓檢測(cè)電路的工作原理是當(dāng)VIN低于VREF時(shí)，比較器輸出VOUT 為低電平，當(dāng)VIN高于VREF時(shí)，比較器輸出VOUT為高電平。VDD的變化 通過(guò)電阻Rl與電阻R2分壓造成VIN電壓值線(xiàn)性變化，而基準(zhǔn)電壓VREF不隨 VDD變化，根據(jù)VOUT的電平變化實(shí)現(xiàn)電壓檢測(cè)功能。
上述現(xiàn)有技術(shù)電壓檢測(cè)電路雖然能在供給電壓變化(下降或者上升)到某 一設(shè)定值時(shí)產(chǎn)生輸出控制信號(hào)，但是在實(shí)際應(yīng)用中存在的缺陷是
1. 為保證低功耗，電阻分壓電路采用很高電阻阻值，芯片面積會(huì)很大；
2. 為保證基準(zhǔn)電壓值不隨溫度變化，采用傳統(tǒng)的Bandgap結(jié)構(gòu)，這種結(jié)構(gòu) 功耗一般大于5uA，無(wú)法實(shí)現(xiàn)低功耗。

發(fā)明內(nèi)容
本發(fā)明提出一種電壓檢測(cè)電路，以解決上述問(wèn)題。
為了達(dá)到上述目的，本發(fā)明提出一種電壓檢測(cè)電路包括施密特整形電路和 電壓調(diào)整電路。施密特整形電路包括輸入端和輸出端，上述輸出端輸出檢測(cè)電 壓。電壓調(diào)整電路耦接電源電壓和上述施密特整形電路，以根據(jù)上述電源電壓 的值輸出一輸入電壓至上述施密特整形電路。其中當(dāng)上述電源電壓大于預(yù)定值 時(shí)，上述輸入電壓由高變低，上述檢測(cè)電壓為低電平，當(dāng)上述電源電壓小于另 一預(yù)定值時(shí)，上述輸入電壓由低變高，上述檢測(cè)電壓為高電平。
可選的，其中電壓調(diào)整電路包括第一增強(qiáng)型MOS管El、第二增強(qiáng)型MOS 管E2、第一耗盡型M0S管D1、第二耗盡型MOS管D2、第一電容C1和第二 電容C2。第一電容Cl連接第一增強(qiáng)型MOS管的源端和接地。第二電容C2連 接電源電壓和第二耗盡型MOS管的源端。第一增強(qiáng)型MOS管的源端連接第一 耗盡型MOS管的漏端、第二增強(qiáng)型MOS管的柵端，第一增強(qiáng)型MOS管的漏 端、柵端均連接上述電源電壓。第二增強(qiáng)型MOS管的漏端連接第二耗盡型MOS 管的柵端、源端和上述施密特整形電路的上述輸入端，第二增強(qiáng)型MOS管的的 源端接地。第一耗盡型MOS管的柵端、源端均接地。第二耗盡型MOS管的漏 端接電源電壓。
可選的，其中第一增強(qiáng)型MOS管和第二增強(qiáng)型MOS管為增強(qiáng)型NMOS管 或者增強(qiáng)型PMOS管。
可選的，其中第一耗盡型MOS管和第二耗盡型MOS管為耗盡型NMOS管 或者耗盡型PMOS管。
本發(fā)明由于采用了上述的技術(shù)方案，使之與現(xiàn)有技術(shù)相比，具有以下的優(yōu) 點(diǎn)和積^L效果
1. 本發(fā)明電壓檢測(cè)值僅與增強(qiáng)型MOS管和耗盡型MOS管的闊值有關(guān)，工 藝一旦確定，電壓檢測(cè)值也確定，精度很高；
2. 本發(fā)明由于采用增強(qiáng)型MOS管和耗盡型MOS管，其閾值電壓絕對(duì)值具 有相反的溫度特性，可得到低溫漂的電壓檢測(cè)值；
3. 本發(fā)明由于采用耗盡型MOS管，功耗僅由耗盡型MOS管決定，容易實(shí) 現(xiàn)電路低功耗；4、本發(fā)明由于未用到高阻值電阻，面積很小，有利于集成電路生產(chǎn)。


圖1所示為先前技術(shù)中的電壓檢測(cè)電路的電原理圖。
圖2為是本發(fā)明低功耗高精度的電壓檢測(cè)電路的電原理圖。
具體實(shí)施例方式
為了更了解本發(fā)明的技術(shù)內(nèi)容，特舉具體實(shí)施例并配合所附圖式說(shuō)明如下。 請(qǐng)參見(jiàn)圖2所示，這是本發(fā)明低功耗高精度的電壓檢測(cè)電路的電原理圖。 本發(fā)明的電壓檢測(cè)電路主要包括施密特整形電路和電壓調(diào)整電路。電壓檢測(cè)電 路具體包括增強(qiáng)型NMOS管El、 E2 (以下用El、 E2簡(jiǎn)稱(chēng))，耗盡型NMOS 管D1、 D2 (以下用Dl、 D2簡(jiǎn)稱(chēng))，電容C1、 C2 (以下用Cl、 C2筒稱(chēng))以及 施密特整形電路。El的源端在VA處接D1的漏端，同時(shí)接E2的柵端，El的漏 端、柵端均接VDD, Dl的柵端、源端均接GND， E2的漏端在VB處接D2的 柵端、源端，同時(shí)接施密特整形電路的輸入端，D2的漏端接VDD， E2的源端 接GND,電容C1兩端分別接GND與VA兩點(diǎn)，電容C2兩端分別接VDD與 VB兩點(diǎn)。由圖2中可以看出，VB為施密特整形電路的輸入電壓，VOUT為施 密特整形電路輸出的檢測(cè)電壓。 本發(fā)明的工作原理是
對(duì)于D1， El支路，Dl管電流Idl等于E1管電流Iel，即<formula>formula see original document page 5</formula>
其中]Un為載流子遷移率，Cox為柵氧電容,Vgsdl為D1管柵源電壓，(W/L)cn
為D1管寬長(zhǎng)比，Vthdl為Dl管闊值電壓，其值為負(fù)電壓值。
<formula>formula see original document page 5</formula>
其中Mn為載流子遷移率，Cox為柵氧電容，Vgsel為El管柵源電壓，(W/L)el為E1管寬長(zhǎng)比，Vthel為El管閾值電壓，其值為正電壓值。 將式2、式3代入式1得到
S恤/化 式4 VA=VDD-Vgsel 式5
對(duì)于E2管，VDD大于某一預(yù)設(shè)值時(shí)，有
VA=Vgse2=Vthe2 式6
其中Vgse2為E2管柵源電壓，Vthe2為E2管閾值電壓，其值為正電壓值，
E2管導(dǎo)通，進(jìn)入飽和區(qū)，又由于
Vdse2=Vgse2-Vthe2 = 0 式7
其中Vdse2為E2管漏源電壓，E2管輸出VB由高變低，經(jīng)過(guò)施密特電路整
形后，VOUT輸出低電平。
由式4、式5、式6、式7得
<formula>formula see original document page 6</formula>
式8
Vthel、 Vthe2是正溫度系數(shù)，IVthdll是負(fù)溫度系數(shù)，選擇合適的Dl管與El 管寬長(zhǎng)比值，使得VOUT翻轉(zhuǎn)時(shí)VDD電壓值不隨溫度變化，達(dá)到精確的電壓 檢測(cè)。
當(dāng)VDD小于另一預(yù)定值時(shí)，如上述原理一致，輸入電壓VB由低變高，VOUT 輸出高電平，達(dá)到電壓檢測(cè)的目的。
Dl， El, D2, E2支路的電流主要由Dl， D2決定，Dl， D2電流由其閾值 電壓決定，根據(jù)式2，選定合適的W/L，可以得到很小的Dl, D2電流，整個(gè)電 路的靜態(tài)功耗可以很好的控制在0.5uA之內(nèi)，實(shí)現(xiàn)低功耗。
在VDD從OV上升時(shí)刻，由于電容C1存在，電容C1兩端電壓不能突變， VA電壓仍保持OV， E2關(guān)閉；由于電容C2存在，電容C2兩端電壓不能突變， VB電壓保持VDD，因此能保證上電初始VOUT狀態(tài)為高電平。
上述實(shí)施例僅說(shuō)明本發(fā)明之用，而非對(duì)本發(fā)明的限制，相關(guān)技術(shù)領(lǐng)域的技 術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以做出各種變換或變化，比如將增強(qiáng)型NMOS管換成增強(qiáng)型PMOS管，耗盡型NMOS管換成耗盡型 PMOS管等，因此所有等同的技術(shù)方案也應(yīng)該屬于本發(fā)明的范疇。
綜上所述，本發(fā)明低功耗高精度的電壓檢測(cè)電路，電壓檢測(cè)值僅與增強(qiáng)型 MOS管和耗盡型MOS管的閾值有關(guān)，工藝確定，電壓檢測(cè)值也確定，可得到 很高精度；由于采用增強(qiáng)型MOS管和耗盡型MOS管，其閾值絕對(duì)值具有相反 溫度特性，可得到低溫漂的電壓檢測(cè)值；由于采用耗盡型MOS管，功耗僅由耗 盡型MOS管決定，容易實(shí)現(xiàn)電路低功耗；由于未用到高阻值電阻，面積很小， 有利于集成電路大生產(chǎn)。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明 所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各 種的更動(dòng)與潤(rùn)飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求書(shū)所界定者為準(zhǔn)。
權(quán)利要求
1.一種電壓檢測(cè)電路，其特征是，包括施密特整形電路，其包括輸入端和輸出端，上述輸出端輸出檢測(cè)電壓；電壓調(diào)整電路，耦接電源電壓和上述施密特整形電路，以根據(jù)上述電源電壓的值輸出一輸入電壓至上述施密特整形電路，其中，當(dāng)上述電源電壓大于預(yù)定值時(shí)，上述輸入電壓由高變低，上述檢測(cè)電壓為低電平，當(dāng)上述電源電壓小于另一預(yù)定值時(shí)，上述輸入電壓由低變高，上述檢測(cè)電壓為高電平。
2. 根據(jù)權(quán)利要求1所述的電壓檢測(cè)電路，其特征是，其中電壓調(diào)整電路包括第一增強(qiáng)型M0S管E1; 第二增強(qiáng)型MOS管E2; 第一耗盡型MOS管Dl; 第二耗盡型MOS管D2;第一電容C1，連接第一增強(qiáng)型MOS管的源端和接地；以及 第二電容C2，連接電源電壓和第二耗盡型MOS管的源端； 其中第一增強(qiáng)型MOS管的源端連接第一耗盡型MOS管的漏端、第二增強(qiáng) 型MOS管的柵端，第一增強(qiáng)型MOS管的漏端、柵端均連接上述電源電壓，第 二增強(qiáng)型MOS管的漏端連接第二耗盡型MOS管的柵端、源端和上述施密特整 形電路的上述輸入端，第二增強(qiáng)型MOS管的的源端接地，第一耗盡型MOS管 的柵端、源端均接地，第二耗盡型MOS管的漏端接電源電壓。
3. 根據(jù)權(quán)利要求2所述的電壓檢測(cè)電路，其特征是，其中第一增強(qiáng)型MOS 管和第二增強(qiáng)型MOS管為增強(qiáng)型NMOS管或者增強(qiáng)型PMOS管。
4. 根據(jù)權(quán)利要求2所述的電壓檢測(cè)電路，其特征是，其中第一耗盡型MOS 管和第二耗盡型MOS管為耗盡型NMOS管或者耗盡型PMOS管。
全文摘要
本發(fā)明提出一種電壓檢測(cè)電路，包括施密特整形電路和電壓調(diào)整電路。施密特整形電路包括輸入端和輸出端，上述輸出端輸出檢測(cè)電壓。電壓調(diào)整電路耦接電源電壓和上述施密特整形電路，以根據(jù)上述電源電壓的值輸出一輸入電壓至上述施密特整形電路。其中當(dāng)上述電源電壓大于預(yù)定值時(shí)，上述輸入電壓由高變低，上述檢測(cè)電壓為低電平，當(dāng)上述電源電壓小于另一預(yù)定值時(shí)，上述輸入電壓由低變高，上述檢測(cè)電壓為高電平。本發(fā)明中的電壓檢測(cè)電路具有高精度、低功耗和面積小的優(yōu)點(diǎn)。
文檔編號(hào)G01R19/165GK101408564SQ20081020289
公開(kāi)日2009年4月15日 申請(qǐng)日期2008年11月18日 優(yōu)先權(quán)日2008年11月18日
發(fā)明者宇 莊, 鵬 羅 申請(qǐng)人:上海貝嶺矽創(chuàng)微電子有限公司