一種為ttl和cmos電路提供電壓轉(zhuǎn)換的接口電路的制作方法
【專利摘要】一種為TTL和CMOS電路提供電壓轉(zhuǎn)換的接口電路，可以有效率地讓TTL輸出電壓下降到CMOS輸入閾值范圍內(nèi)的接口電路。接口電路包括連接到產(chǎn)生一個(gè)等于兩倍的基極發(fā)射極電壓降的輸入電壓閾值的雙極性和場效應(yīng)器件。接口電路也包括了一個(gè)開關(guān)電路部分，它包括一個(gè)P溝道MOS晶體管和一個(gè)N溝道MOS晶體管。
【專利說明】—種為TTL和CMOS電路提供電壓轉(zhuǎn)換的接ロ電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種接ロ電路，更具體的說，涉及ー種使用在TTL電路到CMOS電路的接ロ電路。
【背景技術(shù)】
[0002]互補(bǔ)MOS (CMOS)是ー種在IC領(lǐng)域，并且是ー種利用P溝道/N溝道場效應(yīng)技術(shù)的PNP/NPN雙極型互補(bǔ)晶體管對的邏輯延續(xù)最新的互補(bǔ)入ロ。
[0003]CMOS電路在應(yīng)用中如此受歡迎是因?yàn)檫@些電路工作所需的功率很低。
[0004]TTL電路通常工作在5V或者小于5V的ら下，或者在ー個(gè)邏輯電平“ I”的輸出電壓V，通常在2.4到3.5V?；パa(bǔ)MOS電路在另一方面將工作在3到15V下，開關(guān)閾值，，約為Vcc的一半。當(dāng)兩個(gè)電路的ら都為5V時(shí)，可以直接用TTL電路的輸出來驅(qū)動(dòng)CMOS電路，但是需要上拉電阻，并且溫度上限也提升了。有些系列的CMOS電路不能直接被TTL電路的輸出驅(qū)動(dòng)，即使是在5V的k下，因?yàn)镃MOS電路的Vcc高于5V。對于需要Vcc在10V或者是15V的CMOS電路，就不適合TTL的輸出來驅(qū)動(dòng)CMOS輸入門，因?yàn)闉榱饲袚QCMOS輸入門所需的2り電壓(對于10V的Vcc是7.5V，對于15V的Vcc是10V)高于TTL的輸出V (高電平)。
[0005]除了上述提到的使用通常是用在k和TTL輸出/CMOS輸入線之間的上拉電阻，為了減少邏輯閾值的COMS設(shè)計(jì)已經(jīng)被使用，但是它要忍受初始電壓公差和隨溫度而變化。
[0006]因此，存在這樣的需求，來提供ー種能夠納入ー個(gè)CMOS芯片來轉(zhuǎn)換TTL電路的邏輯輸出“ I”或“0”成為適合CMOS電路接收的“ I”或“0”的輸入的接ロ電路。

【發(fā)明內(nèi)容】

[0007]因此，本發(fā)明的ー個(gè)目的是為了從TTL輸出到CMOS門的數(shù)字邏輯轉(zhuǎn)換提供ー個(gè)改進(jìn)的接ロ電路。
[0008]本發(fā)明的進(jìn)ー步目的是提供一個(gè)改進(jìn)的接ロ電路。在制作和連接CMOS裝置的時(shí)候，使用雙極型晶體管裝置組裝，來提供接ロ電路。提供一個(gè)允許CMOS門開關(guān)來跟蹤TTL的輸出的接ロ電路，也是本發(fā)明的ー個(gè)目的。
[0009]本發(fā)明的技術(shù)解決方案是:
依據(jù)本發(fā)明的ー個(gè)實(shí)例，為了耦合雙極型(TTL)電路的輸出到ー個(gè)MOS型電路(CMOS)的輸入的接ロ電路被公開了。接ロ電路包括了一個(gè)電流調(diào)節(jié)和偏置電壓產(chǎn)生裝置，來調(diào)節(jié)電流和產(chǎn)生ー個(gè)偏置電壓源。電流調(diào)節(jié)和偏置電壓產(chǎn)生裝置包括(a)雙極型晶體管裝置，用來穩(wěn)定電流和在提供ー個(gè)在一定水平的偏置電壓輸出和(b)連接到雙極型晶體管裝置的MOS晶體管裝置，來為雙極型晶體管裝置提供ー個(gè)電流吸收端。接ロ電路同樣包括連接到電流調(diào)節(jié)和偏置電壓產(chǎn)生裝置的電壓轉(zhuǎn)換裝置，來將雙極型(TTL)電路接收的電壓輸入轉(zhuǎn)換成ー個(gè)適合驅(qū)動(dòng)MOS型電路(CMOS)的電平電壓，并且和從雙極型(TTL)電路接收的輸入信號相對應(yīng)。
[0010]接ロ電路包括四個(gè)NPN雙極型晶體管，兩個(gè)P溝道MOS晶體管，五個(gè)N溝道MOS晶體管，一個(gè)11 Okih - ohm的電阻和一
個(gè)5pf的電容。四個(gè)NPN晶體管的集電極連接到Vcv總線。兩個(gè)P溝道MOS晶體管都用來作為50倍微放大電流源。四個(gè)NPN晶體管其中的三個(gè)用在達(dá)靈頓射極跟隨器配置中。達(dá)靈頓中的第三個(gè)NPN晶體管通過一個(gè)110 kilo-ohm的電阻接地。其它兩個(gè)發(fā)射極都分別連接到一個(gè)漏極或者兩個(gè)P溝道MOS晶體管其中之一的引線，而源極或者兩個(gè)P溝道MOS晶體管其中之一的引線接地。兩個(gè)NPN晶體管的基極連接在一起，并且通過一個(gè)50沾P溝道MOS晶體管電流源。這些基極同樣連接到N溝道MOS晶體管的漏極或者引線，并且這個(gè)N溝道MOS晶體管的源極引線接地。第四個(gè)NPN晶體管(非達(dá)靈頓連接)的發(fā)射極連接到另一個(gè)N溝道MOS晶體管的漏極或者引線，它的源極也接地。四個(gè)N溝道MOS晶體管的柵極都連接到IlOK電阻沒有接地的一端。
[0011]實(shí)際電壓轉(zhuǎn)換器是使用第二 P溝道50M電流源MOS晶體管和一個(gè)連接的N溝道MOS晶體管實(shí)現(xiàn)的。P溝道MOS電流源晶體管的源極連接到Vcc總線，并且漏極連接到N溝道MOS晶體管的漏極，這個(gè)N溝道MOS晶體管的源極是CMOS芯片的輸入線，并且將會(huì)連接到TTL的輸出 。第五個(gè)N溝道MOS晶體管的柵極連接到一個(gè)連接非達(dá)靈頓連接的NPN晶體管發(fā)射極的導(dǎo)線。這種連接提供了一個(gè)接近穩(wěn)定的2.4V的源極，作為一個(gè)第五N溝道柵極總線，并且可以用來偏置其它電壓轉(zhuǎn)換對的柵極。來源于互補(bǔ)對的漏極/漏極連接的CMOS開關(guān)輸入包括P溝道50ii4電流源MOS晶體管和連接的N溝道MOS晶體管，它的源極連接到TTL輸出端。
[0012]本發(fā)明的上述和其他目的、特性并且優(yōu)勢明顯，將從以下更特定的描述體現(xiàn)發(fā)明，如附圖。
[0013]對比專利文獻(xiàn):CN202353545U基于熱插拔的TTL/CM0S轉(zhuǎn)RS232的電平轉(zhuǎn)換接口電路 201120501463.8。
[0014]【專利附圖】

【附圖說明】:
圖1是本發(fā)明的接口電路的一個(gè)電氣原理圖。
[0015]【具體實(shí)施方式】:
根據(jù)唯一的圖，Vcc總線(連接到一個(gè)提供從5到15V的電源，通常為15V)連接到NPN晶體管Q3，Q4，Q5和Q6的集電極?；鶚O或者引線Q3和Q6通過導(dǎo)線2連接在一起，導(dǎo)線2同樣連接了 P溝道MOS晶體管Ql的漏極引線。MOS晶體管Ql的源極引線連接到Fcc總線
I。Ql和Q2 (電壓轉(zhuǎn)換器對其中之一在唯一的圖的底部)是匹配的P溝道MOS晶體管作為50ii4電流源。MOS晶體管Ql正向偏置NPN晶體管Q3和Q6并且有助于MOS N溝道晶體管Q9的漏極電流來作為一個(gè)電流吸收器。
[0016]NPN晶體管Q3，Q4和Q5共集電極連接在一起，通過N溝道MOS晶體管Q8和Q7，達(dá)靈頓排列并且Q3和Q4的發(fā)射極分別連接到地電勢，這與Q9 —樣作為電流吸收器。NPN晶體管Q5的發(fā)射極通過一個(gè)IlOK的電阻R連接到地電勢。IlOK的電阻R未接地的一端連接到一個(gè)公共的導(dǎo)線3到N溝道MOS晶體管Q7，Q8，Q9和QlO的柵極，并且N溝道MOS晶體管QlO的源極全部接地。
[0017]因此，IlOK電阻R連接到N溝道MOS晶體管Q7，Q8，Q9和QlO的柵極，在引線3處提供一個(gè)公共偏壓。在偏置引線3處的電壓是IlOK電阻兩端的由從^到地電勢的通過NPN晶體管Q5的集電極和發(fā)射極的電流所引起的電壓降。在N溝道MOS裝置Q7，Q8，Q9和QlO (K7w)的柵極在偏置引線3的電壓閾值由于通過77ftf ofe?電阻R的電壓降，正向偏置 N溝道MOS晶體管Q7，Q8，Q9和Q10。通過Q7的漏電流來自通過Q4的匕，通過Q8的漏電流來自通過Q3的Vcc,通過Q9的漏電流來自5(〕如電流源P溝道晶體管Ql，它的漏極通過導(dǎo)線2同樣連接到Q3和Q6的基極。一個(gè)5pf的穩(wěn)定電容器C連接在地電勢和一個(gè)Q3和Q6 的基極與Ql和Q9的漏極的引線所形成的公共點(diǎn)之間。
[0018]來自于公共偏置引線3的Q9柵極的電壓Kw維持一個(gè)漏電流通過Q9 (作為一個(gè)電流吸收器)50M電流中的大部分電流來自于電流源Q1。偏置引線3也連接到N溝道晶體管QlO正向偏置QlO來調(diào)整來自^的通過晶體管Q6的電流，因而作為一個(gè)NPN晶體管Q6 的電流偏置。一條柵偏壓總線或者導(dǎo)線4連接到來自NPN晶體管Q6的發(fā)射極，它連接到N 溝道MOS晶體管QlO的漏極引線。
[0019]電流調(diào)節(jié)器(達(dá)靈頓)包括Q3，Q4和Q5的功能是驅(qū)動(dòng)?xùn)牌珘簩?dǎo)線3來在其上產(chǎn)生一個(gè)電平，以允許Q9運(yùn)載50如(在50江4時(shí)的Vthn)通常是IV。導(dǎo)線4的電平通常是兩倍基極-發(fā)射極節(jié)點(diǎn)(2)的和，其中V詘約為0.7V加上在偏置引線3上的柵偏壓Vmv大約為IV。 因此，維持在柵偏壓總線上或者導(dǎo)線4上的電壓值，對于所有適當(dāng)匕的值約為2.4V。上面所描述的在虛線框7內(nèi)的電流調(diào)節(jié)/柵偏壓產(chǎn)生器可以用作一個(gè)獨(dú)立的電路或者作為一個(gè) CMOS集成電路的一部分。這部分電路的三個(gè)端(如虛線框7所示)將會(huì)是Vcc，地電勢和柵偏壓導(dǎo)線4。
[0020]雖然只有一個(gè)電壓轉(zhuǎn)換顯示在電路部分虛線框8，當(dāng)需要許多CMOS門輸入，另外的電壓轉(zhuǎn)換電路部分可以被添加到開關(guān)。每個(gè)電壓轉(zhuǎn)換電路需要四個(gè)端，地電勢、到TTL 輸出的端子5和到CMOS輸入門的端子6。
[0021]電壓轉(zhuǎn)換器(虛線框8)包括50如電流源P溝道MOS晶體管Q2的電流源，它的柵極接地，還有一個(gè)N溝道MOS晶體管Ql I，其柵極連接到柵偏壓總線或?qū)Ь€4。這使Qll的 K—等于參照N溝道MOS，Q9。這使K7w抵消，并且使開關(guān)點(diǎn)處于輸入點(diǎn)，節(jié)點(diǎn)5，成為2VBE, 恰好是TTL邏輯閾值，并且具有相同的溫度特性。Q2的源極引線連接到它的漏極連接到Qll的漏極。Qll的源極連接到端子5，并且作為來自于一個(gè)TTL輸出端的輸入。在Q2 和Qll之間的公共的漏極線連接到端子6，作為CMOS門輸入引線。
[0022]邏輯“0”工作:如上所述，Q2和Ql是相匹配的，并且都是用作的電流源。N溝道晶體管Qll的柵極保持在2匕或大約2.4V。當(dāng)端子5從TTL輸出是在輸出低電平()(邏輯“0”= 0.2到0.4V)，由于柵電壓在2到2.2V，Q11導(dǎo)通。因此，當(dāng)Qll是開啟或?qū)?，它的作為一個(gè)電流吸收器來吸收所有Q2的電流。在端子6處的電壓是CMOS輸入，現(xiàn)在等于通過Qll的漏/源壓降，或者說是對于芯片上的邏輯為低電壓狀態(tài)(“O”)。
[0023]邏輯“I”工作:當(dāng)TTL電路的輸出是高電平，邏輯“I” (V0ff), Ki提供到端子5，最低是2.4V到3.4V。Qll的柵源的有效電壓在這種情況下是從零到-1。這使得Qll關(guān)閉， 因此在端子6的電壓是CMOS門的輸入，上升到非常接近Vcc，因此造就了一個(gè)可靠的開關(guān)保證，遠(yuǎn)高于CMOS開關(guān)閾值。
[0024]本領(lǐng)域技術(shù)人員也會(huì)理解，本發(fā)明可以不同于上述的實(shí)例，所描述的實(shí)例僅為了說明的目的，而不是限制性的，并且本發(fā)明僅由權(quán)利要求限定范圍。
【權(quán)利要求】
1.一種為TTL和CMOS電路提供電壓轉(zhuǎn)換的接ロ電路，其特征是:接ロ電路，特別是用來耦合一個(gè)TTL電路的輸出到ー個(gè)CMOS電路的輸入端的接ロ電路包括:電流調(diào)節(jié)的和產(chǎn)生偏置電壓源的裝置，連接到所述電流調(diào)節(jié)和偏置電壓產(chǎn)生裝置的偏置電壓源，用來將任何從ー個(gè)TTL電路的輸出接收到的輸入電壓轉(zhuǎn)換到ー個(gè)適合驅(qū)動(dòng)ー個(gè)CMOS電路的電平，并且與從ー個(gè)TTL電路的輸出接收到的輸入電壓信號相一致，電流調(diào)節(jié)和產(chǎn)生偏置電壓源的裝置，包括雙極型晶體管裝置，它有多個(gè)晶體管電耦合在每個(gè)基極，為了調(diào)節(jié)電流并且提供一個(gè)在ー個(gè)確定的值上的偏置電壓輸出，并且MOS晶體管裝置有許多連接到雙極型晶體管裝置的所述的許多的晶體管的電極的MOS晶體管，來為所述雙極型晶體管裝置提供ー個(gè)電流吸收端；雙極型晶體管裝置包括許多NPN晶體管裝置，每個(gè)MOS晶體管裝置的MOS晶體管都電耦合到ー個(gè)不同的雙極型晶體管裝置的雙極型晶體管的發(fā)射極；所述許多的NPN晶體管裝置包括四個(gè)NPN晶體管裝置，其中的三個(gè)作為共集電極、達(dá)靈頓晶體管被連接，達(dá)林頓NPN晶體管中的一個(gè)基極連接到第四個(gè)NPN晶體管裝置；其中四個(gè)NPN晶體管的集電極連接到一個(gè)電壓源匕；M0S晶體管裝置包括許多N溝道MOS晶體管裝置；接ロ電路包括ー個(gè)連接到每個(gè)N溝道MOS晶體管裝置的柵極的電阻；接ロ電路包括電流源P溝道MOS晶體管裝置和一個(gè)連接到電流源P溝道的漏極的電容；N溝道晶體管裝置還包括四個(gè)N溝道MOS晶體管裝置；接ロ電路還包括一個(gè)電流源P溝道MOS晶體管裝置，所述電流源P溝道MOS晶體管裝置連接到N溝道MOS晶體管裝置的其中之一；其中電流源P溝道MOS晶體管裝置連接到所述N溝道MOS晶體管裝置之一的漏極，所述電流源P溝道MOS晶體管裝置的源極連接到一個(gè)電壓源(匕)；其中雙極型晶體管裝置包括許多NPN晶體管裝置；其中NPN晶體管裝置包括四個(gè)N溝道MOS晶體管裝置，其中的三個(gè)作為共集電極、達(dá)靈頓晶體管被連接，達(dá)林頓NPN晶體管中的一個(gè)基極連接到第四個(gè)NPN晶體管裝置；其中四個(gè)NPN晶體管的集電極連接到一個(gè)電壓源Vcc ;接ロ電路包括一個(gè)連接到每個(gè)N溝道MOS晶體管裝置的柵極的電阻；接ロ電路包括電流源P溝道MOS晶體管裝置和一個(gè)連接到電流源P溝道的漏極的電容；其中電阻連接到這些NPN晶體管裝置其中之一的發(fā)射極；其中電阻連接在地電勢和達(dá)靈頓晶體管連接的NPN晶體管裝置其中之一的發(fā)射極之間；接ロ電路包括一個(gè)電流源P溝道MOS晶體管裝置連接到所述的那些N溝道MOS晶體管裝置的其中之一，電流源P溝道MOS晶體管裝置有一個(gè)柵電極連接到地電勢，電流源P溝道MOS晶體管裝置的源極連接到一個(gè)電壓源(匕);其中每個(gè)NPN晶體管裝置的發(fā)射極都連接到N溝道MOS晶體管裝置的ー個(gè)漏電極；其中每個(gè)N溝道MOS晶體管裝置的源電極都連接到地電勢。
2.根據(jù)權(quán)利要求1所述的ー種為TTL和CMOS電路提供電壓轉(zhuǎn)換的接ロ電路，其特征是:一個(gè)接ロ電路，特別是用來耦合一個(gè)TTL電路的輸出到ー個(gè)CMOS電路的輸入端的接ロ電路包括:電流調(diào)節(jié)的和產(chǎn)生偏置電壓源的裝置，連接到所述電流調(diào)節(jié)和偏置電壓產(chǎn)生裝置的偏置電壓源，用來將任何從ー個(gè)TTL電路的輸出接收到的輸入電壓轉(zhuǎn)換到ー個(gè)適合驅(qū)動(dòng)ー個(gè)CMOS電路的電壓水平，并且與從ー個(gè)TTL電路的輸出接收到的輸入電壓信號相一致，所述電壓轉(zhuǎn)換裝置包括ー個(gè)MOS晶體管互補(bǔ)裝置，MOS晶體管互補(bǔ)裝置其中ー個(gè)的柵極電耦合到電流調(diào)節(jié)和產(chǎn)生偏置電壓源的裝置的輸出端，MOS晶體管互補(bǔ)裝置其中一個(gè)的電極電耦合到一個(gè)相應(yīng)的另ー個(gè)MOS晶體管互補(bǔ)裝置的電極；M0S晶體管互補(bǔ)裝置其中之一包括一個(gè)電流源P溝道MOS晶體管裝置，另ー個(gè)所述的MOS晶體管互補(bǔ)裝置包括ー個(gè)N溝道MOS晶體管開關(guān)裝置，它串聯(lián)到所述電流源P溝道MOS晶體管裝置；其中電流源P溝道MOS晶體管裝置的漏極連接到所述N溝道MOS開關(guān)晶體管裝置的漏極；其中電流源P溝道MOS 晶體管裝置的柵極連接到地電勢，電流源P溝道MOS晶體管裝置的源極連接到一個(gè)電壓源 (I);其中N溝道MOS開關(guān)晶體管的源極連接到一個(gè)TTL輸出端，N溝道MOS開關(guān)晶體管的漏極同樣連接到一個(gè)CMOS輸入端，N溝道MOS晶體管的柵極連接到所述電流調(diào)節(jié)器的偏置電壓源和偏置電壓產(chǎn)生器裝置，偏置電壓大約在2.4伏；其中電流調(diào)節(jié)和產(chǎn)生偏置電壓源的裝置包括雙極型晶體管裝置，它有多個(gè)晶體管電耦合在每個(gè)基極，為了調(diào)節(jié)電流并且提供一個(gè)在一個(gè)確定的值上的偏置電壓輸出，并且MOS晶體管裝置有許多連接到雙極型晶體管裝置的所述的許多的晶體管的電極的MOS晶體管，來為所述雙極型晶體管裝置提供一個(gè)電流吸收端，所示MOS晶體管裝置包括一些N溝道MOS晶體管裝置；其中電流調(diào)節(jié)和產(chǎn)生偏置電壓源的裝置包括雙極型晶體管裝置，它有多個(gè)晶體管電耦合在每個(gè)基極，為了調(diào)節(jié)電流并且提供一個(gè)在一個(gè)確定的值上的偏置電壓輸出，并且MOS晶體管裝置有許多連接到雙極型晶體管裝置的所述的許多的晶體管的電極的MOS晶體管，來為所述雙極型晶體管裝置提供一個(gè)電流吸收端；其中雙極型晶體管裝置包括一些NPN晶體管裝置，這些NPN晶體管裝置包括四個(gè)NPN晶體管裝置，其中的三個(gè)作為共集電極、達(dá)靈頓晶體管被連接，達(dá)林頓NP N 晶體管中的一個(gè)基極連接到第四個(gè)NPN晶體管裝置，其中四個(gè)NPN晶體管的集電極連接到一個(gè)電壓源Kc。
【文檔編號】H03K19/0185GK103607193SQ201310541698
【公開日】2014年2月26日 申請日期:2013年11月6日 優(yōu)先權(quán)日:2013年11月6日
【發(fā)明者】不公告發(fā)明人 申請人:蘇州貝克微電子有限公司