帶有由二極管電路互連的有源器件和隔離結(jié)構(gòu)的半導(dǎo)體器件和驅(qū)動(dòng)電路及制造方法
【專利摘要】本發(fā)明涉及帶有由二極管電路互連的有源器件和隔離結(jié)構(gòu)的半導(dǎo)體器件和驅(qū)動(dòng)電路及制造方法。提供了一種半導(dǎo)體器件，包括：半導(dǎo)體襯底，具有第一導(dǎo)電類型和襯底頂表面；埋層，位于所述襯底頂表面下，其中所述埋層具有不同于所述第一導(dǎo)電類型的第二導(dǎo)電類型；下沉區(qū)域，位于所述襯底頂表面和所述埋層之間，其中所述下沉區(qū)域具有所述第二導(dǎo)電類型，并且隔離結(jié)構(gòu)由所述下沉區(qū)域和所述埋層形成;有源器件，位于所述隔離結(jié)構(gòu)所包含的半導(dǎo)體襯底部分內(nèi)，其中所述有源器件包括所述第二導(dǎo)電類型的體區(qū)，其中所述體區(qū)和所述隔離結(jié)構(gòu)通過(guò)具有所述第一導(dǎo)電類型的所述半導(dǎo)體襯底的一部分隔開(kāi)，以及二極管電路，連接在所述隔離結(jié)構(gòu)和所述體區(qū)之間。
【專利說(shuō)明】帶有由二極管電路互連的有源器件和隔離結(jié)構(gòu)的半導(dǎo)體器件和驅(qū)動(dòng)電路及制造方法
[0001]相關(guān)申請(qǐng)
[0002]本申請(qǐng)是2012年6月29日申請(qǐng)的美國(guó)專利申請(qǐng)?zhí)?3/538，565的共同決的部分接續(xù)，并且轉(zhuǎn)讓給與本申請(qǐng)相同的受讓人。
【技術(shù)領(lǐng)域】
[0003]實(shí)施例通常涉及半導(dǎo)體器件及其制造方法，更確切地說(shuō)涉及帶有隔離結(jié)構(gòu)的橫向擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)器件。
【背景技術(shù)】
[0004]在某些包括電感負(fù)載的片上系統(tǒng)(SOC)應(yīng)用中，某些節(jié)點(diǎn)在開(kāi)關(guān)期間可能會(huì)經(jīng)歷負(fù)電位，這可能會(huì)導(dǎo)致將顯著的電流注入到襯底中。注入到襯底中的載流子可能干擾相鄰電路并且不利地影響其運(yùn)作。
[0005]因此，就不斷需要可以克服這一困難和提供改進(jìn)性能的改進(jìn)的器件結(jié)構(gòu)、材料以及制造方法。還進(jìn)一步期望采用的方法、材料以及結(jié)構(gòu)與現(xiàn)今制造能力和材料相容，并且不需要對(duì)可用的制造程序進(jìn)行實(shí)質(zhì)性修改或不需要大幅增加制造成本。此外，結(jié)合附圖和前述的【技術(shù)領(lǐng)域】和背景，從后續(xù)的詳細(xì)說(shuō)明書(shū)和所附的權(quán)利要求中來(lái)看，各種實(shí)施例的其它所需特征和特性將變得清楚。
【專利附圖】

【附圖說(shuō)明】
[0006]結(jié)合以下附圖，以下的實(shí)施例將會(huì)得到描述，其中類似的數(shù)字表示類似的元素，以及
[0007]圖1示出了根據(jù)實(shí)施例的包括被配置以驅(qū)動(dòng)包括電感負(fù)載的外部電路的驅(qū)動(dòng)電路的電子系統(tǒng)的簡(jiǎn)化圖；
[0008]圖2示出了根據(jù)實(shí)施例的帶有包括肖特基二極管的二極管電路的P-類型、橫向擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(PLDMOSFET)的截面圖；
[0009]圖3示出了根據(jù)實(shí)施例的圖2的PLDMOSFET的簡(jiǎn)化電路表征；
[0010]圖4示出了根據(jù)可選實(shí)施例的圖2的PLDMOSFET的簡(jiǎn)化電路表征，帶有包括與肖特基二極管串聯(lián)的電阻網(wǎng)絡(luò)的二極管電路；
[0011]圖5示出了根據(jù)另一可選實(shí)施例的圖2的PLDMOSFET的簡(jiǎn)化電路表征，帶有包括與肖特基二極管并聯(lián)的電阻網(wǎng)絡(luò)的二極管電路；
[0012]圖6示出了根據(jù)可選實(shí)施例的帶有包括PN結(jié)二極管的二極管電路的PLDMOSFET的截面圖；
[0013]圖7示出了根據(jù)另一可選實(shí)施例的帶有包括多晶硅二極管的二極管電路的PLDMOSFET的截面圖；
[0014]圖8示出了根據(jù)實(shí)施例的圖6和圖7的PLDMOSFET的簡(jiǎn)化電路表征；[0015]圖9示出了根據(jù)可選實(shí)施例的圖6和圖7的PLDMOSFET的簡(jiǎn)化電路表征，帶有包括與PN結(jié)二極管串聯(lián)的電阻網(wǎng)絡(luò)的二極管電路；
[0016]圖10示出了根據(jù)另一可選實(shí)施例的圖6、圖7的PLDMOSFET的簡(jiǎn)化電路表征，帶有包括與PN結(jié)二極管并聯(lián)的電阻網(wǎng)絡(luò)的二極管電路；
[0017]圖11示出了根據(jù)實(shí)施例的PLDMOSFET的截面圖，帶有包括一個(gè)或多個(gè)肖特基二極管和一個(gè)或多個(gè)PN結(jié)二極管的組合的二極管電路；
[0018]圖12示出了根據(jù)實(shí)施例的圖11的PLDMOSFET的簡(jiǎn)化電路表征；
[0019]圖13示出了根據(jù)可選實(shí)施例的PLDMOSFET的截面圖，帶有包括一個(gè)或多個(gè)肖特基二極管和一個(gè)或多個(gè)PN結(jié)二極管的組合的二極管電路；
[0020]圖14示出了根據(jù)實(shí)施例的圖13的PLDMOSFET的簡(jiǎn)化電路表征；
[0021]圖15示出了根據(jù)實(shí)施例的電子系統(tǒng)的簡(jiǎn)化圖，其中該電子系統(tǒng)包括被配置以驅(qū)動(dòng)包括電感負(fù)載的外部電路的驅(qū)動(dòng)電路；
[0022]圖16示出了根據(jù)可選實(shí)施例的帶有包括肖特基二極管的二極管電路的PLDMOSFET的截面圖；
[0023]圖17示出了根據(jù)實(shí)施例的圖16的PLDMOSFET的簡(jiǎn)化電路表征；
[0024]圖18示出了根據(jù)可選實(shí)施例的圖16的PLDMOSFET的簡(jiǎn)化電路表征，帶有包括與肖特基二極管串聯(lián)的電阻網(wǎng)絡(luò)的二極管電路；
[0025]圖19示出了根據(jù)另一可選實(shí)施例的圖16的PLDMOSFET的簡(jiǎn)化電路表征，帶有包括與肖特基二極管并聯(lián)的電阻網(wǎng)絡(luò)的二極管電路；
[0026]圖20示出了根據(jù)可選實(shí)施例的帶有包括PN結(jié)二極管的二極管電路的PLDMOSFET的截面圖；
[0027]圖21示出了根據(jù)另一可選實(shí)施例的帶有包括多晶硅二極管的二極管電路的PLDMOSFET的截面圖；
[0028]圖22示出了根據(jù)可選實(shí)施例的圖20和圖21的PLDMOSFET的簡(jiǎn)化電路表征；
[0029]圖23示出了根據(jù)可選實(shí)施例的圖20、圖21的PLDMOSFET的簡(jiǎn)化電路表征，帶有包括與PN結(jié)二極管串聯(lián)的電阻網(wǎng)絡(luò)的二極管電路；
[0030]圖24示出了根據(jù)另一可選實(shí)施例的圖20、圖21的PLDMOSFET的簡(jiǎn)化電路表征，帶有包括與PN結(jié)二極管并聯(lián)的電阻網(wǎng)絡(luò)的二極管電路；
[0031]圖25示出了根據(jù)實(shí)施例的PLDMOSFET的截面圖，帶有包括一個(gè)或多個(gè)肖特基二極管和一個(gè)或多個(gè)PN結(jié)二極管的組合的二極管電路；
[0032]圖26示出了根據(jù)實(shí)施例的圖25的PLDMOSFET的簡(jiǎn)化電路表征；
[0033]圖27示出了根據(jù)可選實(shí)施例的PLDMOSFET的截面圖，帶有包括一個(gè)或多個(gè)肖特基二極管和一個(gè)或多個(gè)PN結(jié)二極管的組合的二極管電路；
[0034]圖28示出了根據(jù)實(shí)施例的圖27的PLDMOSFET的簡(jiǎn)化電路表征；
[0035]圖29根據(jù)各種實(shí)施例的下沉區(qū)域、肖特基接觸、或PN結(jié)二極管的穿過(guò)襯底頂面處的下沉區(qū)域一路延伸的P-類型區(qū)域的環(huán)形配置的簡(jiǎn)化頂視圖；
[0036]圖30示出了根據(jù)實(shí)施例的下沉區(qū)域和PN結(jié)二極管的沒(méi)有穿過(guò)襯底頂面處的下沉區(qū)域一路延伸的P-類型區(qū)域的環(huán)形配置的簡(jiǎn)化頂視圖；
[0037]圖31示出了根據(jù)實(shí)施例的下沉區(qū)域、第一 PN結(jié)二極管的第一 P-類型區(qū)域、以及第二 PN結(jié)二極管的第二 P-類型區(qū)域的環(huán)形配置的簡(jiǎn)化頂視圖；
[0038]圖32示出了根據(jù)另一可選實(shí)施例的在圍繞器件的有源區(qū)域的環(huán)形下沉區(qū)域周?chē)?，以交替布置?lái)布置的肖特基接觸和P-類型區(qū)域的配置的簡(jiǎn)化頂視圖；以及
[0039]圖33示出了根據(jù)各種實(shí)施例的形成圖2、圖6、圖7、圖11、圖13、圖16、圖20、圖
21、圖25以及圖27中所說(shuō)明的器件的方法，并且將這些器件合并到帶有電感負(fù)載的系統(tǒng)的簡(jiǎn)化流程圖。
【具體實(shí)施方式】
[0040]以下的詳細(xì)說(shuō)明書(shū)僅僅是示例的，不旨在限定本發(fā)明或本申請(qǐng)以及本發(fā)明的使用。此外，也不旨在被先前【技術(shù)領(lǐng)域】、背景、或以下詳細(xì)說(shuō)明書(shū)中的任何明示或暗示的理論所限定。為了簡(jiǎn)便以及清晰的說(shuō)明，【專利附圖】

【附圖說(shuō)明】了構(gòu)造的一般方式，并且說(shuō)明書(shū)以及眾所周知的特征和技術(shù)的細(xì)節(jié)或可被忽略以避免不必要地模糊本發(fā)明。此外，附圖中的元素不一定按比例繪制。例如，附圖中的一些元素或區(qū)域的尺寸相對(duì)于其它元素或區(qū)域或可被夸大以幫助提高對(duì)本發(fā)明實(shí)施例的理解。說(shuō)明書(shū)以及權(quán)利要求中的術(shù)語(yǔ)“第一”、“第二”、“第三”、“第四”等等，如果有的話，或可被用于區(qū)分相似元素之間并且不一定用于描述特定順序或時(shí)間順序。應(yīng)了解術(shù)語(yǔ)的這種用法在適當(dāng)?shù)那闆r下是可以互換的以便本發(fā)明所描述的實(shí)施例例如，能夠以不是本發(fā)明所說(shuō)明的順序或不同于本發(fā)明所描述的其它方式被使用。此外，術(shù)語(yǔ)“包括”、“包含”、“有”或其的任何變化形式旨在涵蓋非排他性內(nèi)容，以便包括一列元素或步驟的過(guò)程、方法、物件、或器具不需要被限定于那些元素或步驟，但可能包括其它沒(méi)有明確列出的或是這個(gè)過(guò)程、方法、物件、或器具固有的其它元素或步驟。說(shuō)明書(shū)和權(quán)利要求中的術(shù)語(yǔ)“左邊”、“右邊”、“里面”、“外面”、“前面”、“后面”、“向上”、“向下”、“底部”、“頂部”、“之上”、“之下”、“上面”、“下面”等等，如果有的話，是被用于描述相對(duì)位置并且不一定用于描述空間中的固定位置。應(yīng)了解本發(fā)明所描述的實(shí)施例或可在其它情況下而不是本發(fā)明所說(shuō)明的或以其它方式所描述的情況下被使用。本發(fā)明所使用的術(shù)語(yǔ)“耦合”被定義為以一種電或非電方式直接或間接連接。本發(fā)明所描述的各種實(shí)施例是通過(guò)特定導(dǎo)電類型的半導(dǎo)體器件以及結(jié)構(gòu)說(shuō)明的，該半導(dǎo)體器件以及結(jié)構(gòu)有各種適合于該導(dǎo)電類型器件或結(jié)構(gòu)的P和N摻雜區(qū)域。但是這僅僅是為了便于解釋并且不旨在限定。本領(lǐng)域所屬技術(shù)人員將了解相反導(dǎo)電類型的器件或結(jié)構(gòu)可以通過(guò)互換導(dǎo)電類型而被提供，以便P-類型區(qū)域變?yōu)镹-類型區(qū)域，反之亦然。或者，下面所說(shuō)明的特定區(qū)域可以通常被稱為是“第一導(dǎo)電類型”和“第二導(dǎo)電類型”，其中第一導(dǎo)電類型可以是N類型或P類型，那么第二導(dǎo)電類型可以是P類型或N類型等等。此外，為了便于解釋并且不旨在限定，本發(fā)明的各種實(shí)施例在本發(fā)明被描述為硅半導(dǎo)體，但是本領(lǐng)域所屬技術(shù)人員將了解本發(fā)明不被限定為硅，而是適用于多種半導(dǎo)體材料。非限定性例子是其他類型的IV族半導(dǎo)體材料以及II1-V和I1-VI族半導(dǎo)體材料、有機(jī)半導(dǎo)體材料以及其組合，其中采取了塊的形式、層的形式、薄膜形式、絕緣體上硅形式(SOI)或其組合。這些材料可以是單晶或多晶或非晶質(zhì)或其組合。圖1示出了根據(jù)實(shí)施例的包括驅(qū)動(dòng)電路110的電子系統(tǒng)100的簡(jiǎn)化圖，驅(qū)動(dòng)電路110被配置以驅(qū)動(dòng)包括電感負(fù)載132的外部電路130。系統(tǒng)100可以在汽車(chē)或其它車(chē)輛內(nèi)被實(shí)施，其中電感負(fù)載132表示電機(jī)的一部分，或其它車(chē)輛的電感部件?；蛘撸到y(tǒng)100或其派生可以被用于汽車(chē)或車(chē)輛應(yīng)用以外的應(yīng)用。根據(jù)實(shí)施例，驅(qū)動(dòng)電路110是片上系統(tǒng)(SOC)的一部分，其中驅(qū)動(dòng)電路110和SOC的其它部分形成于單個(gè)半導(dǎo)體襯底(以下被稱為“SOC襯底”)上。例如，SOC也可能包括各種處理組件、存儲(chǔ)器陣列、(例如，閃存陣列、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)陣列、等等)、以及其它電路。簡(jiǎn)單起見(jiàn)，SOC的其它部分在圖1中未進(jìn)行說(shuō)明。正如在下面將要更詳細(xì)解釋的，實(shí)施例涉及被配置以減小或消除來(lái)自電感負(fù)載132或其它來(lái)源的的注入SOC襯底的不期望的電流的系統(tǒng)和半導(dǎo)體組件。
[0041]驅(qū)動(dòng)電路110和SOC的其它部分至少通過(guò)“高側(cè)柵極”(HG)引腳140、“高側(cè)源極”(HS)引腳141、“低側(cè)柵極”(LG)引腳142、“低側(cè)源極”(LS)引腳143、以及接地引腳144耦合于外部電路130。雖然在本發(fā)明被稱為“引腳”，引腳140-144可能包括引腳、引線、凸塊、焊球的任意組合或其它類型的接觸。在圖1中，穿過(guò)引腳140-144的垂直虛線表示SOC(包括驅(qū)動(dòng)電路110)和外部電路130之間的劃分。正如上面所提到的，外部電路130包括電感負(fù)載132。此外，外部電路130包括第一“高偵『FET133、第二“低偵『FET134、以及分流電阻器136。正如在下面將要更詳細(xì)解釋的，在某些情況下，電感負(fù)載132可以作為耦合于驅(qū)動(dòng)電路110的注入電流源。正如圖1所顯示的，高側(cè)FET133和低側(cè)FET134各自包括體二極管。HS引腳141在節(jié)點(diǎn)120耦合于電感負(fù)載132的輸入端子、高側(cè)FET133的源極、以及低側(cè)FET134的漏極。低側(cè)FET134的源極耦合于LS引腳143并通過(guò)分流電阻器136耦合接地。高側(cè)FET133的柵極耦合于HG引腳140，并且高側(cè)FET133被導(dǎo)通和斷開(kāi)以響應(yīng)通過(guò)HG引腳140從驅(qū)動(dòng)電路110接收到的信號(hào)。低側(cè)FET134的柵極耦合于LG引腳142，并且低側(cè)FET134被導(dǎo)通和斷開(kāi)以響應(yīng)通過(guò)LG引腳142從驅(qū)動(dòng)電路110接收到的信號(hào)。根據(jù)實(shí)施例，沿著第一電流路徑，驅(qū)動(dòng)電路110包括至少第一 N-類型LDMOS場(chǎng)效應(yīng)晶體管(NLDM0SFET)112 和至少第一 P-類型 LDMOSFET (PLDMOSFET) 116。節(jié)點(diǎn) 150 將 NLDM0SFET112 的漏極和PLDM0SFET116的源極和體區(qū)耦合于HG引腳140。節(jié)點(diǎn)151將NLDM0SFET112的源極和體區(qū)以及PLDM0SFET116的漏極耦合于HS引腳141。沿著第二電流路徑，驅(qū)動(dòng)電路110也可以包括第二 NLDM0SFET114和第二 PLDM0SFET118。節(jié)點(diǎn)152將NLDM0SFET114的漏極和PLDMOSFET 118的源極和體區(qū)耦合于LG引腳142。節(jié)點(diǎn)153將NLDM0SFET114的源極和體區(qū)以及PLDM0SFET118的漏極耦合于LS引腳143。SOC襯底通過(guò)接地引腳144被連接到系統(tǒng)接地。
[0042]正如結(jié)合其它附圖將要被詳細(xì)描述的，PLDM0SFET116和118的有源區(qū)域分別可以形成于隔離結(jié)構(gòu)或隔離“凹陷區(qū)”(例如，N-類型埋層和圍繞有源區(qū)域的N-類型下沉區(qū)域)內(nèi)。此外,NLDM0SFET112和114的有源區(qū)域分別同樣地可以形成于隔離結(jié)構(gòu)內(nèi)。隔離結(jié)構(gòu)被配置以將NLDM0SFET112和114以及PLDM0SFET116和118的有源區(qū)域從SOC襯底的剩余部分隔開(kāi)。隔離結(jié)構(gòu)可以允許NLDM0SFET112和114以及PLDM0SFET116和118用體偏壓進(jìn)行操作。此外，在正常操作條件下，隔離結(jié)構(gòu)可以有助于防止電流注入SOC襯底。例如，在圖1中，二極管113和115表示與NLDM0SFET112和114相關(guān)聯(lián)的埋層-襯底二極管，以及二極管117和119表示與PLDMOSFET 116和118相關(guān)聯(lián)的埋層-襯底二極管，其中二極管113、115、117以及119允許引腳141-143被置于正電位處而不短路SOC襯底。
[0043]在某些系統(tǒng)中，PLDMOSFET 116和118的源極以及其相關(guān)隔離結(jié)構(gòu)是通過(guò)金屬化被電短路，以便源電極和隔離結(jié)構(gòu)總是處在相同電位。此外，在PLDMOSFET 116和118中，體區(qū)可以與襯底表面處或襯底表面下面的隔離結(jié)構(gòu)合并，在這種情況下，隔離結(jié)構(gòu)(或更確切地說(shuō)N-類型下沉區(qū)域)可以被認(rèn)為是體連結(jié)(tie)。源區(qū)和體區(qū)通常被保持在高電位(例如，Vdd),并且通過(guò)隔離結(jié)構(gòu)短路了源極，同時(shí)合并隔離結(jié)構(gòu)和體區(qū)使得體區(qū)和N-類型埋層之間的襯底部分更好地將滿反向偏壓維持在最大Vdd處。同樣，NLDM0SFET112和114的漏極以及其相關(guān)隔離結(jié)構(gòu)可以通過(guò)金屬化被電短路，以便漏極電極和隔離結(jié)構(gòu)總是處在相同電位。這樣的布置是有利的，因?yàn)樵贜LDM0SFET112和114中，位于漂移區(qū)和每個(gè)隔離結(jié)構(gòu)埋層之間的襯底材料可能不能夠?qū)M反向偏壓維持在來(lái)自漂移區(qū)和埋層的最大Vdd處。
[0044]雖然載流區(qū)域(NLDM0SFET112和114的漏區(qū)、以及PLDM0SFET116和118的源區(qū))一起被分別短路到NLDM0SFET112和114的隔離結(jié)構(gòu)以及PLDM0SFET116和118的體區(qū)在很多操作條件下可以很好地工作，然而，在某些其它操作條件下，這種布置可能會(huì)允許不期望的電流注入到SOC襯底。例如，在驅(qū)動(dòng)電路110斷開(kāi)高側(cè)FET133 (例如，通過(guò)導(dǎo)通NLDM0SFET112)的那一刻，低側(cè)FET134也被斷開(kāi)(例如，NLDM0SFET114導(dǎo)通)。在這種狀態(tài)下，電感負(fù)載132內(nèi)的電流可以將HS引腳141推到負(fù)，直到低側(cè)FET134的體二極管被正向偏壓。驅(qū)動(dòng)電路110可以被控制以導(dǎo)通低側(cè)FET134，以在一段時(shí)間之后降低低側(cè)FET134的功耗。然后，節(jié)點(diǎn)120和HS引腳141 (從而在NLDM0SFET112的源極和體區(qū))處的負(fù)電位被分流電阻器136的電阻和低側(cè)FET134的RDSON總和乘以電感負(fù)載電流所限定。在LS引腳143 (以及NLDM0SFET114的源極和體區(qū))處，較小的負(fù)電位被分流電阻器136的電阻乘以電感負(fù)載電流所限定。在高側(cè)FET133被斷開(kāi)之后的一段時(shí)間，NLDM0SFET112和114有正柵極-源極電壓(Vgs)，因此引起漏極與NLDM0SFET112和114的源極短路。在NLDM0SFET112和114的漏極電極以及隔離結(jié)構(gòu)僅僅被短路的系統(tǒng)中，HS引腳141和LS引腳143處的負(fù)電位可以穿過(guò)NLDM0SFET112和114的導(dǎo)電通道隨后進(jìn)入節(jié)點(diǎn)150、152和SOC襯底內(nèi)的至少兩個(gè)注入點(diǎn)(N-類型區(qū)域)。因?yàn)镠S引腳141處的負(fù)電位大于LS引腳143處的負(fù)電位，作為HS引腳141處的負(fù)電位的結(jié)果的電流注入電位是比作為L(zhǎng)S引腳143上的負(fù)電位的結(jié)果的電流注入電位大的問(wèn)題。為了在一段更長(zhǎng)的時(shí)間避免在低側(cè)FET134的體二極管內(nèi)的高功耗，低側(cè)FET134在斷開(kāi)高側(cè)FET133不久之后被導(dǎo)通(S卩，通過(guò)斷開(kāi)NLDM0SFET114)。然而，節(jié)點(diǎn)120處的電位(因此HS引腳141)將仍然為負(fù)，并且電流注入問(wèn)題可能仍然存在，雖然程度較小。
[0045]根據(jù)各種實(shí)施例，驅(qū)動(dòng)電路110包括被配置以減小或消除在上述所描述的或其它操作條件下電流注入SOC襯底的進(jìn)一步的電路。尤其，在實(shí)施例中，驅(qū)動(dòng)電路110包括耦合于NLDM0SFET112的漏區(qū)和隔離結(jié)構(gòu)之間的第一二極管電路160、耦合于NLDM0SFET114的漏區(qū)和隔離結(jié)構(gòu)之間的第二二極管電路161、耦合于PLDM0SFET116的源區(qū)和隔離結(jié)構(gòu)之間的第三二極管電路162、以及耦合于PLDM0SFET118的源區(qū)和隔離結(jié)構(gòu)之間的第四二極管電路163。通過(guò)將二極管電路160-163插入到這些位置，注入電流可以被減小或消除。更具體的，注入點(diǎn)被移動(dòng)到二極管電路160-163的后面，從而顯著限制了在HS引腳141和/或LS引腳143處的給定電位可以被注入到SOC襯底的電流。例如，在正常操作條件下高側(cè)被斷開(kāi)期間，HS引腳處的電壓141可以在約-0.3伏和-6.0伏(或某些其它正常工作值)之間搖擺不定。根據(jù)各種實(shí)施例，取決于應(yīng)用，二極管電路160-163可以包括帶有小于、大于、或等于最低正常負(fù)操作電壓的擊穿電壓的二極管。雖然未在圖1中被說(shuō)明，驅(qū)動(dòng)電路110可以包括附加NLDM0SFET和/或PLDMOSFET器件，也可以包括耦合于其漏極或源區(qū)和隔離結(jié)構(gòu)之間的二極管電路以減小或消除電流注入SOC襯底。
[0046]正如本發(fā)明所使用的，“二極管電路”是包括一個(gè)或多個(gè)二極管的電路。正如結(jié)合剩余的附圖在下面將要更詳細(xì)描述的，“二極管”可以形成于肖特基接觸和摻雜半導(dǎo)體區(qū)、PN結(jié)、多晶硅二極管、以及這些或其它二極體組件的組合。此外，當(dāng)本發(fā)明提及“二極管”的時(shí)候，應(yīng)了解該術(shù)語(yǔ)可以包括單個(gè)二極管或串聯(lián)或并聯(lián)的二極管布置。同樣地，當(dāng)本發(fā)明提及“電阻網(wǎng)絡(luò)”的時(shí)候，應(yīng)了解該術(shù)語(yǔ)可以包括單個(gè)電阻器或串聯(lián)或并聯(lián)的電阻器布置。正如在下面將要更詳細(xì)解釋的，本發(fā)明所討論的“二極管電路”實(shí)施例包括至少一個(gè)二極管，并且也可以包括一個(gè)或多個(gè)其它組件(例如，一個(gè)或多個(gè)電阻網(wǎng)絡(luò)或與二極管電路的二極管串聯(lián)和/或并聯(lián)在一起的其它組件)。
[0047]PLDMOSFET實(shí)施例(例如，PLDMOSFET 116)以及相關(guān)聯(lián)的二極管電路(例如，二極管電路162)在下面被更詳細(xì)描述。例如，根據(jù)實(shí)施例，耦合PLDM0SFET116的源區(qū)和隔離結(jié)構(gòu)的二極管電路162包括肖特基二極管。這樣的實(shí)施例在圖2中被說(shuō)明；圖2是帶有包括肖特基二極管的二極管電路(例如，圖1的二極管電路162)的PLDM0SFET200 (例如，圖1的PLDM0SFET116)的截面圖，也將在下面被更詳細(xì)解釋。根據(jù)實(shí)施例，PLDM0SFET200 (以及稍后被討論的圖6、圖7、圖11、以及圖13的PLDM0SFET600、700、1100、1300)的各個(gè)區(qū)域有以與圖2中所說(shuō)明的橫斷面垂直的平面取向環(huán)形配置。雖然本發(fā)明的附圖和描述特別適用于雙柵指配置，本發(fā)明主題范圍并不限定于這樣的配置。根據(jù)本發(fā)明的描述，本領(lǐng)域所屬技術(shù)人員將了解如何改變所說(shuō)明的和所描述的實(shí)施例以應(yīng)用包括多個(gè)(即，>2)柵指的配置，其中相鄰的柵指可以共享漏極(例如，漏區(qū)236 )。
[0048]PLDM0SFET200形成于有襯底頂表面212的半導(dǎo)體襯底210(例如，結(jié)合圖1所討論的SOC襯底)上和內(nèi)。根據(jù)實(shí)施例，PLDM0SFET200包括實(shí)質(zhì)上圍繞與PLDM0SFET200的有源區(qū)域230 (即，在有源器件形成于其內(nèi)的襯底210內(nèi)的區(qū)域)相關(guān)聯(lián)的襯底的部分216。換句話說(shuō)，有源器件可以被認(rèn)為被包含在隔離結(jié)構(gòu)中。隔離結(jié)構(gòu)是箱式結(jié)構(gòu)，形成于N-類型埋層(NBU220 (位于襯底頂表面212下面的一定深度)和從襯底頂表面212延伸到NBL220深度的N-類型下沉區(qū)域222。下沉區(qū)域222可以通過(guò)使用單個(gè)植入步驟形成；該步驟有足以使得下沉區(qū)域222能夠延伸到NBL220的植入能量，或下沉區(qū)域222可以通過(guò)使用有不同植入能量的多個(gè)植入過(guò)程被形成，從而在不同深度形成了一系列互連下沉子區(qū)域。
[0049]PLDM0SFET200還包括形成于有源區(qū)域230內(nèi)的有源器件。根據(jù)實(shí)施例，有源器件包括P-類型漂移區(qū)232、N-類型體區(qū)234、P-類型漏區(qū)236、P-類型源區(qū)238、以及柵電極242 (以及相應(yīng)的沒(méi)有編號(hào)的柵極介電質(zhì))。漂移區(qū)232形成于有源區(qū)域230的中心部分內(nèi)，并且從襯底頂表面212延伸到襯底210中小于NBL220的深度的深度。漏區(qū)236形成于漂移區(qū)232內(nèi)，并且比漂移區(qū)232重?fù)诫s。漏區(qū)236從襯底頂表面212延伸到襯底210中顯著地小于漂移區(qū)232的深度的深度。導(dǎo)電互連將漏區(qū)236電耦合于漏極端子266。
[0050]體區(qū)234形成于漂移區(qū)232和下沉區(qū)域222之間，并且從襯底頂表面212延伸到襯底210小于NBL220的深度的深度，并且可以大于漂移區(qū)232的深度(雖然體區(qū)234也可以延伸到實(shí)質(zhì)上等于或小于漂移區(qū)232的深度的深度)。在實(shí)施例中，體區(qū)234相鄰于漂移區(qū)232。此外，在實(shí)施例中，正如圖2中所顯示的，體區(qū)234與下沉區(qū)域222合并。因此，隔離結(jié)構(gòu)(或者更具體說(shuō)是下沉區(qū)域222)可以被認(rèn)為是體連結(jié)。在替代實(shí)施例中，體區(qū)234可以與漂移區(qū)232和/或下沉區(qū)域222橫向分離(例如，正如在圖16的實(shí)施例中，其中體區(qū)1634通過(guò)P-類型間隙1637與下沉區(qū)域1622分離)，或體區(qū)234可以重疊漂移區(qū)232和/或下沉區(qū)域222 (生成帶有與溝道或漂移區(qū)232和/或下沉區(qū)域222內(nèi)的摻雜分布不同的摻雜分布的區(qū)域)。源區(qū)238形成于體區(qū)234內(nèi)，從襯底頂表面212延伸到襯底210顯著地小于體區(qū)234的深度的深度。源區(qū)238可以比漂移區(qū)232更加重?fù)诫s。柵電極242形成于大體上位于漏區(qū)236和源區(qū)238之間的襯底頂表面212上的柵氧化層上。導(dǎo)電互連將柵電極242電耦合于柵極端子264。
[0051]根據(jù)實(shí)施例，PLDM0SFET200可以還包括正如圖2所顯示的各種淺溝槽隔離(STI)結(jié)構(gòu)250、252。例如，在襯底頂表面212，STI250在漂移區(qū)232內(nèi)相鄰于漏區(qū)236，STI252被置于源區(qū)238和隔離結(jié)構(gòu)(或者更具體說(shuō)是下沉區(qū)域222)之間。在替代實(shí)施例中，STI結(jié)構(gòu)250和/或252中的一個(gè)或者二者可以被排除在外。例如，STI252可以被排除在外，以及源區(qū)238和下沉區(qū)域222可以一起被短路。此外，STI250可以被排除在外，將PLDM0SFET200成為“有源漂移器件”，而不是圖2中所說(shuō)明的“場(chǎng)漂移器件”。包括STI250允許高的柵極-漏極電位，同時(shí)降低了柵氧化層破裂的風(fēng)險(xiǎn)。在另一替代實(shí)施例中，某些或所有STI結(jié)構(gòu)可以被替代為防止硅化物在表面形成的硅化物阻擋層，否則硅化物會(huì)將各個(gè)區(qū)域一起短路。
[0052]根據(jù)實(shí)施例，PLDM0SFET200還包括連接在源區(qū)238和隔離結(jié)構(gòu)之間的二極管電路(例如，圖1的二極管電路162)。尤其在實(shí)施例中，二極管電路包括形成于肖特基接觸246(例如，用硅化物在襯底頂表面212上形成)和下沉區(qū)域222的頂面之間的金屬-半導(dǎo)體結(jié)的肖特基二極管。在替代實(shí)施例中，肖特基接觸246可以形成于不與襯底頂表面212共面的側(cè)壁或其它表面上。根據(jù)實(shí)施例，導(dǎo)電互連電耦合源區(qū)238、肖特基接觸246、以及源極端子262。肖特基二極管可以被設(shè)計(jì)以提供期望的取決于應(yīng)用的擊穿電壓(例如，大于、小于或等于正常的、負(fù)得最多的操作電壓的擊穿電壓)。例如，在實(shí)施例中，肖特基二極管被設(shè)計(jì)以提供在約-0.3伏至約-14.0伏范圍內(nèi)的反向擊穿電壓，雖然也可以實(shí)現(xiàn)更小或更大的擊穿電壓。
[0053]正如上面所提到的，根據(jù)替代實(shí)施例，體區(qū)234 (例如圖16的體區(qū)1634)可以與下沉區(qū)域(例如圖16的體區(qū)1622)橫向分離，以便P-類型間隙存于體區(qū)和下沉區(qū)域之間(例如如圖16的實(shí)施例隨后討論的)。此外，STI結(jié)構(gòu)或硅化物阻擋層(例如圖16的STI結(jié)構(gòu)1654)可以被包括在襯底表面處以確保各區(qū)域之間的隔離。P-類型間隙可以形成于隔離結(jié)構(gòu)(延伸朝向體區(qū)和下沉區(qū)域之間的襯底頂表面)內(nèi)的P-類型襯底(例如圖16的襯底1610的部分1616)的部分(例如圖16的部分1637)，或形成于從襯底頂表面延伸并且位于體區(qū)和下沉區(qū)域之間的P-類型阱區(qū)域。在這些實(shí)施例中，PLDMOSFET (例如圖16的PLDMOSFET 1600)可以還包括形成于體區(qū)(例如，源區(qū)和下沉區(qū)域之間，在那里體接觸區(qū)可以通過(guò)STI結(jié)構(gòu)或硅化物阻擋層與源區(qū)分離)內(nèi)的N-類型體接觸區(qū)(例如圖16的體接觸區(qū)1635)。體接觸區(qū)和源區(qū)(例如圖16的源區(qū)1638)可以通過(guò)導(dǎo)電互連電耦合(短路的)，以及二極管電路(例如圖16的二極管電路1562)可以電耦合于隔離結(jié)構(gòu)(例如，例如圖16的下沉區(qū)域1622)以及短路的源和體區(qū)之間。在正常工作期間，當(dāng)體區(qū)234、源區(qū)238、以及隔離結(jié)構(gòu)都處于高電位的時(shí)候，隔離結(jié)構(gòu)和體區(qū)可以通過(guò)它們之間的P-類型間隙的橫向耗盡(例如，可以在它們之間的擊穿之前被完全耗盡)而被有效地短路，或通過(guò)體區(qū)和NBL之間的P-類型襯底部分的垂直耗盡而被有效地短路，無(wú)論從哪個(gè)先開(kāi)始。
[0054]圖3示出了根據(jù)實(shí)施例的圖2的PLDM0SFET200的簡(jiǎn)化電路表征300。再參照?qǐng)D2，端子362 (例如，端子262)耦合于源區(qū)(例如，源區(qū)238)、端子364 (例如，端子264)耦合于柵電極(例如，柵電極242)、以及端子366 (例如，端子266)耦合于漏區(qū)(例如，漏區(qū)236)。[0055]根據(jù)實(shí)施例，以及正如上面所討論的，PLDMOSFET還包括電耦合于源區(qū)(例如，源區(qū)238)和器件的隔離結(jié)構(gòu)之間的肖特基二極管346(例如，肖特基接觸246和下沉區(qū)域222之間的界面)。更具體地，肖特基二極管346的陽(yáng)極耦合于源區(qū)，以及肖特基二極管346的陰極由隔離結(jié)構(gòu)(例如，下沉區(qū)域222和NBL220的組合)形成。在節(jié)點(diǎn)320，二極管314表示了由隔離結(jié)構(gòu)和隔離結(jié)構(gòu)外面的襯底部分之間的界面形成的二極管。
[0056]在源電位被升高的正常工作期間，肖特基二極管346被正向偏置。因此，隔離結(jié)構(gòu)電位緊密地跟隨源區(qū)電位，其中在肖特基勢(shì)壘處只有很小的電壓降落。另一方面，當(dāng)源極電位轉(zhuǎn)換到負(fù)電壓的時(shí)侯，隔離結(jié)構(gòu)電位被肖特基二極管346的反向擊穿電壓(例如，在約-0.3伏至約-14.0伏之間)保持。當(dāng)源極電位變?yōu)樨?fù)的時(shí)侯，通過(guò)保持隔離結(jié)構(gòu)的電位，如果源極和隔離結(jié)構(gòu)僅僅是短路而可能會(huì)發(fā)生的注入到襯底的載流子可以被減少或消除，從而避免了相鄰電路塊的中斷。
[0057]根據(jù)另一實(shí)施例，二極管電路(例如，圖1的二極管電路162)可以包括與肖特基二極管串聯(lián)的電阻網(wǎng)絡(luò)。例如，根據(jù)替代實(shí)施例，圖4是圖2的PLDM0SFET200的簡(jiǎn)化電路表征400，帶有包括與肖特基二極管446串聯(lián)的電阻網(wǎng)絡(luò)410的二極管電路。與圖3的實(shí)施例相類似，端子462 (例如，端子262)耦合于源區(qū)(例如，源區(qū)238)、端子464 (例如，端子264)耦合于柵電極(例如，柵電極242)、以及端子466 (例如，端子266)耦合于漏區(qū)(例如，漏區(qū)236)。
[0058]肖特基二極管446 (例如，肖特基接觸246和下沉區(qū)域222之間的界面)和電阻網(wǎng)絡(luò)410串聯(lián)電耦合于源區(qū)(例如，源區(qū)238)和器件的隔離結(jié)構(gòu)之間。例如，電阻網(wǎng)絡(luò)410可以由多晶硅形成，并且可以位于襯底頂面的絕緣區(qū)域(例如，在STI252)上?；蛘?，電阻網(wǎng)絡(luò)410可以由其它材料形成和/或位于其它地方。在操作期間，當(dāng)源極電位轉(zhuǎn)換到負(fù)電壓的時(shí)候，隔離結(jié)構(gòu)電位被電阻網(wǎng)絡(luò)410兩端的電壓降落和肖特基二極管446的反向擊穿電壓(例如，在約-0.3伏至約-14.0伏之間)的串聯(lián)保持。肖特基二極管446和電阻網(wǎng)絡(luò)410的組合可以允許更靈活地構(gòu)造肖特基二極管446。此外，選擇電阻網(wǎng)絡(luò)410的值以實(shí)現(xiàn)最佳整體導(dǎo)致了保持PLDMOSFET的完整性，靜電放電(ESD)的魯棒性可以被實(shí)現(xiàn)，同時(shí)降低了襯底注入。更具體地，例如，在肖特基二極管446碰上擊穿(例如，在ESD應(yīng)力期間)的條件下，流過(guò)肖特基二極管446的電流被電阻網(wǎng)絡(luò)410限定到其容量程度，從而降低了 ESD事件可能損壞肖特基二極管446的概率。
[0059]根據(jù)另一實(shí)施例，二極管電路(例如，圖1的二極管電路162)可以包括與肖特基二極管并聯(lián)的電阻網(wǎng)絡(luò)。例如，根據(jù)替代實(shí)施例，圖5是圖2的PLDM0SFET200的簡(jiǎn)化電路表征500，帶有包括與肖特基二極管546并聯(lián)的電阻網(wǎng)絡(luò)510的二極管電路。與圖2的實(shí)施例相類似，端子562 (例如，端子262)耦合于源區(qū)(例如，源區(qū)238)、端子564 (例如，端子264)耦合于柵電極(例如，柵電極242)、以及端子566 (例如，端子266)耦合于漏區(qū)(例如，漏區(qū)236)。
[0060]肖特基二極管546 (例如，肖特基接觸246和下沉區(qū)域222之間的界面)和電阻網(wǎng)絡(luò)510并聯(lián)電耦合于源區(qū)(例如，源區(qū)238)和器件的隔離結(jié)構(gòu)之間。例如，電阻網(wǎng)絡(luò)510可以由多晶硅形成，并且可以位于襯底頂面的絕緣區(qū)域(例如，在STI252)上?；蛘?，電阻網(wǎng)絡(luò)510可以由其它材料形成和/或位于其它地方。在操作期間，當(dāng)源極電位轉(zhuǎn)換到負(fù)電壓的時(shí)候，隔離結(jié)構(gòu)電位被電阻網(wǎng)絡(luò)510兩端的電壓降落與肖特基二極管546的反向擊穿電壓(例如，在約-0.3伏至約-14.0伏之間)的并聯(lián)保持。由于有了結(jié)合圖4所討論的二極管電路，肖特基二極管546和電阻網(wǎng)絡(luò)510的組合可以允許更靈活地構(gòu)造肖特基二極管546。此外，在某些條件下，電阻網(wǎng)絡(luò)510可以用作保持隔離結(jié)構(gòu)的電位更靠近PLDMOSFET的漏極電位。例如，當(dāng)源極電位降低的時(shí)候(雖然仍是正的)，隔離結(jié)構(gòu)的電位僅僅被肖特基二極管546的電容下拉，這可能是足夠的，也可能不夠。在這樣一種情況下，電阻網(wǎng)絡(luò)510可以有助于隔離結(jié)構(gòu)的電位朝著源極電位放電。當(dāng)源極電位轉(zhuǎn)換到負(fù)的時(shí)候，雖然可能加入了某些少數(shù)載流子注入，但是電阻網(wǎng)絡(luò)510可以限制載流子注入的數(shù)量。
[0061]在結(jié)合圖4和圖5所討論的實(shí)施例中，二極管電路(例如，圖1的二極管電路162)包括肖特基二極管(例如，肖特基二極管446、546)以及與肖特基二極管串聯(lián)耦合的電阻網(wǎng)絡(luò)(電阻網(wǎng)絡(luò)410)或與肖特基二極管并聯(lián)耦合的電阻網(wǎng)絡(luò)(電阻網(wǎng)絡(luò)510)。在另一替代實(shí)施例中，二極管電路可以包括肖特基二極管以及與肖特基二極管串聯(lián)耦合的第一電阻網(wǎng)絡(luò)和與肖特基二極管并聯(lián)耦合的第二電阻網(wǎng)絡(luò)，以實(shí)現(xiàn)可以由串聯(lián)耦合和并聯(lián)耦合的電阻網(wǎng)絡(luò)布置提供的優(yōu)點(diǎn)。
[0062]在結(jié)合圖2-圖5所討論的實(shí)施例中，耦合PLDMOSFET(例如，圖1的PLDMOSFET 116)實(shí)施例的源區(qū)和隔離結(jié)構(gòu)的二極管電路(例如，圖1的二極管電路162)包括肖特基二極管。根據(jù)其它實(shí)施例，耦合PLDMOSFET實(shí)施例的源區(qū)和隔離結(jié)構(gòu)的二極管電路反而包括PN結(jié)二極管(例如，包括PN結(jié)(圖6)或多晶硅二極管(圖7))。例如，圖6和圖7是PLDM0SFET600、700 (例如，圖1的NLDM0SFET112)的截面圖，各自有包括PN結(jié)二極管的二極管電路(例如，圖1的二極管電路162)。PLDM0SFET600、700 (圖6、圖7)的很多結(jié)構(gòu)與結(jié)合圖2詳細(xì)討論的PLDM0SFET200的結(jié)構(gòu)相類似。簡(jiǎn)便起見(jiàn)，類似結(jié)構(gòu)元素在下面不進(jìn)行詳細(xì)討論，但是結(jié)合圖2的討論同樣適用于圖6和圖7。此外，圖6和圖7的共同元素在下面被一起討論，并且器件之間的差異在后面被詳細(xì)說(shuō)明。
[0063]PLDM0SFET600.700形成于P-類型半導(dǎo)體襯底610、710(例如，結(jié)合圖1所討論的SOC襯底)內(nèi)或上，該襯底有襯底頂表面612、712。每PLDM0SFET600、700包括隔離結(jié)構(gòu)；該隔離結(jié)構(gòu)實(shí)質(zhì)上圍繞了對(duì)應(yīng)于PLDM0SFET600、700有源區(qū)域630、730的襯底610、710的部分616、716。隔離結(jié)構(gòu)形成于NBL620、720 (位于襯底頂表面612、712下面的一定深度)和從襯底頂表面612、712延伸到NBL620、720的深度的N-類型下沉區(qū)域622、722。PLDM0SFET600、700還包括形成于有源區(qū)域630、730內(nèi)的有源器件。根據(jù)實(shí)施例，有源器件包括P-類型漂移區(qū)632、732、N-類型體區(qū)634、734、P_類型漏區(qū)636、736、P_類型源區(qū)638、738、以及柵電極642、742。在實(shí)施例中，體區(qū)634、734相鄰于漂移區(qū)632、732。此外，在一個(gè)實(shí)施例中，體區(qū)634、734與下沉區(qū)域622、722合并,如圖6、7所示。因此,隔離結(jié)構(gòu)(或者更具體說(shuō)是下沉區(qū)域622、722 )可以被認(rèn)為是體連結(jié)。在替代實(shí)施例中，體區(qū)634、734可以與漂移區(qū)632、732和/或下沉區(qū)域622、722橫向分離(例如如圖20、21的實(shí)施例所示，其中體區(qū)2034、2134通過(guò)P-類型間隙2037、2137與下沉區(qū)域2022、2122分離)，或體區(qū)634、734可以重疊漂移區(qū)632、732和/或下沉區(qū)域622、722(生成帶有與溝道或漂移區(qū)632、732和/或下沉區(qū)域622、722內(nèi)的摻雜分布不同的摻雜分布的區(qū)域)。導(dǎo)電互連將漏區(qū)636、736電稱合于漏極端子666、766。同樣地，導(dǎo)電互連將柵電極642、742電耦合于柵極端子664、764。PLDM0SFET600.700可以還包括STI結(jié)構(gòu)650、750、652以及752。在替代實(shí)施例中，某些或所有STI結(jié)構(gòu)650、750,652和/或752可以被排除在外。在其它替代實(shí)施例中，某些或所有STI結(jié)構(gòu)可以被替代為硅化物阻擋層。
[0064]根據(jù)實(shí)施例，PLDM0SFET600 (圖6)還包括二極管電路(例如，圖1的二極管電路162)，該二極管電路包括被連接在源區(qū)638和隔離結(jié)構(gòu)之間的PN結(jié)二極管。更具體地，PLDM0SFET600還包括延伸到下沉區(qū)域622的P-類型區(qū)域646，其中P-類型區(qū)域646可以比P-類型漂移區(qū)632更加重?fù)诫s。P-類型區(qū)域646和下沉區(qū)域622之間的PN結(jié)形成了二極管電路的PN結(jié)二極管。根據(jù)實(shí)施例，導(dǎo)電互連電耦合源區(qū)638、P-類型區(qū)域646、以及源極端子662。PN結(jié)二極管可以被設(shè)計(jì)以提供期望的取決于應(yīng)用的擊穿電壓(例如，大于、小于或等于正常的、負(fù)的最多的操作電壓的擊穿電壓)。例如，在實(shí)施例中，PN結(jié)二極管可以被設(shè)計(jì)以提供在約-0.3伏至約-14.0伏范圍內(nèi)的反向擊穿電壓，雖然也可以實(shí)現(xiàn)更小或更大的擊穿電壓。
[0065]根據(jù)另一實(shí)施例，PLDM0SFET700 (圖7)還包括二極管電路(例如，圖1的二極管電路162)，二極管電路包括被連接在源區(qū)738和延伸到下沉區(qū)域722的N-類型區(qū)域724之間的多晶硅二極管746，其中N-類型區(qū)域724比下沉區(qū)域722更加重?fù)诫s以給下沉區(qū)域722提供歐姆接觸。例如，多晶硅二極管746可以形成于定義了多晶硅二極管746的擊穿電壓的中性間隔區(qū)域間隔開(kāi)的P-類型區(qū)域和N-類型區(qū)域。多晶硅二極管746可以形成于襯底頂面(例如，正如所顯示的在STI752上)的絕緣區(qū)域上?；蛘?，二極管746可以由其它材料形成和/或位于其它地方。在實(shí)施例中，多晶硅二極管746可以被設(shè)計(jì)以提供期望的取決于應(yīng)用的大于、小于或等于正常的、負(fù)的最多的操作電壓的擊穿電壓(例如，在約-0.3伏至約-14.0伏范圍內(nèi)的擊穿電壓，雖然也可以實(shí)現(xiàn)更小或更大的擊穿電壓)。根據(jù)實(shí)施例，導(dǎo)電互連電耦合源區(qū)738、多晶硅二極管746的陽(yáng)極、以及源極端子762。另一導(dǎo)電互連將多晶娃二極管746的陰極電稱合于襯底頂表面712處的下沉區(qū)域722。
[0066]圖8示出了根據(jù)實(shí)施例的圖6和圖7的PLDM0SFET600、700的簡(jiǎn)化電路表征800。還參照?qǐng)D6和圖7，端子862 (例如，端子662、762)耦合于源區(qū)(例如，源區(qū)638、738)、端子864 (例如,端子664、764)稱合于柵電極(例如,柵電極642、742)、以及端子866 (例如,端子666、766 )耦合于漏區(qū)(例如，漏區(qū)636、736 )。
[0067]根據(jù)實(shí)施例，以及正如上面所討論的，PLDMOSFET還包括電耦合于源區(qū)(例如，源區(qū)638,738)和器件的隔離結(jié)構(gòu)之間的PN結(jié)二極管846 (例如，形成于P+區(qū)域646和下沉區(qū)域622之間的PN結(jié)二極管、或多晶硅二極管746)。更具體地，PN結(jié)二極管846的陽(yáng)極耦合于源區(qū)，以及PN結(jié)二極管846的陰極由隔離結(jié)構(gòu)(例如，下沉區(qū)域622、722和NBL620、720的組合)形成。在節(jié)點(diǎn)820，二極管814表示了由隔離結(jié)構(gòu)和隔離結(jié)構(gòu)外面的部分襯底之間的界面形成的二極管。
[0068]在源極電位被升高的正常工作期間，PN結(jié)二極管846被正向偏置。因此，隔離結(jié)構(gòu)電位緊密地跟隨源區(qū)電位，其中在PN結(jié)只有相對(duì)小的正向電壓降落。另一方面，當(dāng)源極電位轉(zhuǎn)換到負(fù)電壓的時(shí)侯，隔離結(jié)構(gòu)電位被PN結(jié)二極管846的反向擊穿電壓(例如，在約-0.3伏至約-14.0伏之間)保持。由于有了結(jié)合圖2先前所討論的實(shí)施例，當(dāng)源極電位變?yōu)樨?fù)的時(shí)侯，通過(guò)保持隔離結(jié)構(gòu)電位，如果源極和隔離結(jié)構(gòu)僅僅是短路而可能會(huì)發(fā)生的注入到襯底的載流子可以被減少或消除，從而避免了相鄰電路塊的中斷。
[0069]根據(jù)另一實(shí)施例，二極管電路(例如，圖1的二極管電路162)可以包括與PN結(jié)二極管串聯(lián)的電阻網(wǎng)絡(luò)。例如，圖9示出了根據(jù)可選實(shí)施例的圖6、圖7的PLDM0SFET600、700的簡(jiǎn)化電路表征900，帶有包括與PN結(jié)二極管946串聯(lián)的電阻網(wǎng)絡(luò)910的二極管電路。與圖8的實(shí)施例相類似，端子962 (例如，端子662、762)耦合于源區(qū)(例如，源區(qū)638、738)、端子964 (例如，端子664、764)耦合于柵電極(例如，柵電極642、742)、以及端子966 (例如，端子666、766)耦合于漏區(qū)(例如，漏區(qū)636、736)。
[0070]PN結(jié)二極管946 (例如，形成于P+區(qū)域646和下沉區(qū)域622之間的PN結(jié)二極管、或多晶硅二極管746)和電阻網(wǎng)絡(luò)910串聯(lián)電耦合于源區(qū)(例如，源區(qū)638、738)和器件的隔離結(jié)構(gòu)之間。例如，電阻網(wǎng)絡(luò)910可以由多晶硅形成，并且可以位于襯底頂面的絕緣區(qū)域(例如，在STI652、752)上。或者，電阻網(wǎng)絡(luò)910可以由其它材料形成和/或位于其它地方。在操作期間，當(dāng)源極電位轉(zhuǎn)換到負(fù)電壓的時(shí)候，隔離結(jié)構(gòu)電位被電阻網(wǎng)絡(luò)910兩端的電壓降落與PN結(jié)二極管946的反向擊穿電壓(例如，在約-0.3伏至約-14.0伏之間)的串聯(lián)保持。由于有了結(jié)合圖4先前所討論的實(shí)施例，PN結(jié)二極管946和電阻網(wǎng)絡(luò)910的組合可以提供某些有益效果。
[0071]根據(jù)另一實(shí)施例，二極管電路(例如，圖1的二極管電路162)可以包括與PN結(jié)二極管并聯(lián)的電阻網(wǎng)絡(luò)。例如，根據(jù)替代實(shí)施例，圖10是圖6、圖7的PLDM0SFET600、700的簡(jiǎn)化電路表征1000，帶有包括與PN結(jié)二極管1046并聯(lián)的電阻網(wǎng)絡(luò)1010的二極管電路。與圖8的實(shí)施例相類似，端子1062 (例如，端子662、762)耦合于源區(qū)(例如，源區(qū)638、738)、端子1064 (例如，端子664、764)耦合于柵電極(例如，柵電極642、742)、以及端子1066 (例如，端子666、766)耦合于漏區(qū)(例如，漏區(qū)636、736)。
[0072]PN結(jié)二極管1046(例如，形成于P+區(qū)域646和下沉區(qū)域622之間的PN結(jié)二極管、或多晶硅二極管746)和電阻網(wǎng)絡(luò)1010并聯(lián)電耦合于源區(qū)(例如，源區(qū)638、738)和器件的隔離結(jié)構(gòu)之間。例如，電阻網(wǎng)絡(luò)1010可以由多晶硅形成，并且可以位于襯底頂面的絕緣區(qū)域(例如，在STI652、752)上。或者，電阻網(wǎng)絡(luò)1010可以由其它材料形成和/或位于其它地方。在操作期間，當(dāng)源極電位轉(zhuǎn)換到負(fù)電壓的時(shí)候，隔離結(jié)構(gòu)電位被電阻網(wǎng)絡(luò)1010兩端的電壓降落與PN結(jié)二極管1046的反向擊穿電壓(例如，在約-0.3伏至約-14.0伏之間)的并聯(lián)保持。由于有了結(jié)合圖5所討論的二極管電路，PN結(jié)二極管1046和電阻網(wǎng)絡(luò)1010的組合可以提供某些有益效果。
[0073]在結(jié)合圖9和圖10所討論的實(shí)施例中，二極管電路(例如，圖1的二極管電路162)包括PN結(jié)二極管(例如，PN結(jié)二極管946、1046)以及與PN結(jié)二極管串聯(lián)耦合的電阻網(wǎng)絡(luò)(電阻網(wǎng)絡(luò)910)或與PN結(jié)二極管并聯(lián)耦合的電阻網(wǎng)絡(luò)(電阻網(wǎng)絡(luò)1010)。在另一替代實(shí)施例中，二極管電路可以包括PN結(jié)二極管以及與PN結(jié)二極管串聯(lián)耦合的第一電阻網(wǎng)絡(luò)和與PN結(jié)二極管并聯(lián)耦合的第二電阻網(wǎng)絡(luò)，以實(shí)現(xiàn)可以由串聯(lián)耦合和并聯(lián)耦合電阻網(wǎng)絡(luò)布置提供的優(yōu)點(diǎn)。
[0074]在結(jié)合圖2-圖10所討論的實(shí)施例中，耦合PLDMOSFET (例如，圖1的PLDM0SFET116)實(shí)施例的源區(qū)和隔離結(jié)構(gòu)的二極管電路(例如，圖1的二極管電路162)包括肖特基二極管或PN結(jié)二極管。根據(jù)其它實(shí)施例，耦合PLDMOSFET實(shí)施例的源區(qū)和隔離結(jié)構(gòu)的二極管電路反而包括一個(gè)或多個(gè)肖特基二極管和一個(gè)或多個(gè)PN結(jié)二極管的組合。例如，圖11和圖13是PLDM0SFET1100、1300 (例如，圖1的PLDMOSFET 116)的截面圖，各自有包括一個(gè)或多個(gè)肖特基二極管和一個(gè)或多個(gè)PN結(jié)二極管的二極管電路(例如，圖1的二極管電路162)。此外，PLDMOSFET 1100,1300 (圖11、圖13)的很多結(jié)構(gòu)與結(jié)合圖2詳細(xì)討論的PLDM0SFET200的結(jié)構(gòu)相類似。簡(jiǎn)便起見(jiàn)，類似結(jié)構(gòu)元素在下面不進(jìn)行詳細(xì)討論了，但是結(jié)合圖2的討論同樣適用于圖11和圖13。此外，圖11和圖13的共同元素在下面被一起討論，并且器件之間的差異在后面被詳細(xì)說(shuō)明。
[0075]PLDM0SFET1100、1300形成于P-類型半導(dǎo)體襯底1110、1310 (例如，結(jié)合圖1所討論的SOC襯底)內(nèi)或上，該襯底有襯底頂表面1112、1312。每個(gè)PLDM0SFET1100、1300包括隔離結(jié)構(gòu)；該隔離結(jié)構(gòu)實(shí)質(zhì)上圍繞了與PLDM0SFET1100、1300的有源區(qū)域1130、1330相關(guān)聯(lián)的襯底1110、1310的部分1116、1316。隔離結(jié)構(gòu)形成于NBL1120、1320 (位于襯底頂表面1112、1312下面的一定深度)和從襯底頂表面1112、1312延伸到NBL1120、1320的深度的N-類型下沉區(qū)域1122、1322。PLDMOSFET 1100,1300還包括形成于有源區(qū)域1130、1330內(nèi)的有源器件。根據(jù)實(shí)施例，有源器件包括P-類型漂移區(qū)1132、1332、N-類型體區(qū)1134、1334、P-類型漏區(qū)1136、1336、P-類型源區(qū)1138、1338、以及柵電極1142、1342。在實(shí)施例中，體區(qū)1134、1334相鄰于漂移區(qū)1132、1332。此外，在實(shí)施例中，正如圖11和13中所顯示的，體區(qū)1134、1334與下沉區(qū)域1122、1322合并。因此，隔離結(jié)構(gòu)(或者更具體說(shuō)是下沉區(qū)域1122、1322)可以被認(rèn)為是體連結(jié)。在替代實(shí)施例中，體區(qū)1134、1334可以與漂移區(qū)1132、1332和/或下沉區(qū)域1122、1322橫向分離(例如如圖25、27的實(shí)施例所示，其中體區(qū)2534、2734通過(guò)P-類型間隙2537、2737與下沉區(qū)域2522、2722分離)，或體區(qū)1134、1334可以重疊漂移區(qū)1132、1332和/或下沉區(qū)域1122、1322 (生成帶有與溝道或漂移區(qū)1132、1332和/或下沉區(qū)域1122、1322內(nèi)的摻雜分布不同的摻雜分布的區(qū)域)。導(dǎo)電互連將漏區(qū)1136、1336電耦合于漏極端子1166、1366。同樣地,導(dǎo)電互連將柵電極1142、1342電稱合于柵極端子1164、1364。PLDM0SFET1100、1300 可以還包括 STI 結(jié)構(gòu) 1150、1350、1152、以及 1352。在替代實(shí)施例中，某些或所有STI結(jié)構(gòu)1150、1350、1152和/或1352可以被排除在外。在其它替代實(shí)施例中，某些或所有STI結(jié)構(gòu)可以被替代為硅化物阻擋層。
[0076]根據(jù)實(shí)施例，PLDM0SFET1100 (圖11)還包括二極管電路(例如，圖1的二極管電路162)，該二極管電路包括被并聯(lián)連接在源區(qū)1138和隔離結(jié)構(gòu)之間的PN結(jié)二極管和肖特基二極管的組合。更具體地，二極管電路包括形成于肖特基接觸1145(例如，用硅化物在襯底頂表面1112上形成)和下沉區(qū)域1122的頂面之間的金屬-半導(dǎo)體結(jié)之間的肖特基二極管。此外，PLDMOSFET 1100還包括延伸到下沉區(qū)域1122并且部分地穿過(guò)下沉區(qū)域1122的P-類型區(qū)域1146。P-類型區(qū)域1146和下沉區(qū)域1122之間的PN結(jié)形成了二極管電路的PN結(jié)二極管。在襯底表面1112，肖特基接觸1145接觸P-類型區(qū)域1146的頂面和下沉區(qū)域1122的一部分頂面。根據(jù)實(shí)施例，將PN結(jié)二極管置于肖特基二極管旁邊允許PN結(jié)耗盡肖特基二極管下面的硅，從而降低了肖特基二極管內(nèi)的反向偏置泄漏。
[0077]根據(jù)實(shí)施例，導(dǎo)電互連電耦合源區(qū)1138、肖特基接觸1145、P-類型區(qū)域1146、以及源極端子1162。肖特基二極管和PN結(jié)二極管可以被設(shè)計(jì)以提供期望的取決于應(yīng)用的擊穿電壓(例如，大于、小于或等于正常的、負(fù)的最多的操作電壓的擊穿電壓)。例如，在實(shí)施例中，肖特基二極管和PN結(jié)二極管都可以被設(shè)計(jì)以提供在約-0.3伏至約-14.0伏范圍內(nèi)的反向擊穿電壓，雖然也可以實(shí)現(xiàn)更小或更大的擊穿電壓。
[0078]圖12示出了根據(jù)實(shí)施例的圖11的PLDM0SFET1100的簡(jiǎn)化電路表征1200。還參照?qǐng)D11，端子1262 (例如，端子1162)耦合于源區(qū)(例如，源區(qū)1138)、端子1264 (例如，端子1164)耦合于柵電極(例如，柵電極1142)、以及端子1266 (例如，端子1166)耦合于漏區(qū)(例如，漏區(qū)1136)。
[0079]根據(jù)實(shí)施例，以及正如上面所討論的，PLDMOSFET還包括與PN結(jié)二極管1246 (例如，形成于P+區(qū)域1146和下沉區(qū)域1122之間的PN結(jié)二極管)并聯(lián)的、電耦合于源區(qū)(例如，源區(qū)1138)和器件的隔離結(jié)構(gòu)之間的肖特基二極管1245 (例如，肖特基接觸1146和下沉區(qū)域1122之間的界面)。根據(jù)實(shí)施例，以及正如圖11所說(shuō)明的，PN結(jié)二極管1246包含P+區(qū)域1146和下沉區(qū)域1122之間的界面。肖特基二極管1245和PN結(jié)二極管1246的陽(yáng)極耦合于源區(qū)，以及肖特基二極管1245和PN結(jié)二極管1246的陰極由隔離結(jié)構(gòu)(例如，下沉區(qū)域1122和NBLl 120的組合)形成。在其它替代實(shí)施例中，二極管電路可以包括串聯(lián)和/或并聯(lián)耦合于肖特基二極管1245和PN結(jié)二極管1246的組合的一個(gè)或多個(gè)電阻網(wǎng)絡(luò)，正如結(jié)合圖4、圖5、圖9、以及圖10先前所討論的。在節(jié)點(diǎn)1220，二極管1214表示由隔離結(jié)構(gòu)和隔離結(jié)構(gòu)外面的部分襯底之間的界面形成的二極管。
[0080]根據(jù)另一實(shí)施例，PLDM0SFET1300 (圖13)包括二極管電路(例如，圖1的二極管電路162)，該二極管電路包括被并聯(lián)連接在源區(qū)1338和隔離結(jié)構(gòu)之間的肖特基二極管和“分離"PN結(jié)二極管的組合。更具體地，二極管電路包括形成于肖特基接觸1345 (例如，用硅化物在襯底頂表面1312上形成)和下沉區(qū)域1322的頂面之間的金屬-半導(dǎo)體結(jié)的肖特基二極管。此外，PLDM0SFET1300還包括延伸到下沉區(qū)域1322并且在下沉區(qū)域1322的內(nèi)壁(SP，離有源區(qū)域1330最近的壁)部分地穿過(guò)下沉區(qū)域1322的第一 P-類型區(qū)域1346，以及延伸到下沉區(qū)域1322中并且在下沉區(qū)域1322的外壁(即，離有源區(qū)域1330最遠(yuǎn)的壁)部分地穿過(guò)下沉區(qū)域1322的第二 P-類型區(qū)域1347。下沉區(qū)域1322的一部分存在于第一和第二P-類型區(qū)域1346、1347之間的襯底頂表面1312處，以及肖特基接觸1345至少接觸下沉區(qū)域1322的該部分。
[0081]P-類型區(qū)域1346、1347和下沉區(qū)域1322之間的PN結(jié)形成了二極管電路的PN結(jié)二極管。在襯底表面1312，肖特基接觸1345接觸第一和第二 P-類型區(qū)域1346、1347的頂面和下沉區(qū)域1322的一部分頂面。通過(guò)將多個(gè)P-類型區(qū)域1346、1347緊挨著放置在一起并且與肖特基勢(shì)壘交錯(cuò)，P-類型區(qū)域1346、1347可以有助于耗盡反向偏置下的肖特基勢(shì)壘區(qū)域以限制泄漏電流。
[0082]根據(jù)實(shí)施例，導(dǎo)電互連電耦合源區(qū)1338、肖特基接觸1345、P-類型區(qū)域1346、1347、以及源極端子1362。肖特基二極管和PN結(jié)二極管可以被設(shè)計(jì)以提供期望的取決于應(yīng)用的擊穿電壓(即，大于、小于或等于正常的、負(fù)的最多的操作電壓的擊穿電壓)。例如，在實(shí)施例中，肖特基二極管和PN結(jié)二極管都可以被設(shè)計(jì)以提供在約-0.3伏至約-14.0伏范圍內(nèi)的反向擊穿電壓，雖然也可以實(shí)現(xiàn)更小或更大的擊穿電壓。
[0083]圖14示出了根據(jù)實(shí)施例的圖13的PLDM0SFET1300的簡(jiǎn)化電路表征1400。還參照?qǐng)D13,端子1462 (例如，端子1362)稱合于源區(qū)(例如,源區(qū)1338)、端子1464 (例如，端子1364)耦合于柵電極(例如，柵電極1342)、以及端子1466 (例如，端子1366)耦合于漏區(qū)(例如，漏區(qū)1336)。
[0084]根據(jù)實(shí)施例，以及正如上面所討論的，PLDMOSFET還包括與第一和第二 PN結(jié)二極管1446、1447 (例如，形成于P+區(qū)域1346、1347和下沉區(qū)域1322之間的PN結(jié)二極管)并聯(lián)的、電耦合于源區(qū)(例如，源區(qū)1338)和器件的隔離結(jié)構(gòu)之間的肖特基二極管1445 (例如，肖特基接觸1345和下沉區(qū)域1322之間的界面)。根據(jù)實(shí)施例，以及正如圖13所說(shuō)明的，PN結(jié)二極管1446、1447包含P+區(qū)域1346、1347和下沉區(qū)域1322之間的界面。肖特基二極管1445和PN結(jié)二極管1446、1447的陽(yáng)極耦合于源區(qū)，以及肖特基二極管1445和PN結(jié)二極管1446、1447的陰極由隔離結(jié)構(gòu)(例如，下沉區(qū)域1322和NBL1320的組合)形成。在其它替代實(shí)施例中，二極管電路可以包括串聯(lián)和/或并聯(lián)耦合于肖特基二極管1445和PN結(jié)二極管1446、1447的組合的一個(gè)或多個(gè)電阻網(wǎng)絡(luò)，正如結(jié)合圖4、圖5、圖9、以及圖10先前所討論的。在節(jié)點(diǎn)1420，二極管1414表示由隔離結(jié)構(gòu)和隔離結(jié)構(gòu)外面的剩余襯底之間的界面形成的二極管。
[0085]參照?qǐng)D12和圖14，在源極電位被升高的正常工作期間，肖特基二極管1245、1445和PN結(jié)二極管1246、1446、1447被正向偏置，以及肖特基二極管1245、1445鉗制了 PN結(jié)二極管1246、1446、1447的正向偏置。因此，隔離結(jié)構(gòu)電位緊密地跟隨源區(qū)電位，其中只有相對(duì)小的正向電壓降落與肖特基二極管1245、1445和PN結(jié)二極管1246、1446、1447相關(guān)聯(lián)。另一方面，當(dāng)源極電位轉(zhuǎn)換到負(fù)電壓的時(shí)侯，隔離結(jié)構(gòu)電位被肖特基二極管1245、1445和/或PN結(jié)二極管1246、1446、1447的反向擊穿電壓(例如，在約-0.3伏至約-14.0伏之間或更大)保持。由于有了結(jié)合圖2先前所討論的實(shí)施例，當(dāng)源極電位變?yōu)樨?fù)的時(shí)侯，通過(guò)保持隔離結(jié)構(gòu)電位，如果源極和隔離結(jié)構(gòu)僅僅是短路則可能會(huì)發(fā)生的注入到襯底的載流子可以被減少或消除，從而避免了相鄰電路塊的中斷。
[0086]在上面所描述的PLDMOSFET的實(shí)施例中，體區(qū)(例如，圖2的體區(qū)234)和隔離結(jié)構(gòu)合并，并且隔離結(jié)構(gòu)(或者更具體地說(shuō)是下沉區(qū)域(例如，圖2的下沉區(qū)域222)可以被認(rèn)為是體連結(jié)。在這種實(shí)施例中，當(dāng)二極管電路(例如，圖1的二極管電路162)耦合于源極端子的時(shí)候，因?yàn)樵磪^(qū)-體區(qū)結(jié)可以變?yōu)檎蚱?，因此體偏置可以在操作期間被建立。在結(jié)合圖15-圖28所討論的替代實(shí)施例中，體區(qū)和隔離結(jié)構(gòu)可以通過(guò)P-類型材料區(qū)域(例如，與有源區(qū)域或P-類型阱相關(guān)聯(lián)的襯底部分)分開(kāi)，以及不同的體端子可以被提供以有助于電訪問(wèn)體區(qū)。在這樣的實(shí)施例中，類似于上面所描述的二極管電路的二極管電路可以耦合于體區(qū)和隔離結(jié)構(gòu)之間，而不是正如上面實(shí)施例中所描述的將二極管電路耦合于源區(qū)和隔離結(jié)構(gòu)之間。在體區(qū)和隔離結(jié)構(gòu)被分開(kāi)的實(shí)施例中，當(dāng)源/體端子處出現(xiàn)負(fù)電位的時(shí)候，體區(qū)和源區(qū)可以被連結(jié)在一起(例如，在正常操作期間它們可以有相同偏壓)，并且隔離結(jié)構(gòu)的電位可以被二極管電路保持。在正常操作期間，在體區(qū)、源區(qū)以及隔離結(jié)構(gòu)都在高電位的時(shí)候，隔離結(jié)構(gòu)和體區(qū)可以通過(guò)隔離結(jié)構(gòu)和體區(qū)之間的P-類型材料的完全耗盡而被有效地短路。
[0087]例如，圖15示出了根據(jù)另一實(shí)施例的包括了驅(qū)動(dòng)電路1510的電子系統(tǒng)1500的簡(jiǎn)化圖。系統(tǒng)1500大部分與圖1中所描述的系統(tǒng)100類似，并且圖1和圖15之間的相同參考符號(hào)表示類似的系統(tǒng)元件。為了簡(jiǎn)潔，雖然上面的說(shuō)明書(shū)同樣適用于圖15的系統(tǒng)，這些相同的系統(tǒng)元件在發(fā)明中不進(jìn)行詳細(xì)討論。
[0088]系統(tǒng)1500不同于系統(tǒng)100在于驅(qū)動(dòng)電路1510包括耦合于PLDM0SFET1516的體區(qū)和隔離結(jié)構(gòu)之間的二極管電路1562 (而不是耦合于圖1的PLDM0SFET116的源區(qū)和隔離結(jié)構(gòu)之間的電阻器電路162)。此外，驅(qū)動(dòng)電路1510包括耦合于PLDM0SFET1518的體區(qū)和隔離結(jié)構(gòu)之間的二極管電路1563 (而不是耦合于圖1的PLDM0SFET118的源區(qū)和隔離結(jié)構(gòu)之間的二極管電路163)。二極管電路電路1562、1563被配置以在先前所描述的操作條件下減少或消除SOC襯底的電流注入。[0089]在各個(gè)實(shí)施例中，因?yàn)镻LDM0SFET1516U518的體區(qū)和隔離結(jié)構(gòu)沒(méi)有合并，因此可以在PLDM0SFET1516、1518的體區(qū)和隔離結(jié)構(gòu)之間插入二極管電路1562、1563。更具體地說(shuō)，在圖15的PLDM0SFET1516U518中，體區(qū)和隔離結(jié)構(gòu)通過(guò)正如前面提到的P-類型材料區(qū)域分開(kāi)，并且將結(jié)合圖16-圖28更詳細(xì)地討論。隨著體區(qū)和隔離結(jié)構(gòu)的分開(kāi)，當(dāng)二極管電路耦合于源極端子的時(shí)候可能在操作期間(例如，在先前所描述的體區(qū)和隔離結(jié)構(gòu)是合并的實(shí)施例中)被建立的體偏置就沒(méi)有被建立。此外，由于有了先前所描述的實(shí)施例，通過(guò)在PLDM0SFET1516、1518的體區(qū)和隔離結(jié)構(gòu)之間插入二極管電路1562、1563，注入電流在系統(tǒng)1500中可以被減小或消除。根據(jù)各個(gè)實(shí)施例，二極管電路1552-1563可以包括帶有取決于應(yīng)用的小于、大于或等于最低的正常的、負(fù)操作電壓的擊穿電壓的二極管。
[0090]下面更詳細(xì)地描述PLDMOSFET (例如，PLDM0SFET1516)和相關(guān)的二極管電路(例如，二極管電路1562)的附加實(shí)施例。例如，根據(jù)實(shí)施例，耦合PLDM0SFET1516的體區(qū)和隔離結(jié)構(gòu)的二極管電路1562包括了肖特基二極管。這樣實(shí)施例在圖16中被說(shuō)明，其中圖16是PLDMOSFET 1600 (例如，圖15的PLDMOSFET 1516)的截面圖，帶有包括肖特基二極管的二極管電路(例如，圖15的二極管電路1562)，正如在下面更詳細(xì)描述的。根據(jù)實(shí)施例，PLDMOSFET 1600 (以及稍后討論的圖 20、圖 21、圖 25 以及圖 27 的 PLDM0SFET2000、2100、2500,2700)的各個(gè)區(qū)域有以垂直于圖16中所說(shuō)明的截面的平面取向的環(huán)形配置。雖然本發(fā)明的附圖和說(shuō)描述特別適用于雙柵指結(jié)構(gòu)，但是本發(fā)明的范圍并不限定于這樣的配置。根據(jù)本發(fā)明的描述，本領(lǐng)域所屬技術(shù)人員將了解如何修改所說(shuō)明的和所描述的實(shí)施例以應(yīng)用包括多個(gè)(即，>2)柵指的結(jié)構(gòu)，其中相鄰柵指可以共享漏區(qū)(例如，漏區(qū)1636)。
[0091]PLDMOSFET 1600形成于有襯底頂表面1612的半導(dǎo)體襯底1610 (例如，結(jié)合圖1所討論的SOC襯底)上和內(nèi)。根據(jù)實(shí)施例，PLDM0SFET1600包括實(shí)質(zhì)上圍繞與PLDM0SFET1600的有源區(qū)域1630(S卩，在有源器件形成于其內(nèi)的襯底1610區(qū)域)相關(guān)聯(lián)的襯底的部分1616。換句話說(shuō)，有源器件可以被認(rèn)為被隔離結(jié)構(gòu)所包含。隔離結(jié)構(gòu)是箱式結(jié)構(gòu)，形成于NBL1620(位于襯底頂表面1612下面的一定深度)和從襯底頂表面1612延伸到NBL1620深度的N-類型下沉區(qū)域1622。下沉區(qū)域1622可以通過(guò)使用單個(gè)植入步驟被形成；該步驟有足以使得下沉區(qū)域1622延伸到NBL1620的植入能量，或下沉區(qū)域1622可以通過(guò)使用有不同植入能量的多個(gè)植入過(guò)程被形成，從而在不同深度形成了一系列互連下沉子區(qū)域。
[0092]PLDM0SFET1600還包括形成于有源區(qū)域1630內(nèi)的有源器件。根據(jù)實(shí)施例，有源器件包括P-類型漂移區(qū)1632、N-類型體區(qū)1634、P-類型漏區(qū)1636、P-類型源區(qū)1638、以及柵電極1642 (以及相應(yīng)的沒(méi)有編號(hào)的柵極介電質(zhì))。漂移區(qū)1632形成于有源區(qū)域1630的中心部分內(nèi)，并且從襯底頂表面1612延伸到襯底1610中小于NBL1620的深度的深度。漏區(qū)1636形成于漂移區(qū)1632內(nèi)，并且比漂移區(qū)1632重?fù)诫s。漏區(qū)1636從襯底頂表面1612延伸到襯底1610的顯著小于漂移區(qū)1632的深度的深度。導(dǎo)電互連將漏區(qū)1636電耦合于漏極端子1666。
[0093]體區(qū)1634形成于漂移區(qū)1632和下沉區(qū)域1622之間，并且從襯底頂表面1612延伸到襯底1610中小于NBL1620的深度的深度，并且可以大于漂移區(qū)1632的深度(雖然體區(qū)1634也可以延伸小于或?qū)嵸|(zhì)上等于漂移區(qū)1632的深度的深度)。N-類型體接觸區(qū)1635形成于源區(qū)1638和下沉區(qū)域1622之間的體區(qū)1634內(nèi)。體接觸區(qū)1635可以比體區(qū)1634更加重?fù)诫s。在實(shí)施例中，體區(qū)1634相鄰于漂移區(qū)1632。在替代實(shí)施例中，體區(qū)1634可以與漂移區(qū)1632橫向分離，或體區(qū)1634可以重疊漂移區(qū)1632 (生成帶有與溝道或漂移區(qū)1632內(nèi)的摻雜分布不同的摻雜分布的區(qū)域)。
[0094]根據(jù)實(shí)施例，體區(qū)1634通過(guò)P-類型材料的區(qū)域1637，在本發(fā)明中被稱為P-類型間隙，分離于下沉區(qū)域1622。根據(jù)實(shí)施例，P-類型間隙1637形成于包含在隔離結(jié)構(gòu)內(nèi)的P-類型襯底材料1616的一部分，其中P-類型間隙1637在體區(qū)1634和下沉區(qū)域1622之間朝向襯底頂表面1612延伸。在替代實(shí)施例中，P-類型間隙1637可以由形成于體區(qū)1634和下沉區(qū)域1622之間的P-類型阱(例如，高壓P-阱或低壓P-阱)形成。
[0095]柵電極1642形成于大體上位于漏區(qū)1636和源區(qū)1638之間的襯底頂表面1612上的柵氧化層上。導(dǎo)電互連將柵電極1642電耦合于柵極端子1664。源區(qū)1638形成于體區(qū)1634內(nèi)，從襯底頂表面1612延伸到襯底1610的顯著小于體區(qū)1634的深度的深度。源區(qū)1638可以比漂移區(qū)1632重?fù)诫s。導(dǎo)電互連將源區(qū)1638電耦合于源極端子1662。
[0096]根據(jù)實(shí)施例，PLDMOSFET 1600可以還包括正如圖16所顯示的各種STI結(jié)構(gòu)1650、1652、1654。例如，在襯底頂表面1612，STI1650在漂移區(qū)1632內(nèi)相鄰于漏區(qū)1636，STI1652被置于源區(qū)1638和體接觸區(qū)1635之間，以及STI1654被置于體區(qū)1634和隔離結(jié)構(gòu)(或者更具體說(shuō)是下沉區(qū)域1622)之間。在替代實(shí)施例中，一個(gè)或多個(gè)STI結(jié)構(gòu)1650、1652和/或1654可以被排除在外。在其它替代實(shí)施例中，某些或所有STI結(jié)構(gòu)可以被替代為防止硅化物在表面形成的硅化物阻擋層，否則硅化物會(huì)將各個(gè)區(qū)域一起短路。
[0097]根據(jù)實(shí)施例，PLDMOSFET 1600還包括連接在體區(qū)1634 (更具體地，體接觸區(qū)1635)和隔離結(jié)構(gòu)之間的二極管電路(例如，圖15的二極管電路1562)。更具體地，二極管電路包括形成于肖特基接觸1646 (例如，用硅化物在襯底頂表面1612上形成)和下沉區(qū)域1622的頂面之間的金屬-半導(dǎo)體結(jié)的肖特基二極管。在替代實(shí)施例中，肖特基接觸1646可以形成于不與襯底頂表面1612共面的側(cè)壁或其它表面上。根據(jù)實(shí)施例，導(dǎo)電互連電耦合體區(qū)1634(通過(guò)體接觸區(qū)1635)、肖特基接觸1646、以及體端子1668。肖特基二極管可以被設(shè)計(jì)以提供期望的取決于應(yīng)用的擊穿電壓(例如，大于、小于或等于正常的、負(fù)的最多的操作電壓的擊穿電壓)。例如，在實(shí)施例中，肖特基二極管被設(shè)計(jì)以提供在約-0.3伏至約-14.0伏范圍內(nèi)的反向擊穿電壓，雖然也可以實(shí)現(xiàn)更小或更大的擊穿電壓。
[0098]正如上面所提到的，以及正如圖15中所表示的，體區(qū)1634和源區(qū)1638可以通過(guò)導(dǎo)電互連(在圖16中未說(shuō)明)電耦合(短路)，以及二極管電路(例如，圖15的二極管電路1562)可以耦合于隔離結(jié)構(gòu)(例如，下沉區(qū)域1622)和短路的源區(qū)和體區(qū)之間。換句話說(shuō)，源極端子1662和體端子1668可以一起短路。在正常工作期間，當(dāng)體區(qū)1634、源區(qū)1638、以及隔離結(jié)構(gòu)都處于高電位的時(shí)候，隔離結(jié)構(gòu)和體區(qū)1634可以通過(guò)它們之間的P-類型間隙1637的橫向耗盡(例如，可以在它們之間的擊穿之前被完全耗盡)，或通過(guò)體區(qū)1634和NBL1620之間的P-類型襯底的部分垂直耗盡而被有效地短路，無(wú)論哪一個(gè)先到來(lái)。
[0099]圖17示出了根據(jù)實(shí)施例的圖16的PLDM0SFET1600的簡(jiǎn)化電路表征1700。還參照?qǐng)D16，端子1762 (例如，端子1662)耦合于源區(qū)(例如，源區(qū)1638)、端子1764 (例如，端子1664)稱合于柵電極(例如,柵電極1642)、以及端子1766 (例如,端子1666)稱合于漏區(qū)(例如，漏區(qū)1636)、以及端子1768(例如，端子1668)耦合于體區(qū)(例如，通過(guò)體接觸區(qū)1635)。
[0100]根據(jù)實(shí)施例，以及正如上面所討論的，PLDMOSFET還包括電耦合于體區(qū)(例如，體區(qū)1634)和器件的隔離結(jié)構(gòu)之間的肖特基二極管1746 (例如，肖特基接觸1646和下沉區(qū)域1622之間的界面)。更具體地，肖特基二極管1746的陽(yáng)極耦合于體區(qū)，以及肖特基二極管1746的陰極由隔離結(jié)構(gòu)(例如，下沉區(qū)域1622和NBL1620的組合)形成。在節(jié)點(diǎn)1720，二極管1714表示了由隔離結(jié)構(gòu)和隔離結(jié)構(gòu)外面的部分襯底之間的界面形成的二極管。
[0101]在體區(qū)電位被升高的正常工作期間，肖特基二極管1746被正向偏置。因此，隔離結(jié)構(gòu)電位緊密地跟隨體區(qū)電位，其中在肖特基勢(shì)壘處只有小的正向電壓降落。另一方面，當(dāng)體電位轉(zhuǎn)換到負(fù)電壓的時(shí)侯，隔離結(jié)構(gòu)電位被肖特基二極管1746的反向擊穿電壓(例如，在約-0.3伏至約-14.0伏之間)保持。當(dāng)體電位變?yōu)樨?fù)的時(shí)侯，通過(guò)保持隔離結(jié)構(gòu)電位，如果體區(qū)和隔離結(jié)構(gòu)僅僅是短路而可能會(huì)發(fā)生的注入到襯底的載流子可以被減少或消除，從而避免了相鄰電路塊的中斷。
[0102]根據(jù)另一實(shí)施例，二極管電路(例如，圖15的二極管電路1562)可以包括與肖特基二極管串聯(lián)的電阻網(wǎng)絡(luò)。例如，圖18示出了根據(jù)可選實(shí)施例的圖16的PLDM0SFET1600的簡(jiǎn)化電路表征1800，帶有包括與肖特基二極管1846串聯(lián)的電阻網(wǎng)絡(luò)1810的二極管電路。與圖17的實(shí)施例相類似，端子1862 (例如，端子1662)耦合于源區(qū)(例如，源區(qū)1638)、端子1864 (例如,端子1664)稱合于柵電極(例如,柵電極1642)、以及端子1866 (例如,端子266)率禹合于漏區(qū)(例如，漏區(qū)1636)、以及端子1868 (例如,端子1668)稱合于體區(qū)(例如,通過(guò)體接觸區(qū)1635)。
[0103]肖特基二極管1846 (例如，肖特基接觸1646和下沉區(qū)域1622之間的界面)和電阻網(wǎng)絡(luò)1810串聯(lián)電耦合于體區(qū)(例如，體區(qū)1634)和器件的隔離結(jié)構(gòu)之間。例如，電阻網(wǎng)絡(luò)1810可以由多晶硅形成，并且可以位于襯底頂面的絕緣區(qū)域上(例如，在STI1652或1654上)?；蛘?，電阻網(wǎng)絡(luò)1810可以由其它材料形成和/或位于其它地方。在操作期間，當(dāng)體電位轉(zhuǎn)換到負(fù)電壓的時(shí)候，隔離結(jié)構(gòu)電位被電阻網(wǎng)絡(luò)1810兩端的電壓降落與肖特基二極管1846的反向擊穿電壓(例如，在約-0.3伏至約-14.0伏之間)的串聯(lián)保持。肖特基二極管1846和電阻網(wǎng)絡(luò)1810的組合可以允許更靈活地構(gòu)造肖特基二極管1846。此外，選擇電阻網(wǎng)絡(luò)1810的值以實(shí)現(xiàn)最佳整體導(dǎo)致了保持PLDMOSFET的完整性，靜電放電(ESD)的魯棒性可以被實(shí)現(xiàn)，同時(shí)降低了襯底注入。更具體地，例如，在肖特基二極管1846碰上擊穿(例如，在ESD應(yīng)力期間)的條件下，流過(guò)肖特基二極管1846的電流被電阻網(wǎng)絡(luò)1810限制到其容量的程度，從而降低了 ESD事件可能損壞肖特基二極管1846的可能性。
[0104]根據(jù)另一實(shí)施例，二極管電路(例如，圖15的二極管電路1562)可以包括與肖特基二極管并聯(lián)的電阻網(wǎng)絡(luò)。例如，圖19示出了根據(jù)可選實(shí)施例的圖16的PLDM0SFET1600的簡(jiǎn)化電路表征1900，帶有包括與肖特基二極管1946并聯(lián)的電阻網(wǎng)絡(luò)1910的二極管電路。與圖16的實(shí)施例相類似，端子1962 (例如，端子1662)耦合于源區(qū)(例如，源區(qū)1638)、端子1964 (例如，端子1664)稱合于柵電極(例如,柵電極1642)、以及端子1966 (例如，端子1666)稱合于漏區(qū)(例如,漏區(qū)1636)、以及端子1968 (例如,端子1668)稱合于體區(qū)(例如，通過(guò)體接觸區(qū)1635)。
[0105]肖特基二極管1946 (例如，肖特基接觸1646和下沉區(qū)域1622之間的界面)和電阻網(wǎng)絡(luò)1910并聯(lián)電耦合于體區(qū)(例如，體區(qū)1634)和器件的隔離結(jié)構(gòu)之間。例如，電阻網(wǎng)絡(luò)1910可以由多晶硅形成，并且可以位于襯底頂面的絕緣區(qū)域上(例如，在STI1652或1654上)?；蛘?，電阻網(wǎng)絡(luò)1910可以由其它材料形成和/或位于其它地方。在操作期間，當(dāng)體電位轉(zhuǎn)換到負(fù)電壓的時(shí)候，隔離結(jié)構(gòu)電位被電阻網(wǎng)絡(luò)1910兩端的電壓降落與肖特基二極管1946的反向擊穿電壓(例如，在約-0.3伏至約-14.0伏之間)的并聯(lián)保持。由于有了結(jié)合圖18所討論的二極管電路，肖特基二極管1946和電阻網(wǎng)絡(luò)1910的組合可以允許更靈活地構(gòu)造肖特基二極管1946。此外，在某些條件下，電阻網(wǎng)絡(luò)1910可用于保持隔離結(jié)構(gòu)電位更靠近PLDMOSFET的體電位。例如，當(dāng)體電位降低的時(shí)候(雖然仍是正的)，隔離結(jié)構(gòu)的電位僅僅被肖特基二極管1946的電容下拉，該電位可能是足夠的，也可能不夠。在這樣一種情況下，電阻網(wǎng)絡(luò)1910可以有助于隔離結(jié)構(gòu)的電位朝著體電位放電。當(dāng)體電位轉(zhuǎn)換到負(fù)的時(shí)候，雖然可能加入了某些少數(shù)載流子注入，電阻網(wǎng)絡(luò)1910可以限制載流子注入的數(shù)量。
[0106]在結(jié)合圖18和圖19所討論的實(shí)施例中，二極管電路(例如，圖15的二極管電路1562)包括肖特基二極管(例如，肖特基二極管1846、1946)以及與肖特基二極管串聯(lián)耦合的電阻網(wǎng)絡(luò)(電阻網(wǎng)絡(luò)1810)或與肖特基二極管并聯(lián)耦合的電阻網(wǎng)絡(luò)(電阻網(wǎng)絡(luò)1910)。在另一替代實(shí)施例中，二極管電路可以包括肖特基二極管以及與肖特基二極管串聯(lián)耦合的第一電阻網(wǎng)絡(luò)和與肖特基二極管并聯(lián)耦合的第二電阻網(wǎng)絡(luò)，以實(shí)現(xiàn)可以由串聯(lián)耦合和并聯(lián)耦合電阻網(wǎng)絡(luò)布置提供的優(yōu)點(diǎn)。
[0107]在結(jié)合圖16-圖19所討論的實(shí)施例中，耦合PLDMOSFET (例如，圖15的PLDMOSFET 1562)實(shí)施例的體區(qū)和隔離結(jié)構(gòu)的二極管電路(例如，圖15的二極管電路1562)包括肖特基二極管。根據(jù)其它實(shí)施例，耦合PLDMOSFET實(shí)施例的體區(qū)和隔離結(jié)構(gòu)的二極管電路反而包括PN結(jié)二極管(例如，包括PN結(jié)(圖20)或多晶硅二極管(圖21))。例如，圖20和圖21是PLDM0SFET2000、2100 (例如，圖15的PLDM0SFET1516)的截面圖，各自有包括PN結(jié)二極管的二極管電路(例如，圖15的二極管電路1562)。PLDM0SFET2000.2100 (圖20、圖21)的很多結(jié)構(gòu)與結(jié)合圖16詳細(xì)討論的PLDM0SFET1600的結(jié)構(gòu)相類似。簡(jiǎn)便起見(jiàn)，類似結(jié)構(gòu)元素在下面不進(jìn)行詳細(xì)討論了，但是結(jié)合圖16的討論同樣適用于圖20和圖21。此外，圖20和圖21的共同元素在下面被一起討論，并且器件之間的差異在后面被詳細(xì)說(shuō)明。
[0108]PLDM0SFET2000、2100形成于P-類型半導(dǎo)體襯底2010、2110(例如，結(jié)合圖15所討論的SOC襯底)內(nèi)或上，該襯底有襯底頂表面2012、2112。每個(gè)PLDM0SFET2000、2100包括隔離結(jié)構(gòu)；該隔離結(jié)構(gòu)實(shí)質(zhì)上圍繞了對(duì)應(yīng)于PLDM0SFET2000、2100的有源區(qū)域2030、2130的襯底2010,2110部分2016,2116o隔離結(jié)構(gòu)形成于NBL2020.2120 (位于襯底頂表面2012、2112下面的一定深度)和從襯底頂表面2012、2112延伸到NBL2020、2120深度的N-類型下沉區(qū)域2022、2122。PLDM0SFET2000、2100還包括形成于有源區(qū)域2030、2130內(nèi)的有源器件。根據(jù)實(shí)施例，有源器件包括P-類型漂移區(qū)2032、2132、N-類型體區(qū)2034、2134、N_類型體接觸區(qū)2035、2135、P-類型漏區(qū)2036、2136、P-類型源區(qū)2038、2138、以及柵電極2042、2142。在實(shí)施例中，體區(qū)2034、2134相鄰于漂移區(qū)2032、2132。此外，正如在圖20和圖21所顯示的實(shí)施例中，體區(qū)2034、2134通過(guò)P-類型間隙2037、2137與下沉區(qū)域2022、2122橫向分離。在替換實(shí)施例中，體區(qū)2034、2134可以與漂移區(qū)2032、2132橫向分離，或者體區(qū)2034、2134可以重疊漂移區(qū)2032、2132 (生成帶有與溝道或漂移區(qū)2032、2132內(nèi)的摻雜分布不同的摻雜分布的區(qū)域)。導(dǎo)電互連將漏區(qū)2036、2136電稱合于漏極端子2066、2166。此外，導(dǎo)電互連將柵電極2042、2142電耦合于柵極端子2064、2164。而且，導(dǎo)電互連將源區(qū)2038、2138電耦合于源極端子2062、2162。
[0109]PLDM0SFET2000、2100 可以還包括 STI 結(jié)構(gòu) 2050、2150、2052、2152、2054、2154。在替代實(shí)施例中，某些或所有STI結(jié)構(gòu)2050、2150、2052、2152、2054、和/或2154可以被排除在外。在其它替代實(shí)施例中，某些或所有STI結(jié)構(gòu)可以被替代為硅化物阻擋層。
[0110]根據(jù)實(shí)施例，PLDM0SFET2000(圖20)還包括二極管電路(例如，圖15的二極管電路1562)，該二極管電路包括被連接在體區(qū)2034 (例如，通過(guò)體接觸區(qū)2035)和隔離結(jié)構(gòu)之間的PN結(jié)二極管。更具體地，PLDM0SFET2000還包括延伸到下沉區(qū)域2022中的P-類型區(qū)域2046，其中P-類型區(qū)域2046可以比P-類型漂移區(qū)2032更加重?fù)诫s。P-類型區(qū)域2046和下沉區(qū)域2022之間的PN結(jié)形成了二極管電路的PN結(jié)二極管。根據(jù)實(shí)施例，導(dǎo)電互連電耦合體區(qū)2034 (例如，通過(guò)體接觸區(qū)2035)、P-類型區(qū)域2046、以及體端子2068。PN結(jié)二極管可以被設(shè)計(jì)以提供期望的取決于應(yīng)用的擊穿電壓(例如，大于、小于或等于正常的、負(fù)的最多的操作電壓的擊穿電壓)。例如，在實(shí)施例中，PN結(jié)二極管可以被設(shè)計(jì)以提供在約-0.3伏至約-14.0伏范圍內(nèi)的反向擊穿電壓，雖然也可以實(shí)現(xiàn)更小或更大的擊穿電壓。
[0111]根據(jù)另一實(shí)施例，PLDM0SFET2100 (圖21)還包括二極管電路(例如，圖15的二極管電路1562)，該二極管電路包括被連接在體區(qū)2134 (通過(guò)體接觸區(qū)2135)和延伸到下沉區(qū)域2122的N-類型區(qū)域2124之間的多晶硅二極管2146，其中N-類型區(qū)域2124比下沉區(qū)域2122更加重?fù)诫s以給下沉區(qū)域2122提供歐姆接觸。例如，多晶硅二極管2146可以形成于中性間隔區(qū)域間隔開(kāi)的P-類型區(qū)域和N-類型區(qū)域，中性間隔區(qū)域定義了多晶硅二極管2146的擊穿電壓。多晶硅二極管2146可以形成于襯底頂面上的絕緣區(qū)域上(例如，正如所顯示的在STI2154上)?；蛘撸嗑Ч瓒O管2146可以由其它材料形成和/或位于其它地方。在實(shí)施例中，多晶硅二極管2146可以被設(shè)計(jì)以提供期望的取決于應(yīng)用的、大于、小于或等于正常的、負(fù)的最多的操作電壓的擊穿電壓(例如，在約-0.3伏至約-14.0伏范圍內(nèi)的擊穿電壓，雖然也可以實(shí)現(xiàn)更小或更大的擊穿電壓)。根據(jù)實(shí)施例，導(dǎo)電互連電耦合體區(qū)2134(通過(guò)體接觸區(qū)2135)、多晶硅二極管2146的陽(yáng)極、以及體端子2168。另一導(dǎo)電互連將多晶娃二極管2146的陰極電稱合于襯底頂表面2112處的下沉區(qū)域2122。
[0112]圖22示出了根據(jù)可選實(shí)施例的圖20和圖21的PLDM0SFET2000、2100的簡(jiǎn)化電路表征2200。還參照?qǐng)D20和圖21，端子2262 (例如，端子2062、2162)耦合于源區(qū)(例如，源區(qū)2038、2138)、端子2264(例如，端子2064,2164)耦合于柵電極(例如，柵電極2042、2142)、以及端子2266 (例如，端子2066、2166)耦合于漏區(qū)(例如，漏區(qū)2036、2136)、以及端子2268(例如，端子2068、2168)耦合于體區(qū)(例如，通過(guò)體接觸區(qū)2035、2135)。
[0113]根據(jù)實(shí)施例，以及正如上面所討論的，PLDMOSFET還包括電耦合于體區(qū)(例如，體區(qū)2034、2134)和器件的隔離結(jié)構(gòu)之間的PN結(jié)二極管2246 (例如，形成于P+區(qū)域2046和下沉區(qū)域2022之間的PN結(jié)二極管、或多晶硅二極管2146)。更具體地，PN結(jié)二極管2246的陽(yáng)極耦合于體區(qū)，以及PN結(jié)二極管2246的陰極由隔離結(jié)構(gòu)(例如，下沉區(qū)域2022、2122和NBL2020、2120的組合)形成。在節(jié)點(diǎn)2220，二極管2214表示由隔離結(jié)構(gòu)和隔離結(jié)構(gòu)外面的部分襯底之間的界面形成的二極管。
[0114]在體區(qū)電位被升高的正常工作期間，PN結(jié)二極管2246被正向偏置。因此，隔離結(jié)構(gòu)的電位緊密地跟隨體區(qū)電位，其中在PN結(jié)相對(duì)小的電壓降落。另一方面，當(dāng)體電位轉(zhuǎn)換到負(fù)電壓的時(shí)侯，隔離結(jié)構(gòu)的電位被PN結(jié)二極管2246的反向擊穿電壓(例如，在約-0.3伏至約-14.0伏之間或更大)保持。由于有了結(jié)合圖16先前所討論的實(shí)施例，當(dāng)體電位變?yōu)樨?fù)的時(shí)侯，通過(guò)保持隔離結(jié)構(gòu)電位，如果體區(qū)和隔離結(jié)構(gòu)僅僅是短路而可能會(huì)發(fā)生的注入到襯底的載流子可以被減少或消除，從而避免了相鄰電路塊的中斷。[0115]根據(jù)另一實(shí)施例，二極管電路(例如，圖15的二極管電路1562)可以包括與PN結(jié)二極管串聯(lián)的電阻網(wǎng)絡(luò)。例如，圖23示出了根據(jù)可選實(shí)施例的圖20、圖21的PLDM0SFET2000、2100的簡(jiǎn)化電路表征，帶有包括與PN結(jié)二極管2346串聯(lián)的電阻網(wǎng)絡(luò)2310的二極管電路。與圖22的實(shí)施例相類似，端子2362 (例如，端子2062、2162)耦合于源區(qū)(例如，源區(qū)2038、2138)、端子2364 (例如，端子2064、2164)耦合于柵電極(例如，柵電極2042、2142)、以及端子2366 (例如，端子2066、2166)耦合于漏區(qū)(例如，漏區(qū)2036、2136)、以及端子2368 (例如，端子2068,2168)耦合于體區(qū)(例如，通過(guò)體接觸區(qū)2035、2135)。
[0116]PN結(jié)二極管2346 (例如，形成于P+區(qū)域2046和下沉區(qū)域2022、或多晶硅二極管2146之間的PN結(jié)二極管)和電阻網(wǎng)絡(luò)2310串聯(lián)電耦合于體區(qū)(例如，體區(qū)2034、2134)和器件的隔離結(jié)構(gòu)之間。例如，電阻網(wǎng)絡(luò)2310可以由多晶硅形成，并且可以位于襯底頂面的絕緣區(qū)域上(例如，在STI2052、2152、2054、2154上)。或者，電阻網(wǎng)絡(luò)2310可以由其它材料形成和/或位于其它地方。在操作期間，當(dāng)體電位轉(zhuǎn)換到負(fù)電壓的時(shí)候，隔離結(jié)構(gòu)電位被電阻網(wǎng)絡(luò)2310兩端的電壓降落與PN結(jié)二極管2346的反向擊穿電壓(例如，在約-0.3伏至約-14.0伏之間或更大)的串聯(lián)保持。由于有了結(jié)合圖18先前所討論的實(shí)施例，PN結(jié)二極管2346和電阻網(wǎng)絡(luò)2310的組合可以提供某些有益效果。
[0117]根據(jù)另一實(shí)施例，二極管電路(例如，圖15的二極管電路1562)可以包括與PN結(jié)二極管并聯(lián)的電阻網(wǎng)絡(luò)。例如，圖24示出了根據(jù)另一可選實(shí)施例的圖20、圖21的PLDM0SFET2000.2100的簡(jiǎn)化電路表征2400，帶有包括與PN結(jié)二極管2446并聯(lián)的電阻網(wǎng)絡(luò)2410的二極管電路。與圖22的實(shí)施例相類似，端子2462(例如，端子2062、2162)耦合于源區(qū)(例如，源區(qū)2038、2138)、端子2464 (例如，端子2064、2164)耦合于柵電極(例如，柵電極2042、2142)、以及端子2466 (例如，端子2066,2166)耦合于漏區(qū)(例如，漏區(qū)2036,2136),以及端子2468 (例如，端子2068、2168)耦合于體區(qū)(例如，通過(guò)體接觸區(qū)2035、2135)。
[0118]PN結(jié)二極管2446 (例如，形成于P+區(qū)域2046和下沉區(qū)域2022之間的PN結(jié)二極管、或多晶硅二極管2146)和電阻網(wǎng)絡(luò)2410并聯(lián)電耦合于體區(qū)(例如，體區(qū)2034、2134)和器件的隔離結(jié)構(gòu)之間。例如，電阻網(wǎng)絡(luò)2410可以由多晶硅形成，并且可以位于襯底頂面的絕緣區(qū)域上(例如，在STI2052、2152、2054、2154上)。或者，電阻網(wǎng)絡(luò)2410可以由其它材料形成和/或位于其它地方。在操作期間，當(dāng)體電位轉(zhuǎn)換到負(fù)電壓的時(shí)候，隔離結(jié)構(gòu)電位被電阻網(wǎng)絡(luò)2410兩端的電壓降落與PN結(jié)二極管2446的反向擊穿電壓(例如，在約-0.3伏至約-14.0伏之間或更大)的并聯(lián)保持。由于有了結(jié)合圖19所討論的二極管電路，PN結(jié)二極管2446和電阻網(wǎng)絡(luò)2410的組合可以提供某些有益效果。
[0119]在結(jié)合圖23和圖24所討論的實(shí)施例中，二極管電路(例如，圖1的二極管電路162)包括PN結(jié)二極管(例如，PN結(jié)二極管2346、2446)以及與PN結(jié)二極管串聯(lián)耦合的電阻網(wǎng)絡(luò)(電阻網(wǎng)絡(luò)2310)或與PN結(jié)二極管并聯(lián)耦合的電阻網(wǎng)絡(luò)(電阻網(wǎng)絡(luò)2410)。在另一替代實(shí)施例中，二極管電路可以包括PN結(jié)二極管以及與PN結(jié)二極管串聯(lián)耦合的第一電阻網(wǎng)絡(luò)和與PN結(jié)二極管并聯(lián)耦合的第二電阻網(wǎng)絡(luò)，以實(shí)現(xiàn)可以由串聯(lián)耦合和并聯(lián)耦合的電阻網(wǎng)絡(luò)布置提供的優(yōu)點(diǎn)。
[0120]在結(jié)合圖16-圖24所討論的實(shí)施例中，耦合PLDMOSFET (例如，圖15的PLDMOSFET 1516)實(shí)施例的源區(qū)和隔離結(jié)構(gòu)的二極管電路(例如，圖15的二極管電路1562)包括肖特基二極管或PN結(jié)二極管。根據(jù)其它實(shí)施例，耦合PLDMOSFET實(shí)施例的體區(qū)和隔離結(jié)構(gòu)的二極管電路反而包括一個(gè)或多個(gè)肖特基二極管和一個(gè)或多個(gè)PN結(jié)二極管。例如，圖25和圖27是PLDM0SFET2500、2700 (例如，圖15的PLDM0SFET1516)的截面圖，各自有包括一個(gè)或多個(gè)肖特基二極管和一個(gè)或多個(gè)PN結(jié)二極管的組合的二極管電路(例如，圖15的二極管電路1562)。此外，PLDM0SFET2500.2700 (圖25、圖27)的很多結(jié)構(gòu)與結(jié)合圖16詳細(xì)討論的PLDM0SFET1600的結(jié)構(gòu)相類似。簡(jiǎn)便起見(jiàn)，類似結(jié)構(gòu)元素在下面不進(jìn)行詳細(xì)討論了，但是結(jié)合圖16的討論同樣適用于圖25和圖27。此外，25和圖27的共同元素在下面被一起討論，并且器件之間的差異在后面被詳細(xì)說(shuō)明。
[0121]PLDM0SFET2500.2700形成于P-類型半導(dǎo)體襯底2510、2710 (例如，結(jié)合圖1所討論的SOC襯底)內(nèi)或上，該襯底有襯底頂表面2512、2712。每個(gè)PLDM0SFET2500、2700包括隔離結(jié)構(gòu)；該隔離結(jié)構(gòu)實(shí)質(zhì)上圍繞了與PLDM0SFET2500、2700的有源區(qū)域2530、2730相關(guān)聯(lián)的襯底2510、2710部分2516、2716。隔離結(jié)構(gòu)形成于NBL2520、2720 (位于襯底頂表面2512、2712下面的一定深度)和從襯底頂表面2512、2712延伸到NBL2520、2720深度的N-類型下沉區(qū)域2522、2722。PLDM0SFET2500、2700還包括形成于有源區(qū)域2530、2730內(nèi)的有源器件。根據(jù)實(shí)施例，有源器件包括P-類型漂移區(qū)2532、2732、N-類型體區(qū)2534、2734、N-類型體接觸區(qū)2535、2735、P-類型漏區(qū)2536、2736、P-類型源區(qū)2538、2738、以及柵電極2542、2742。在實(shí)施例中，體區(qū)2534、2734相鄰于漂移區(qū)2532、2732。此外，在實(shí)施例中，正如圖25和圖27中所顯示的，體區(qū)2534、2734通過(guò)P-類型間隙2537、2737與下沉區(qū)域2522、2722橫向分離。在替代實(shí)施例中，體區(qū)2534、2734可以與漂移區(qū)2532、2732橫向分離，或體區(qū)2534、2734可以重疊漂移區(qū)2532、2732 (生成帶有與溝道或漂移區(qū)2532、2732內(nèi)的摻雜分布不同的摻雜分布的區(qū)域)。導(dǎo)電互連將漏區(qū)2536、2736電稱合于漏極端子2566、2766。此外，導(dǎo)電互連將柵電極2542、2742電耦合于柵極端子2564、2764。而且，導(dǎo)電互連將源區(qū)2538、2738電耦合于源極端子2562、2762。？0^05?￡12500、2700可以還包括STI結(jié)構(gòu)2550、2750、2552、2752、以及2554、2754。在替代實(shí)施例中，某些或所有STI結(jié)構(gòu)2550、2750、2552、2752、2554和/或2754可以被排除在外。在其它替代實(shí)施例中，某些或所有STI結(jié)構(gòu)可以被替代為硅化物阻擋層。
[0122]根據(jù)實(shí)施例，PL`DM0SFET2500 (圖25)還包括二極管電路(例如，圖15的二極管電路1562)，該二極管電路包括被并聯(lián)連接在體區(qū)2534(通過(guò)體接觸區(qū)2535)和隔離結(jié)構(gòu)之間的肖特基二極管和PN結(jié)二極管的組合。更具體地，二極管電路包括形成于肖特基接觸2545(例如，用硅化物在襯底頂表面2512上形成)和下沉區(qū)域2522的頂面之間的金屬-半導(dǎo)體結(jié)的肖特基二極管。此外，PLDM0SFET2500還包括延伸到下沉區(qū)域2522中并且部分地穿過(guò)下沉區(qū)域2522的P-類型區(qū)域2546。P-類型區(qū)域2546和下沉區(qū)域2522之間的PN結(jié)形成了二極管電路的PN結(jié)二極管。在襯底表面2512，肖特基接觸2545接觸P-類型區(qū)域2546的頂面和下沉區(qū)域2522的一部分頂面。根據(jù)實(shí)施例，將PN結(jié)二極管置于肖特基二極管旁邊允許PN結(jié)耗盡肖特基二極管下面的硅，從而降低了肖特基二極管內(nèi)的反向偏置泄漏。
[0123]根據(jù)實(shí)施例，導(dǎo)電互連電耦合體區(qū)2538、肖特基接觸2545、P_類型區(qū)域2546、以及體端子2568。肖特基二極管和PN結(jié)二極管可以被設(shè)計(jì)以提供期望的取決于應(yīng)用的擊穿電壓(例如，大于、小于或等于正常的、負(fù)的最多的操作電壓的擊穿電壓)。例如，在實(shí)施例中，肖特基二極管和PN結(jié)二極管各自可以被設(shè)計(jì)以提供在約-0.3伏至約-14.0伏范圍內(nèi)的反向擊穿電壓，雖然也可以實(shí)現(xiàn)更小或更大的擊穿電壓。[0124]圖26示出了根據(jù)實(shí)施例的圖25的PLDM0SFET2500的簡(jiǎn)化電路表征2600。還參照?qǐng)D25，端子2662 (例如，端子2562)耦合于源區(qū)(例如，源區(qū)2538)、端子2664 (例如，端子2564)稱合于柵電極(例如,柵電極2542)、以及端子2666 (例如,端子2566)稱合于漏區(qū)(例如，漏區(qū)2536)、以及端子2668 (例如，端子2568)耦合于體區(qū)(例如，通過(guò)體接觸區(qū)2535)。
[0125]根據(jù)實(shí)施例，以及正如上面所討論的，PLDMOSFET還包括與PN結(jié)二極管2646 (例如，形成于P+區(qū)域2546和下沉區(qū)域2522之間的PN結(jié)二極管)并聯(lián)的、電耦合于體區(qū)(例如，體區(qū)2534)和器件的隔離結(jié)構(gòu)之間的肖特基二極管2645 (例如，肖特基接觸2546和下沉區(qū)域2522之間的界面)。根據(jù)實(shí)施例，以及正如圖25所說(shuō)明的，PN結(jié)二極管2646包含P+區(qū)域2546和下沉區(qū)域2522之間的界面。肖特基二極管2645和PN結(jié)二極管2646的陽(yáng)極耦合于源區(qū)，以及肖特基二極管2645和PN結(jié)二極管2646的陰極由隔離結(jié)構(gòu)(例如，下沉區(qū)域2522和NBL2520的組合)形成。在其它替代實(shí)施例中，二極管電路可以包括一個(gè)或多個(gè)串聯(lián)和/或并聯(lián)耦合于肖特基二極管2645和PN結(jié)二極管2646的組合的電阻網(wǎng)絡(luò)，正如結(jié)合圖18、圖19、圖23、以及圖24先前所討論的。在節(jié)點(diǎn)2620，二極管2614表示由隔離結(jié)構(gòu)和隔離結(jié)構(gòu)外面的部分襯底之間的界面形成的二極管。
[0126]根據(jù)另一實(shí)施例，PLDM0SFET2700 (圖27)包括二極管電路(例如，圖15的二極管電路1562)，該二極管電路包括被并聯(lián)連接在體區(qū)2734 (通過(guò)體接觸區(qū)2735)和隔離結(jié)構(gòu)之間的肖特基二極管和“分離的"PN結(jié)二極管的組合。更具體地，二極管電路包括形成于肖特基接觸2745 (例如，用硅化物在襯底頂表面2712上形成)和下沉區(qū)域2722的頂面之間的金屬-半導(dǎo)體結(jié)的肖特基二極管。此外，PLDM0SFET2700還包括延伸到下沉區(qū)域2722中并且在下沉區(qū)域2722的內(nèi)壁(B卩，離有源區(qū)域2730最近的壁)部分地穿過(guò)下沉區(qū)域2722的第一 P-類型區(qū)域2746，以及延伸到下沉區(qū)域2722并且在下沉區(qū)域2722的外壁(即，離有源區(qū)域2730最遠(yuǎn)的壁)部分地穿過(guò)下沉區(qū)域2722的第二 P-類型區(qū)域2747。下沉區(qū)域2722的一部分存在于第一和第二P-類型區(qū)域2746、2747之間的襯底頂表面2712，以及肖特基接觸2745至少接觸下沉區(qū)域2722的該部分。
[0127]P-類型區(qū)域2746、2747和下沉區(qū)域2722之間的PN結(jié)形成了二極管電路的PN結(jié)二極管。在襯底表面2712，肖特基接觸2745接觸第一和第二 P-類型區(qū)域2746、2747的頂面和下沉區(qū)域2722的一部分頂面。通過(guò)將多個(gè)P-類型區(qū)域2746、2747緊挨著放置在一起并且與肖特基勢(shì)壘交錯(cuò)，P-類型區(qū)域2746、2747可以有助于耗盡反向偏置下面的肖特基勢(shì)壘區(qū)域以限制泄漏電流。
[0128]根據(jù)實(shí)施例，導(dǎo)電互連電耦合體區(qū)2734、肖特基接觸2745、P-類型區(qū)域2746、2747、以及體端子2768。肖特基二極管和PN結(jié)二極管可以被設(shè)計(jì)以提供期望的取決于應(yīng)用的擊穿電壓(即，大于、小于或等于正常的、負(fù)的最多的操作電壓的擊穿電壓)。例如，在實(shí)施例中，肖特基二極管和PN結(jié)二極管各自可以被設(shè)計(jì)以提供在約-0.3伏至約-14.0伏范圍內(nèi)的反向擊穿電壓，雖然也可以實(shí)現(xiàn)更小或更大的擊穿電壓。
[0129]圖28示出了根據(jù)實(shí)施例的圖27的PLDM0SFET2700的簡(jiǎn)化電路表征2800。還參照?qǐng)D27，端子2862 (例如，端子2762)耦合于源區(qū)(例如，源區(qū)2738)、端子2864 (例如，端子2764 )耦合于柵電極(例如，柵電極2742 )、以及端子2866 (例如，端子2766 )耦合于漏區(qū)(例如，漏區(qū)2736)、以及端子2868 (例如，端子2768)耦合于體區(qū)(例如，體區(qū)2735)。
[0130]根據(jù)實(shí)施例，以及正如上面所討論的，PLDMOSFET還包括與第一和第二 PN結(jié)二極管2846、2847 (例如，形成于P+區(qū)域2746、2747和下沉區(qū)域2722之間的PN結(jié)二極管)并聯(lián)的、電耦合于體區(qū)(例如，體區(qū)2734)和器件的隔離結(jié)構(gòu)之間的肖特基二極管2845 (例如，肖特基接觸2745和下沉區(qū)域2722之間的界面)。根據(jù)實(shí)施例，以及正如圖27所說(shuō)明的，PN結(jié)二極管2846、2847包含P+區(qū)域2746、2747和下沉區(qū)域2722之間的界面。肖特基二極管2845和PN結(jié)二極管2846、2847的陽(yáng)極耦合于體區(qū)，以及肖特基二極管2845和PN結(jié)二極管2846,2847的陰極由隔離結(jié)構(gòu)(例如，下沉區(qū)域2722和NBL2720的組合)形成。在其它替代實(shí)施例中，二極管電路可以包括串聯(lián)和/或并聯(lián)耦合于肖特基二極管2845和PN結(jié)二極管2846,2847的組合的一個(gè)或多個(gè)電阻網(wǎng)絡(luò)，正如結(jié)合圖18、圖19、圖23、以及圖24先前所討論的。在節(jié)點(diǎn)2820，二極管2814表示了由隔離結(jié)構(gòu)和隔離結(jié)構(gòu)外面的剩余襯底之間的界面形成的二極管。
[0131]參照?qǐng)D26和圖28，在體區(qū)電位被升高的正常工作期間，肖特基二極管2645、2845和PN結(jié)二極管2646、2846、2847被正向偏置，以及肖特基二極管2645、2845鉗制了 PN結(jié)二極管2646、2846、2847的正向偏置。因此，隔離結(jié)構(gòu)的電位緊密地跟隨體區(qū)電位，其中只有相對(duì)小的正向電壓降落與肖特基二極管2645、2845和PN結(jié)二極管2646、2846、2847相關(guān)聯(lián)。另一方面，當(dāng)體電位轉(zhuǎn)換到負(fù)電壓的時(shí)侯，隔離結(jié)構(gòu)的電位被肖特基二極管2645、2845和/或PN結(jié)二極管2646、2846、2847的反向擊穿電壓(例如，在約-0.3伏至約-14.0伏之間或更大)保持。由于有了結(jié)合圖16先前所討論的實(shí)施例，當(dāng)體電位變?yōu)樨?fù)的時(shí)侯，通過(guò)保持隔離結(jié)構(gòu)電位，如果體和隔離結(jié)構(gòu)僅僅是短路而可能會(huì)發(fā)生的注入到襯底的載流子可以被減少或消除，從而避免了相鄰電路塊的中斷。
[0132]正如先前所討論的，上面所討論的實(shí)施例PLDMOSFET的各個(gè)區(qū)域可以有環(huán)形結(jié)構(gòu)。例如，下沉區(qū)域(例如，圖2、圖6、圖7、圖11、圖13、圖16、圖20、圖21、圖25以及圖27的下沉區(qū)域 222、622、722、1122、1322、1622、2022、2122、2522、2722)可以有實(shí)質(zhì)上圍繞器件的有源區(qū)域的環(huán)形結(jié)構(gòu)，并且相應(yīng)的肖特基接觸(例如，圖2、圖11、圖13、圖16、圖25、圖27的肖特基接觸246、1145、1345、1646、2545、2745)和/或與肖特基二極管和PN結(jié)二極管相關(guān)聯(lián)的P-類型區(qū)域(例如，圖6、圖11、圖13、圖20、圖25、圖27的P-類型區(qū)域646、1146、1346、1347、2046、2546、2746、2747)也可以有環(huán)形結(jié)構(gòu)。例如，圖29根據(jù)各種實(shí)施例，是下沉區(qū)域(例如，圖2、圖6、圖7、圖11、圖13、圖16、圖20、圖21、圖25、圖27的下沉區(qū)域222、622、722、1122、1322、1622、2022、2122、2522、2722)、肖特基接觸(例如，圖 2、圖 11、圖 13、圖16、圖25、圖27的肖特基接觸246、1145、1345、1645、2545、2745)、或PN結(jié)二極管的穿過(guò)下沉區(qū)域一路延伸的P-類型區(qū)域(例如，圖6、圖20的P-類型區(qū)域646、2046)的環(huán)形結(jié)構(gòu)的簡(jiǎn)化頂視圖。正如所顯示的，下沉區(qū)域、肖特基接觸、或P-類型區(qū)域?qū)嵸|(zhì)上圍繞器件的有源區(qū)域2920。在替代實(shí)施例中，下沉區(qū)域、肖特基接觸、或P-類型區(qū)域可以不完全圍繞器件的有源區(qū)域2920。例如，雖然下沉區(qū)域?qū)嵸|(zhì)上圍繞器件的有源區(qū)域2920，肖特基接觸可以只接觸下沉區(qū)域的部分頂面(或多個(gè)部分)。同樣地，P-類型區(qū)域可以只存于下沉區(qū)域的一部分(多部分)周?chē)?br> [0133]正如上面所討論的，在一些實(shí)施例中，PN結(jié)二極管的P-類型區(qū)域可以不穿過(guò)下沉區(qū)域一路延伸(例如，圖11、圖25的P-類型區(qū)域1146、2546)。在這樣的實(shí)施例中，下沉區(qū)域、P-類型區(qū)域、以及肖特基接觸(如果存在)可以被同心地布置。例如，圖30示出了根據(jù)實(shí)施例的下沉區(qū)域3010 (例如，圖11、圖25的下沉區(qū)域1122、2522)和PN結(jié)二極管的沒(méi)有穿過(guò)下沉區(qū)域一路延伸的P-類型區(qū)域3012的環(huán)形配置的簡(jiǎn)化頂視圖。肖特基接觸(例如，圖
11、圖25的肖特基接觸1145、2545)可以完全地或部分地覆蓋被同心地布置的下沉區(qū)3010和P-類型區(qū)域3012。正如所顯示的，下沉區(qū)域和P-類型區(qū)域?qū)嵸|(zhì)上圍繞器件的有源區(qū)域3020。在替代實(shí)施例中，下沉區(qū)域和/或P-類型區(qū)域可以不完全圍繞器件的有源區(qū)域3020。例如，雖然下沉區(qū)域可以實(shí)質(zhì)上圍繞器件的有源區(qū)域3020，P-類型區(qū)域可以只存于下沉區(qū)域的一部分(多部分)周?chē)?br> [0134]還正如上面所討論的，在其它實(shí)施例中，與兩個(gè)PN結(jié)二極管相關(guān)聯(lián)的兩個(gè)P-類型區(qū)可以被包括在下沉區(qū)域的相對(duì)壁處，其中P-類型區(qū)域不一直延伸穿過(guò)下沉區(qū)域(例如，圖13、圖27的P-類型區(qū)域1346、1347、2746、2747)延伸。在其它實(shí)施例中，下沉區(qū)域、P-類型區(qū)域、以及肖特基接觸(如果存在)也可以被同心地布置。例如，圖31示出了根據(jù)實(shí)施例的下沉區(qū)域3110 (例如，圖13、圖27的下沉區(qū)1322、2722)、第一 PN結(jié)二極管的第一P-類型區(qū)域3112 (例如，圖13、圖27的P-類型區(qū)域1346、2746)、以及第二 PN結(jié)二極管的第二 P-類型區(qū)域3114 (例如，圖13、圖27的P-類型區(qū)域1347、2747)的環(huán)形結(jié)構(gòu)的簡(jiǎn)化頂視圖。肖特基接觸(例如，圖13、圖27的肖特基接觸1345、2745)可以完全地或部分地覆蓋被同心地布置的下沉區(qū)域3110和P-類型區(qū)域3112、3114。正如所顯示的，下沉區(qū)域和P-類型區(qū)域?qū)嵸|(zhì)上圍繞器件的有源區(qū)域3120。在替代實(shí)施例中，下沉區(qū)域和/或P-類型區(qū)域可以不完全圍繞器件的有源區(qū)域3120。例如，雖然下沉區(qū)域可以實(shí)質(zhì)上圍繞器件的有源區(qū)域3120，但是P-類型區(qū)域可以只存于下沉區(qū)域的一部分(多部分)周?chē)?br> [0135]在包括與隔離結(jié)構(gòu)(或更具體地說(shuō)是下沉區(qū)域)接觸的肖特基接觸和PN結(jié)二極管的組合的其它實(shí)施例中，肖特基接觸和與PN結(jié)二極管相關(guān)聯(lián)的P-類型區(qū)域可以以一種交替布置被置于環(huán)形下沉區(qū)域周?chē)?。例如，圖32示出了根據(jù)另一可選實(shí)施例的在圍繞器件的有源區(qū)域3220的環(huán)形下沉區(qū)域周?chē)越惶娌贾貌贾玫男ぬ鼗佑|3210和P-類型區(qū)域3212的結(jié)構(gòu)的簡(jiǎn)化頂視圖。在附圖中所說(shuō)明的和在本發(fā)明所討論的包括通過(guò)使用下沉區(qū)域構(gòu)造的一個(gè)或多個(gè)PN結(jié)二極管和肖特基二極管的所有實(shí)施例中、PN結(jié)二極管的P-類型陽(yáng)極區(qū)域不需要與半導(dǎo)體表面相交，也不需要物理地形成一個(gè)或多個(gè)較大的連接區(qū)域。在各種實(shí)施例中，PN結(jié)二極管的P-類型陽(yáng)極區(qū)域能夠被電訪問(wèn)(例如，通過(guò)側(cè)壁接觸或埋置擴(kuò)散)和被連接以形成與肖特基二極管的串聯(lián)和/或并聯(lián)組合就足夠了。
[0136]圖33根據(jù)各種實(shí)施例，是說(shuō)明了一種用于形成例如在圖2、圖6、圖7、圖11、圖13、圖16、圖20、圖21、圖25以及圖27所說(shuō)明的器件，并且將這些器件合并到SOC和帶有電感負(fù)載(例如，圖1、圖15的電感負(fù)載132)的系統(tǒng)(例如，圖1、圖5系統(tǒng)100、1500)的方法的簡(jiǎn)化流程圖。標(biāo)準(zhǔn)的半導(dǎo)體工藝技術(shù)可以被采用以生產(chǎn)S0C，并且為了簡(jiǎn)潔，本發(fā)明沒(méi)有詳細(xì)描述這些技術(shù)。
[0137]所述方法通過(guò)提供有第一導(dǎo)電類型(例如，P-類型襯底210、610、710、1110、1310、1610、2010、2110、2510、2710)的襯底(例如，SOC襯底)在塊3302開(kāi)始。所述襯底可以包括基底襯底和在所述基底襯底上生長(zhǎng)的外延層。有源器件(例如，與驅(qū)動(dòng)電路相關(guān)聯(lián))可以隨后被形成(塊3304、3306、3308)。例如，在塊3304，隔離結(jié)構(gòu)可以形成于襯底內(nèi)。正如先前所詳細(xì)描述的，所述隔離結(jié)構(gòu)可以包括第二導(dǎo)電類型的埋層(例如，NBL220、620、720、1120、1320、1620、2020、2120、2520、2720)和所述第二導(dǎo)電類型的從襯底頂面延伸到埋層的下沉區(qū)域(例如，下沉區(qū)域 222、622、722、1122、1322、1622、2022、2122、2522、2722)。由埋層和下沉區(qū)域的組合形成的隔離結(jié)構(gòu)可以實(shí)質(zhì)上圍繞器件的有源區(qū)域(例如，有源區(qū)域230、630、730、1130、1330、1630、2030、2130、2530、2730)。在塊3306，有源器件可以形成于有源區(qū)域內(nèi)。例如，形成于有源區(qū)域內(nèi)的有源器件可以包括正如先前所描述的所述第一導(dǎo)電類型的漂移區(qū)、所述第二導(dǎo)電類型的體區(qū)、所述第一導(dǎo)電類型的漏區(qū)、所述第一導(dǎo)電類型的體區(qū)、所述第一導(dǎo)電類型的漏區(qū)、所述第一導(dǎo)電類型的源區(qū)、以及柵電極(以及相應(yīng)的柵極電介質(zhì))。
[0138]在塊3308，二極管電路(例如，圖1、圖15的二極管電路162、1562)可以形成于并且互連在有源器件和隔離結(jié)構(gòu)(或者更具體地說(shuō)是下沉區(qū)域，例如下沉區(qū)域222、622、722、1122、1322、1622、2022、2122、2522、2722)之間。例如，在與圖1-圖14相關(guān)聯(lián)的實(shí)施例中，二極管電路形成于并且互連在器件的源區(qū)(例如，源區(qū)238、638、738、1138、1338)和隔離結(jié)構(gòu)之間。相反，在與圖15-圖28相關(guān)聯(lián)的實(shí)施例中，二極管電路形成于并且互連在器件的體區(qū)(例如，體區(qū)1634、2034、2134、2534、2734)和隔離結(jié)構(gòu)之間。正如結(jié)合圖2-圖32在上面所詳細(xì)描述的，二極管電路的實(shí)施例可以包括一個(gè)或多個(gè)肖特基二極管、PN結(jié)二極管、以及電阻網(wǎng)絡(luò)。
[0139]在可以并行于塊3304、3306、以及3308被執(zhí)行的塊3310中，“其它器件”可以形成于襯底內(nèi)或襯底上，包括形成與驅(qū)動(dòng)電路(例如，圖1、圖15的驅(qū)動(dòng)電路110、1510)相關(guān)聯(lián)的附加器件和與片上系統(tǒng)(SOC)(例如，加工組件、存儲(chǔ)器陣列、以及其它電路)相關(guān)聯(lián)的附加器件。驅(qū)動(dòng)電路和其它SOC組件在塊3312可以互連，以及SOC的襯底可以被封裝，從而完成SOC的制造。在塊3314，無(wú)論封裝還是未封裝，SOC可以被合并到更大的系統(tǒng)中，例如包括電感負(fù)載(例如，圖1、圖15的電感負(fù)載132、1532)的系統(tǒng)，并且所述方法可以結(jié)束。
[0140]正如先前所討論的，在塊3304、3306和3308中形成的器件被配置以減少或消除在各種操作條件下到SOC襯底中的電流注入。更具體地，當(dāng)與不存在這樣的二極管電路(例如，在源區(qū)、體區(qū)以及隔離結(jié)構(gòu)僅僅被一起短接的系統(tǒng)中)的其它系統(tǒng)進(jìn)行比較的時(shí)候，耦合于驅(qū)動(dòng)電路的至少一個(gè)有源器件的源區(qū)或體區(qū)和隔離結(jié)構(gòu)之間的二極管電路可以導(dǎo)致減少或消除注入電流。因此，各種實(shí)施例可以產(chǎn)生顯著有利結(jié)果。
[0141]雖然至少一個(gè)示例實(shí)施例在上述詳細(xì)描述中已經(jīng)被提出了，應(yīng)認(rèn)識(shí)到還存在大量的變化，特別是關(guān)于器件類型、材料以及摻雜的選擇。應(yīng)認(rèn)識(shí)到示例實(shí)施例或一些示例實(shí)施例僅僅是例子，而不旨在以任何方式限定范圍、適用性、或本發(fā)明的配置。當(dāng)然，上述詳細(xì)描述將給本領(lǐng)域所屬技術(shù)人員提供一條便捷的路線圖以用于實(shí)施本發(fā)明的實(shí)施例。應(yīng)了解在不脫離權(quán)利要求所附本發(fā)明范圍以及其法律等價(jià)物的情況下，功能和元素的布置在示例實(shí)施例中可以做各種變化。
【權(quán)利要求】
1.一種半導(dǎo)體器件，包括: 半導(dǎo)體襯底，具有第一導(dǎo)電類型和襯底頂表面； 埋層，位于所述襯底頂表面下，其中所述埋層具有不同于所述第一導(dǎo)電類型的第二導(dǎo)電類型； 下沉區(qū)域，位于所述襯底頂表面和所述埋層之間，其中所述下沉區(qū)域具有所述第二導(dǎo)電類型，并且隔離結(jié)構(gòu)由所述下沉區(qū)域和所述埋層形成； 有源器件，位于所述隔離結(jié)構(gòu)所包含的半導(dǎo)體襯底部分內(nèi)，其中所述有源器件包括所述第二導(dǎo)電類型的體區(qū)，其中所述體區(qū)和所述隔離結(jié)構(gòu)通過(guò)具有所述第一導(dǎo)電類型的所述半導(dǎo)體襯底的一部分隔開(kāi)，以及 二極管電路，連接在所述隔離結(jié)構(gòu)和所述體區(qū)之間。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述二極管電路包括: 肖特基二極管，形成于與所述隔離區(qū)域耦合的肖特基接觸。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中所述二極管電路還包括: 與所述肖特基二極管串聯(lián)的電阻網(wǎng)絡(luò)。
4.根據(jù)權(quán)利要 求2所述的半導(dǎo)體器件，其中所述二極管電路還包括: 與所述肖特基二極管并聯(lián)的電阻網(wǎng)絡(luò)。
5.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中所述二極管電路還包括: 與所述肖特基二極管串聯(lián)的電阻網(wǎng)絡(luò)；以及 與所述肖特基二極管并聯(lián)的電阻網(wǎng)絡(luò)。
6.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，還包括: 所述第一導(dǎo)電類型的附加區(qū)域，延伸到所述下沉區(qū)域中并且部分地穿過(guò)所述下沉區(qū)域，其中所述二極管電路包括所述肖特基二極管和形成于所述附加區(qū)域和所述下沉區(qū)域之間的PN結(jié)二極管。
7.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，還包括: 所述第一導(dǎo)電類型的第一附加區(qū)域，延伸到所述下沉區(qū)域中并且在所述下沉區(qū)域的內(nèi)壁處部分地穿過(guò)所述下沉區(qū)域；以及 所述第一導(dǎo)電類型的第二附加區(qū)域，延伸到所述下沉區(qū)域中并且在所述下沉區(qū)域的外壁處部分地穿過(guò)所述下沉區(qū)域，其中所述下沉區(qū)域的一部分存在于所述第一附加區(qū)域和所述第二附加區(qū)域之間的襯底頂表面處，并且其中所述二極管電路包括所述肖特基二極管、形成于所述第一附加區(qū)域和所述下沉區(qū)域之間的第一 PN結(jié)二極管、以及形成于所述第二附加區(qū)域和所述下沉區(qū)域之間的第二 PN結(jié)二極管。
8.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中所述下沉區(qū)域被形成為基本上圍繞所述有源區(qū)域的環(huán)，所述肖特基接觸被置于所述環(huán)的第一部分處，以及所述器件還包括: 一個(gè)或多個(gè)附加的肖特基接觸，被置于所述環(huán)的空間地與所述第一部分隔開(kāi)的部分并且彼此隔開(kāi)；以及 所述第一導(dǎo)電類型的多個(gè)附加區(qū)域，在所述下沉區(qū)域的頂面處從所述襯底頂表面延伸到所述下沉區(qū)域中，其中所述多個(gè)附加區(qū)域被置于所述環(huán)的在所述肖特基接觸之間散布的其它部分處。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括:所述第一導(dǎo)電類型的附加區(qū)域，延伸到所述下沉區(qū)域中，其中所述二極管電路包括形成于所述附加區(qū)域和所述下沉區(qū)域之間的PN結(jié)二極管。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述二極管電路包括互連于所述體區(qū)和所述下沉區(qū)域之間的多晶硅二極管。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述有源器件包括: 所述第一導(dǎo)電類型的漂移區(qū)，位于所述有源區(qū)域的中心部分內(nèi)并且從所述襯底頂表面延伸到所述半導(dǎo)體襯底中； 所述第一導(dǎo)電類型的漏區(qū)，從所述襯底頂表面延伸到所述漂移區(qū)中； 所述體區(qū)從所述襯底頂表面延伸到位于所述漂移區(qū)和所述隔離結(jié)構(gòu)之間的半導(dǎo)體襯底中；以及 所述第一導(dǎo)電類型的源區(qū)，從所述襯底頂表面延伸到所述體區(qū)中。
12.—種驅(qū)動(dòng)電路，包括: 第一橫向擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管LDMOSFET，形成于具有第一導(dǎo)電類型和襯底頂表面的半導(dǎo)體襯底上，其中所述第一 LDMOSFET包括: 埋層，位于所述襯底頂表面下，其中所述埋層具有不同于所述第一導(dǎo)電類型的第二導(dǎo)電類型； 下沉區(qū)域，位于所述襯底頂表面和所述埋層之間，其中所述下沉區(qū)域具有所述第二導(dǎo)電類型，并且隔離結(jié)構(gòu)由所述下沉區(qū)域和所述埋層形成； 有源器件，位于所述隔離結(jié)構(gòu)所包含的半導(dǎo)體襯底部分內(nèi)，其中所述有源器件包括所述第二導(dǎo)電類型的體區(qū)，并且其中所述體區(qū)和所述隔離結(jié)構(gòu)通過(guò)具有所述第一導(dǎo)電類型的所述半導(dǎo)體襯底的一部分隔開(kāi)；以及 二極管電路，連接在所述隔離結(jié)構(gòu)和所述體區(qū)之間。
13.根據(jù)權(quán)利要求12所述的驅(qū)動(dòng)電路，其中所述二極管電路包括: 肖特基二極管，形成于與所述隔離區(qū)域耦合的肖特基接觸。
14.根據(jù)權(quán)利要求12所述的驅(qū)動(dòng)電路，還包括: 所述第一導(dǎo)電類型的附加區(qū)域，延伸到所述下沉區(qū)域中，其中所述二極管電路包括形成于所述附加區(qū)域和所述下沉區(qū)域之間的PN結(jié)二極管。
15.根據(jù)權(quán)利要求12所述的驅(qū)動(dòng)電路，其中所述二極管電路包括互連在所述體區(qū)和所述下沉區(qū)域之間的多晶硅二極管。
16.根據(jù)權(quán)利要求12所述的驅(qū)動(dòng)電路，其中所述二極管電路包括: 二極管；以及 與所述二極管串聯(lián)的電阻網(wǎng)絡(luò)。
17.根據(jù)權(quán)利要求12所述的驅(qū)動(dòng)電路，其中所述二極管電路包括: 二極管；以及 與所述二極管并聯(lián)的電阻網(wǎng)絡(luò)。
18.根據(jù)權(quán)利要求12所述的驅(qū)動(dòng)電路，其中所述二極管電路包括: 二極管； 與所述二極管串聯(lián)的電阻網(wǎng)絡(luò)；以及 與所述二極管并聯(lián)的電阻網(wǎng)絡(luò)。
19.一種形成半導(dǎo)體器件的方法，所述方法包括如下步驟: 形成位于具有第一導(dǎo)電類型的半導(dǎo)體襯底的襯底頂表面下的埋層，其中所述埋層具有不同于所述第一導(dǎo)電類型的第二導(dǎo)電類型； 形成位于所述襯底頂表面和所述埋層之間的下沉區(qū)域，其中所述下沉區(qū)域具有所述第二導(dǎo)電類型，并且隔離結(jié)構(gòu)由所述下沉區(qū)域和所述埋層形成； 形成位于所述隔離結(jié)構(gòu)所包含的半導(dǎo)體襯底部分內(nèi)的有源器件，其中所述有源器件包括所述第二導(dǎo)電類型的體區(qū)，并且其中所述體區(qū)和所述隔離結(jié)構(gòu)通過(guò)具有所述第一導(dǎo)電類型的所述半導(dǎo)體襯底的一部分隔開(kāi)；以及 形成連接在所述隔離結(jié)構(gòu)和所述體區(qū)之間的二極管電路。
20.根據(jù)權(quán)利要求19所述的方法，其中形成所述二極管電路包括: 形成與所述隔離區(qū)域耦合的肖特基接觸。
21.根據(jù)權(quán)利要求19所述的方法，其中形成所述二極管電路包括: 形成所述第一導(dǎo)電類型的附加區(qū)域，其延伸到所述下沉區(qū)域中，其中所述二極管電路包括形成于所述附加區(qū)域和所述下沉區(qū)域之間的PN結(jié)二極管。
22.根據(jù)權(quán)利要求19所述的方法，其中形成所述二極管電路包括: 在所述體區(qū)和所述下沉區(qū) 域之間形成以及互連多晶硅二極管。
【文檔編號(hào)】H03K17/687GK103811490SQ201310540665
【公開(kāi)日】2014年5月21日 申請(qǐng)日期:2013年11月5日 優(yōu)先權(quán)日:2012年11月7日
【發(fā)明者】陳偉澤, H·M·鮑德, R·J·德蘇扎, P·M.·帕里斯 申請(qǐng)人:飛思卡爾半導(dǎo)體公司