本發(fā)明涉及一種印刷電路板技術(shù)，更具體地說(shuō)，涉及一種具有結(jié)合DC阻塞電容器和通孔的走線構(gòu)造的印刷電路板（PCB）。

背景技術(shù)：
圖1為傳統(tǒng)印刷電路板（PCB）的立體圖。參照?qǐng)D1，在PCB基板100上，兩個(gè)表面貼裝（SMT）的DC阻塞（或交流耦合的）電容器101被分別安裝在與一對(duì)高速串行傳輸線102連接的兩個(gè)焊盤104上，焊盤104被構(gòu)造為連接兩個(gè)高速邏輯集成電路（IC）。邏輯IC界面構(gòu)造的實(shí)例為L(zhǎng)VDS（低電壓差分信號(hào)）和CML（電流型邏輯）。同時(shí)，由于PCB100的尺寸有限，需要采用電鍍過(guò)的通孔（PTH）103以將在頂層中的信號(hào)連接至底層（反之亦然）。在高速傳輸線102和105中的DC阻塞電容器101和PTH通孔103的存在引起在PCB走線上流通的高速電信號(hào)的不連續(xù)性，這常常改變沿著走線的特性阻抗并引起大量的信號(hào)反射。因此，在傳輸線中的信號(hào)質(zhì)量降低。

技術(shù)實(shí)現(xiàn)要素：
本專利申請(qǐng)旨在一種印刷電路板（PCB）。在一個(gè)方面中，所述印刷電路板包括第一傳導(dǎo)層；布置在所述第一傳導(dǎo)層之下的第一絕緣層；布置在所述第一絕緣層之下的第二傳導(dǎo)層；布置在所述第二傳導(dǎo)層之下的第二絕緣層；布置在所述第二絕緣層之下第三傳導(dǎo)層；布置在所述第三傳導(dǎo)層之下的第三絕緣層、布置在所述第三絕緣層之下的第四傳導(dǎo)層；兩個(gè)通孔以及兩個(gè)接地孔，所述兩個(gè)通孔和所述兩個(gè)接地孔分別布置為穿過(guò)所述第一絕緣層、所述第二傳導(dǎo)層、所述第二絕緣層、所述第三傳導(dǎo)層，以及所述第三絕緣層；以及兩個(gè)電容器。所述第一傳導(dǎo)層包括第一傳輸線部、兩個(gè)焊盤，以及兩個(gè)第一短柱。所述第四傳導(dǎo)層包括兩個(gè)連接部、兩個(gè)第二短柱，以及第二傳輸線部，所述第二傳輸線部直接連接至所述兩個(gè)連接部。所述兩個(gè)電容器分別連接所述第一傳輸線部和所述兩個(gè)焊盤。所述兩個(gè)通孔與所述兩個(gè)焊盤直接連接并且將所述連接分別延伸至所述兩個(gè)連接部。所述兩個(gè)接地孔分別與所述兩個(gè)第一短柱和所述兩個(gè)第二短柱物理和電地連接，并且與所述第二傳導(dǎo)層和所述第三傳導(dǎo)層物理和電地連接。兩個(gè)窗部分別在所述第二傳導(dǎo)層和所述第三傳導(dǎo)層中被限定在所述通孔穿過(guò)的位置的附近，以使得所述通孔與所述第二傳導(dǎo)層和所述第三傳導(dǎo)層物理和電地隔絕。所述兩個(gè)電容器可為表面貼裝DC阻塞電容器。所述第二和第三傳導(dǎo)層可為關(guān)于所述傳輸線部的電氣接地層。所述第一傳導(dǎo)層還可包括兩個(gè)附加焊盤，所述兩個(gè)附加焊盤布置在所述第一傳輸線部的端部，并且被構(gòu)造為物理和電地連接所述第一傳輸線部和所述電容器。在所述第一傳導(dǎo)層中的所述焊盤和在所述第四傳導(dǎo)層中的所述連接部可分別合并到所述通孔的端部中，所述通孔的端部可為圓形盤。在所述第一傳導(dǎo)層中的焊盤之間的邊對(duì)邊的間隔可為0.2mm至0.3mm。所述第一、第二和第三絕緣層的厚度為0.1mm或更小。在另一方面中，該印刷電路板包括第一傳導(dǎo)層；布置在所述第一傳導(dǎo)層之下的第一絕緣層；布置在所述第一絕緣層之下的第二傳導(dǎo)層；布置在所述第二傳導(dǎo)層之下的第二絕緣層；布置在所述第二絕緣層之下的第三傳導(dǎo)層；布置在所述第三傳導(dǎo)層之下的第三絕緣層；布置在所述第三絕緣層之下的第四傳導(dǎo)層；兩個(gè)通孔，所述兩個(gè)通孔分別布置為穿過(guò)所述第一絕緣層、所述第二傳導(dǎo)層、所述第二絕緣層、所述第三傳導(dǎo)層，以及所述第三絕緣層；以及兩個(gè)電容器。所述第一傳導(dǎo)層包括第一傳輸線部和兩個(gè)焊盤。所述第四傳導(dǎo)層包括兩個(gè)連接部以及第二傳輸線部，所述第二傳輸線部直接連接至所述兩個(gè)連接部。所述兩個(gè)電容器分別連接所述第一傳輸線部和所述兩個(gè)焊盤。所述兩個(gè)通孔與所述兩個(gè)焊盤直接連接并且將所述連接分別延伸至所述兩個(gè)連接部。兩個(gè)窗部分別在所述第二傳導(dǎo)層和所述第三傳導(dǎo)層中被限定在所述通孔穿過(guò)的位置的附近，以使得所述通孔與所述第二傳導(dǎo)層和所述第三傳導(dǎo)層電隔絕。所述第一和所述第二傳輸線部可為微帶線的差分對(duì)。所述PCB還可包括至少兩個(gè)接地孔，所述至少兩個(gè)接地孔分別布置為穿過(guò)所述第二絕緣層，并且與所述第二傳導(dǎo)層和所述第三傳導(dǎo)層物理和電地連接。所述第一傳遞層還可包括至少兩個(gè)第一短柱，所述第四傳遞層還可包括至少兩個(gè)第二短柱，并且所述至少兩個(gè)接地孔分別布置為穿過(guò)所述第一絕緣層、所述第二傳導(dǎo)層、所述第三傳導(dǎo)層，以及所述第三絕緣層，并且與所述至少兩個(gè)第一短柱和所述至少兩個(gè)第二短柱電連接。所述第一和第二傳輸線部可為共平面波導(dǎo)，分別包括頂表面接地平面和底表面接地平面。所述PCB還可包括至少兩個(gè)接地孔，所述至少兩個(gè)接地孔分別布置為穿過(guò)所述第一絕緣層、所述第二傳導(dǎo)層、所述第二絕緣層、所述第三傳導(dǎo)層，以及所述第三絕緣層，并且與所述頂表面接地平面、所述底表面平面、所述第二傳導(dǎo)層以及所述第三傳導(dǎo)層電連接。所述兩個(gè)電容器可為表面貼裝DC阻塞電容器。所述第二和第三傳導(dǎo)層可為關(guān)于所述傳輸線部的電氣接地層。在所述第一傳導(dǎo)層中的所述焊盤和在所述第四傳導(dǎo)層中的所述連接部可分別合并到所述通孔的端部中。所述通孔的端部可為圓形盤。在所述第一傳導(dǎo)層中的焊盤之間的邊對(duì)邊的間隔可為0.2mm至0.3mm。所述第一、第二和第三絕緣層的厚度可為0.1mm或更小。在另一方面中，所述印刷電路板包括第一傳導(dǎo)層，所述第一傳導(dǎo)層包括第一傳輸線部和兩個(gè)焊盤；布置在所述第一傳導(dǎo)層之下的第一絕緣層；布置在所述第一絕緣層之下并且包括第二傳輸線部的第四傳導(dǎo)層；兩個(gè)通孔，所述兩個(gè)通孔分別布置為穿過(guò)所述第一絕緣層；以及兩個(gè)電容器，所述兩個(gè)電容器分別連接所述第一傳輸線部和所述兩個(gè)焊盤。所述兩個(gè)通孔與所述兩個(gè)焊盤直接連接并且將所述連接分別延伸至所述兩個(gè)連接部。所述PCB還可包括布置在所述第一絕緣層之下的第二傳導(dǎo)層；布置在所述第二傳導(dǎo)層之下的第二絕緣層；布置在所述第二絕緣層之下的第三傳導(dǎo)層；以及布置在所述第三傳導(dǎo)層之下的第三絕緣層。兩個(gè)窗部分別在所述第二傳導(dǎo)層和所述第三傳導(dǎo)層中被限定在所述通孔穿過(guò)的位置的附近，以使得所述通孔與所述第二傳導(dǎo)層和所述第三傳導(dǎo)層電隔絕。所述第一傳輸線部和所述第二傳輸線部可為共平面波導(dǎo)，分別包括頂表面接地平面和底表面接地平面。所述PCB還可包括至少兩個(gè)接地孔，所述至少兩個(gè)接地孔分別布置為穿過(guò)所述第一絕緣層，并且與所述頂表面接地平面和所述底表面接地平面電連接。在所述第一傳導(dǎo)層中的所述焊盤和在所述第四傳導(dǎo)層中的所述連接部可分別合并到所述通孔的端部中。所述通孔的端部可為圓形盤。在所述第一傳導(dǎo)層中的焊盤之間的邊對(duì)邊的間隔可為0.2mm至0.3mm。所述第一層的厚度可為0.1mm或更小。附圖說(shuō)明圖1為傳統(tǒng)PCB的立體圖。圖2A為根據(jù)本專利申請(qǐng)的實(shí)施方式的PCB的立體圖。圖2B為圖2A中描繪的PCB的分解視圖。圖2C為圖2A中描繪的PCB的截面圖。圖3為根據(jù)本專利申請(qǐng)的另一實(shí)施方式的PCB的立體圖。圖4A為根據(jù)本專利申請(qǐng)的另一實(shí)施方式的PCB的立體圖。圖4B為圖4A中描繪的PCB的截面圖。圖5A為根據(jù)本專利申請(qǐng)的另一實(shí)施方式的PCB的立體圖。圖5B為圖5A中描繪的PCB的分解視圖。圖5C為圖5A中描繪的PCB的截面圖。圖5D為圖5A中描繪的PCB的底部立體圖。圖6A示出根據(jù)傳統(tǒng)設(shè)計(jì)和本專利申請(qǐng)的多種實(shí)施方式的PCB的異態(tài)的回波損耗。圖6B示出根據(jù)傳統(tǒng)設(shè)計(jì)和本專利申請(qǐng)的多種實(shí)施方式的PCB的異態(tài)的插入損耗。具體實(shí)施方式現(xiàn)在將詳細(xì)地參考在本專利申請(qǐng)中公開(kāi)的PCB的優(yōu)選實(shí)施方式，并且還將在下面的描述中提供其示例。在本專利申請(qǐng)中公開(kāi)的PCB的示意性實(shí)施方式被詳細(xì)地描述，但是對(duì)相關(guān)領(lǐng)域的那些技術(shù)人員而言顯而易見(jiàn)的是，為了簡(jiǎn)潔，對(duì)于PCB的理解而言不是特別重要的一些特征可不示出。此外，應(yīng)當(dāng)理解，在本專利申請(qǐng)中公開(kāi)的PCB不限定于下文描述的確切的實(shí)施方式，并且技術(shù)人員可在不背離所保護(hù)的精神或范圍的前提下做出對(duì)其的多種改變和修改。例如，在本公開(kāi)的范圍之內(nèi)，不同的示意性實(shí)施方式的元素和/或特征可彼此結(jié)合以及/或者彼此替換。圖2A為根據(jù)本專利申請(qǐng)的實(shí)施方式的PCB的立體圖。圖2B為圖2A中描繪的PCB的分解視圖。圖2C為圖2A描繪的PCB的截面圖。參照?qǐng)D2A-2C，PCB包括第一傳導(dǎo)層、第一絕緣層220、第二傳導(dǎo)層205、第二絕緣層230、第三傳導(dǎo)層207、第三絕緣層240、第四傳導(dǎo)層、兩個(gè)通孔209、兩個(gè)接地孔203，以及兩個(gè)電容器201。第一傳導(dǎo)層包括第一傳輸線部202、兩個(gè)焊盤204，以及兩個(gè)第一短柱211。第一絕緣層220布置在第一傳導(dǎo)層之下。第二傳導(dǎo)層205布置在第一絕緣層220之下。第二絕緣層230布置在第二傳導(dǎo)層205之下。第三傳導(dǎo)層207布置在第二絕緣層230之下。第三絕緣層230布置在第三傳導(dǎo)層207之下。第四傳導(dǎo)層布置在第三絕緣層240之下并且包括兩個(gè)連接部213、兩個(gè)第二短柱215以及直接連接至這兩個(gè)連接部213的第二傳輸線部206。兩個(gè)通孔209和兩個(gè)接地孔203分別被布置為貫穿第一絕緣層220、第二傳導(dǎo)層205、第二絕緣層230、第三傳導(dǎo)層207以及第三絕緣層240，然而這兩個(gè)通孔209并不物理或電地連接至第二傳導(dǎo)層205和第三傳導(dǎo)層207。兩個(gè)電容器201分別連接第一傳輸線部202和兩個(gè)焊盤204。兩個(gè)通孔209與兩個(gè)焊盤204直接連接，并且將該連接向下分別延伸至兩個(gè)連接部213。換言之，兩個(gè)通孔209與兩個(gè)焊盤204直接物理接觸。該直接的物理接觸能夠通過(guò)例如焊接的方法實(shí)現(xiàn)，但應(yīng)當(dāng)指出，不存在連接在通孔209和兩個(gè)焊盤204之間的例如橋接傳輸線的中間電氣部件。兩個(gè)接地孔203分別與兩個(gè)第一短柱211、兩個(gè)第二短柱215以及第三傳導(dǎo)層207物理和電地連接。兩個(gè)窗部218和219分別在第二傳導(dǎo)層205和第三傳導(dǎo)層207中被限定在通孔209穿過(guò)第二傳導(dǎo)層205和第三傳導(dǎo)層207的位置附近，以使得通孔209與第二傳導(dǎo)層205和第三傳導(dǎo)層207物理和電地隔絕。應(yīng)當(dāng)指出，在第二傳導(dǎo)層205中的窗部218延伸至在焊盤204下方的區(qū)域。在該實(shí)施方式中，第一傳導(dǎo)層還包括布置在第一傳輸線部202的端部的兩個(gè)附加焊盤217。焊盤217被構(gòu)造為物理和電地連接第一傳輸線部202和電容器201。電容器201為表面貼裝（SMT）DC阻塞電容器。第二傳導(dǎo)層205和第三傳導(dǎo)層207為分別關(guān)于傳輸線部201和206的電氣接地層。在此提到的電氣接地不一定與實(shí)際實(shí)施時(shí)參考的系統(tǒng)中的地面相同。應(yīng)當(dāng)理解，在其他實(shí)施方式中，接地孔203的數(shù)量可大于兩個(gè)，以使得為流向地面（GND）的電流提供充足的路徑。相應(yīng)地，第一短柱211的數(shù)量和第二短柱215的數(shù)量也可大于二。在第一傳導(dǎo)層中用于DC阻塞電容器201的焊盤204以及在第四傳導(dǎo)層中的連接部213分別合并到通孔209的端部中，而通孔209的端部實(shí)質(zhì)上為圓形盤。通孔209為穿通PCB的傳導(dǎo)性的電鍍的通孔（PTH）。在該實(shí)施方式中，在焊盤204之間的邊到邊的間隙為0.2mm至0.3mm，而電容器201為0201尺寸（通常，在物理尺寸中為0.6mmx0.3xmmx0.3mm）。絕緣層220、230和240的厚度為0.1mm（4.4mil）或更少。應(yīng)當(dāng)理解，對(duì)于多層PCB，可存在布置在第二絕緣層230中的附加的傳導(dǎo)和絕緣層，并且在此情形中，通孔209和接地孔203穿過(guò)這些附加層。在該實(shí)施方式中，該結(jié)合的結(jié)構(gòu)減小了沿著傳輸線部202和206的不連續(xù)性，因而將發(fā)生更少的信號(hào)反射。PCB走線構(gòu)造在不降低高速電信號(hào)質(zhì)量的情況下使得占用的空間最小化。在上面的實(shí)施方式中示出的設(shè)計(jì)原理能夠應(yīng)用于傳統(tǒng)的平面?zhèn)鬏斁€結(jié)構(gòu)。在該實(shí)施方式中，第一和第二傳輸線部202和206為微帶線（MSL）的差分對(duì)。應(yīng)當(dāng)理解，這些傳輸線部可為共平面波導(dǎo)（CPW）。在該實(shí)施方式中，PCB走線構(gòu)造中沒(méi)有特別地考慮PCB制造過(guò)程。此外，在該實(shí)施方式中，仍然將常見(jiàn)的PCB布局技術(shù)應(yīng)用到PCB上，用以進(jìn)一步提高性能。例如，在焊盤下方添加狹槽以及添加接地孔。在該實(shí)施方式中引入接地孔203還帶來(lái)了高速性能的提高，因?yàn)榻拥乜?03提供用于回路電流的路徑。然而，應(yīng)當(dāng)指出，在本專利申請(qǐng)的另一實(shí)施方式中，如圖3所示，在圖2A-2C中的接地孔203可被省去。在該情形中，犧牲的是稍微的插入損耗，但總體結(jié)構(gòu)占用的體積能夠進(jìn)一步被最小化。圖4A為根據(jù)本專利申請(qǐng)的另一實(shí)施方式的PCB的立體圖。圖4B為圖4A中描繪的PCB的截面圖。除了在該實(shí)施方式中短柱211和215被去除外,該實(shí)施方式與圖2A描繪的實(shí)施方式類似。參照?qǐng)D4A和圖4B，接地孔403分別與第二傳導(dǎo)層205和第三傳導(dǎo)層207物理和電地連接，即，頂部和底部GND層，并且不延伸越過(guò)這兩個(gè)傳導(dǎo)層。應(yīng)當(dāng)理解，在該實(shí)施方式中的接地孔的數(shù)量可大于二而所有的接地孔分別連接至第二傳導(dǎo)層205和第三傳導(dǎo)層207。圖5A為根據(jù)本專利申請(qǐng)的另一實(shí)施方式的PCB的立體圖。圖5B為圖5A中描繪的PCB的分解圖。圖5C為圖5A中描繪的PCB的截面圖。圖5D為圖5A中描繪的PCB的底部立體圖。參照?qǐng)D5A-5D，除了以下的不同外,該實(shí)施方式與圖2A描繪的實(shí)施方式類似。第一傳輸線部202和第二傳輸線部206由傳輸線部502和506替換，傳輸線部502和506穿過(guò)電容器501連接。傳輸線部502和506為共平面波導(dǎo)（CPW），其分別包括頂表面接地平面521和底表面接地平面523。在該實(shí)施方式中存在兩個(gè)通孔509和四個(gè)接地孔503。應(yīng)當(dāng)理解，接地孔的數(shù)量可不為四個(gè)，只要能夠?yàn)榱飨虻孛妫℅ND）的電流提供充足的路徑即可。在該實(shí)施方式中，參照?qǐng)D5C，接地孔503分別與頂表面接地平面521、底表面接地平面523、第二傳導(dǎo)層505和第二傳導(dǎo)層507物理和電地連接。應(yīng)當(dāng)理解，在該實(shí)施方式中，在簡(jiǎn)化的構(gòu)造中可除去第二傳導(dǎo)層505和第三傳導(dǎo)層507。在該情形中，在頂表面接地平面521和底表面接地平面523之間將僅存在一個(gè)絕緣層。圖6A描繪了根據(jù)傳統(tǒng)設(shè)計(jì)以及本專利申請(qǐng)的多種實(shí)施方式的PCB的異態(tài)的回波損耗。圖6B描繪了根據(jù)傳統(tǒng)設(shè)計(jì)以及本專利申請(qǐng)的多種實(shí)施方式的PCB的異態(tài)的插入損耗。參照?qǐng)D6A和圖6B，在這些結(jié)果中，標(biāo)記為“形式A”和“形式B”的曲線對(duì)應(yīng)根據(jù)例如圖1中示出的傳統(tǒng)設(shè)計(jì)的PCB的測(cè)試結(jié)果；標(biāo)記為“形式C”的曲線對(duì)應(yīng)圖3中描繪的PCB；標(biāo)記為“形式D”的曲線對(duì)應(yīng)圖2A-2C中描繪的PCB。圖6A示出，在通孔處的反射在形式C和形式D中比在形式A和形式B中低，而較小的反射將帶來(lái)信號(hào)更小程度的失真。與形式B相比，形式D的回波損耗在較低頻率處比形式B的更高，在較高頻率處比形式B的更低。圖6B示出，在形式C和形式D中由PCB傳遞的功率比在形式A和形式B中的更多，并且在形式C和形式D中預(yù)期信號(hào)發(fā)生的衰減更少。與形式C相比，形式D具有更好的插入損耗性能。應(yīng)當(dāng)理解，由于接地孔的存在，常見(jiàn)模式的回波損耗和插入損耗也被改善（在圖6A-6B中未示出數(shù)據(jù)），這確保了當(dāng)常見(jiàn)模式的信號(hào)穿過(guò)PCB結(jié)構(gòu)時(shí)，將生成更少的電磁（EM）輻射。通過(guò)將DC阻塞電容器與具有根據(jù)本專利申請(qǐng)的實(shí)施方式的PCB走線的通孔結(jié)合，在由PCB提供的傳輸線中的電路中斷被減少，并且有傳輸線傳遞的信號(hào)的質(zhì)量被改善。雖然本專利申請(qǐng)已經(jīng)具體參考了其許多實(shí)施方式而被示出和描述，但應(yīng)當(dāng)指出，可在不背離本發(fā)明的范圍的情況下做出多種其他的改變或修改。