一種高速可配置流水線模數(shù)轉(zhuǎn)換器的制造方法
【專利摘要】本發(fā)明提供一種高速可配置流水線模數(shù)轉(zhuǎn)換器，包括：順序連接的第一級電路、第二級電路、第三級電路、第四級電路、第五級電路、第六級電路、第七級電路、第八級電路、第九級電路、第十級電路以及一個兩位的快閃模數(shù)子轉(zhuǎn)換器；與上述各級電路連接的冗余校準(zhǔn)電路；第一級電路通過第一開關(guān)與冗余校準(zhǔn)電路連接；第二級電路通過第二開關(guān)與冗余校準(zhǔn)電路連接；第一開關(guān)和第二開關(guān)均為閉合時，第一級電路至第十級電路以及快閃模數(shù)子轉(zhuǎn)換器全部工作，實現(xiàn)第一頻率的工作模式；第一開關(guān)和第二開關(guān)均為斷開時，第一級電路和第二電路斷開，第三級電路至第十級電路以及快閃模數(shù)子轉(zhuǎn)換器工作，實現(xiàn)第二頻率的工作模式。本發(fā)明具有高速、采樣速率可調(diào)、可配置、位數(shù)可選的優(yōu)點。
【專利說明】一種高速可配置流水線模數(shù)轉(zhuǎn)換器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路領(lǐng)域，特別是指一種高速可配置流水線模數(shù)轉(zhuǎn)換器?！颈尘凹夹g(shù)】
[0002]隨著無線通信技術(shù)的快速發(fā)展，多種協(xié)議標(biāo)準(zhǔn)的共存變得不可避免，由于不同協(xié)議標(biāo)準(zhǔn)對傳輸速度、傳輸質(zhì)量有不同要求，它們所允許的輸入信號頻率范圍、帶寬、動態(tài)范圍也存在較大差異，因此對于多標(biāo)準(zhǔn)終端設(shè)備來說，其需要不同分辨率和不同采樣速率的AD (模數(shù))轉(zhuǎn)換器。
[0003]為實現(xiàn)分辨率、采樣速率可變的模數(shù)轉(zhuǎn)換器，目前業(yè)內(nèi)有兩種傳統(tǒng)方案:方案一是將幾種專用的ADC (模數(shù)轉(zhuǎn)換器)并行地集成于一體，每種通信協(xié)議一種ADC，該方案的優(yōu)點是低功耗，一種ADC工作時其它ADC關(guān)閉，每種協(xié)議都有優(yōu)化過的專用ADC，缺點是面積大，研發(fā)周期長，多種專用ADC研發(fā)需要大量投入。
[0004]方案二是采用統(tǒng)一的ADC。該通用ADC按照所有通信協(xié)議中的最壞情況進行設(shè)計。該方案的優(yōu)點是面積小、低成本，對于不同的通信協(xié)議，都依靠一個ADC來解決，缺點是性能過剩，在多協(xié)議下耗費過多的能量，并且對很大范圍的性能要求來說，技術(shù)上很難實現(xiàn)。
[0005]鑒于以上原因，一種低面積、低功耗、能避免性能過剩的可配置A/D轉(zhuǎn)換器就成了需求。

【發(fā)明內(nèi)容】

[0006]本發(fā)明要解決的技術(shù)問題是提供一種高速、采樣速率可調(diào)的、可配置、位數(shù)可選的模數(shù)轉(zhuǎn)換器。
[0007]為解決上述技術(shù)問題，本發(fā)明的實施例提供一種高速可配置流水線模數(shù)轉(zhuǎn)換器，包括:
[0008]順序連接的第一級電路、第二級電路、第三級電路、第四級電路、第五級電路、第六級電路、第七級電路、第八級電路、第九級電路、第十級電路以及一個兩位的快閃模數(shù)子轉(zhuǎn)換器；
[0009]與所述第一級電路、第二級電路、第三級電路、第四級電路、第五級電路、第六級電路、第七級電路、第八級電路、第九級電路、第十級電路以及一個兩位的快閃模數(shù)子轉(zhuǎn)換器均連接的冗余校準(zhǔn)電路；
[0010]其中，所述第一級電路通過第一開關(guān)與所述冗余校準(zhǔn)電路連接；所述第二級電路通過第二開關(guān)與所述冗余校準(zhǔn)電路連接；
[0011]所述第一開關(guān)和所述第二開關(guān)均為閉合時，所述第一級電路至所述第十級電路以及所述快閃模數(shù)子轉(zhuǎn)換器全部工作，實現(xiàn)第一頻率的工作模式；
[0012]所述第一開關(guān)和所述第二開關(guān)均為斷開時，所述第一級電路和所述第二電路斷開，所述第三級電路至所述第十級電路以及所述快閃模數(shù)子轉(zhuǎn)換器工作，實現(xiàn)第二頻率的工作模式。
[0013]其中，與所述第一級電路、第二級電路、第三級電路、第四級電路、第五級電路、第六級電路、第七級電路、第八級電路、第九級電路、第十級電路以及一個兩位的快閃模數(shù)子轉(zhuǎn)換器均連接的參考電壓產(chǎn)生電路，給每一級電路提供穩(wěn)定的參考電壓。
[0014]其中，與所述第一級電路、第二級電路、第三級電路、第四級電路、第五級電路、第六級電路、第七級電路、第八級電路、第九級電路、第十級電路以及一個兩位的快閃模數(shù)子轉(zhuǎn)換器均連接的時鐘產(chǎn)生電路，給每一級電路提供精確的時鐘電路。
[0015]其中，上述模數(shù)轉(zhuǎn)換器，還包括:
[0016]與所述第一級電路、第二級電路、第三級電路、第四級電路、第五級電路、第六級電路、第七級電路、第八級電路、第九級電路、第十級電路以及一個兩位的快閃模數(shù)子轉(zhuǎn)換器均連接的參考電流產(chǎn)生電路，以及與所述參考電流產(chǎn)生電路連接的頻率電流轉(zhuǎn)換器。
[0017]其中，所述頻率電流轉(zhuǎn)換器包括:運算放大器，至少I個MOS管，去耦合電容以及開關(guān)電容電路；
[0018]其中，運算放大器的輸入端連接Vbg和至少3個MOS管中的第一個MOS管的漏極，輸出連接到所述至少I個MOS管中的每個MOS的柵極，構(gòu)成單位增益結(jié)構(gòu)；
[0019]所述第一個MOS管的漏極同時連接到所述去耦合電容，以及由時鐘控制的開關(guān)電容電路。
[0020]其中，所述第一級電路至所述第十級電路的每級電路均包括:
[0021]由第一時鐘信號控制的第一 CMOS傳輸門開關(guān)、第二 CMOS傳輸門開關(guān)、第三CMOS傳輸門開關(guān)以及第四CMOS傳輸門開關(guān)；
[0022]與所述第一 CMOS傳輸門開關(guān)連接的第一采樣電容，與所述第二 CMOS傳輸門開關(guān)連接的第二采樣電容，與所述第三CMOS傳輸門開關(guān)連接的第三采樣電容，與所述第四CMOS傳輸門開關(guān)連接的第四采樣電容；
[0023]由第二時鐘信號控制的第五CMOS傳輸門開關(guān)和第六CMOS傳輸門開關(guān)，所述第五CMOS傳輸門開關(guān)的一端與所述第一采樣電容連接，另一端與余量放大器的輸出端連接；所述第六CMOS傳輸門開關(guān)的一端與所述第四采樣電容連接，另一端與所述余量放大器的輸出端連接；
[0024]第一子模數(shù)轉(zhuǎn)換器，與所述第一子模數(shù)轉(zhuǎn)換器連接的第一子數(shù)模轉(zhuǎn)換器，，所述第一子數(shù)模轉(zhuǎn)換器還與所述第二采樣電容以及所述第三采樣電容連接；
[0025]共模反饋單元，與所述余量放大器的輸出端連接；
[0026]所述余量放大器還與所述頻率電流轉(zhuǎn)換器的輸出端連接。
[0027]其中，所述第一子數(shù)模轉(zhuǎn)換器還與參考電壓連接；
[0028]所述余量放大器的第一輸入端還與所述第一采樣電容和所述第二采樣電容連接；
[0029]所述余量放大器的第二輸入端還與所述第三采樣電容和所述第四采樣電容連接;
[0030]所述余量放大器的第一輸入端和第二輸入端通過第三時鐘控制的第七CMOS傳輸門開關(guān)連接。
[0031]其中，所述第一子數(shù)模轉(zhuǎn)換器中運算放大器電路包括:
[0032]第十三MOS管(M13)，第十四MOS管(M14)，第十五MOS管(M15)，第十六MOS管的(M16)，第十七MOS管(M17)作為各個支路的尾電流源；[0033]第三MOS管(M3)，第四MOS管(M4)是輸入級差分對管，輸入端連接差分輸入信號，漏端分別連接到第五MOS管(M5)和第六MOS管(M6)的漏極；
[0034]且第五MOS管(M5)~第十MOS管(M10)分別首尾相連，構(gòu)成共源共柵結(jié)構(gòu)；
[0035]第七MOS管(M7)和第八MOS管(M8)的漏極分別連接到所述第一 MOS管(Ml)和第二 MOS管(M2)的柵極；
[0036]同時第一彌勒補償電容(CO)連接到第九MOS管(M9)的源端與第十一 MOS管(Mll)的漏端，第二彌勒補償電容(Cl)通過開關(guān)Tl連接到第九MOS管(M9)的源端與第十一 MOS管(MlI)的漏端；
[0037]第三彌勒補償電容(C2)連接到第十MOS管(MlO)的源端與第十二 MOS管(M12)的漏端，第四彌勒補償電容(C3)通過開關(guān)T2連接到第十MOS管(MlO)的源端與第十二 MOS管(Ml2)的漏端；
[0038]第^^一MOS 管(Mil)、第十二 MOS 管(M12)、第一 MOS 管(Ml)和第二 MOS 管(M2)、第十六MOS管(M16)構(gòu)成輸出級差分運放；
[0039]第十七MOS管(M17)，第十八MOS管(M18)，第十九MOS管(M19)，第二十MOS管(M20)，第二十一 MOS管(M21)，第二十二 MOS管(M22)分別與第五MOS管(M5)，第六MOS管(M6)，第十一 MOS 管(M11)，第十二 MOS 管(M12)，第十四 MOS 管(M14)，第十五 MOS 管(M15)并聯(lián)，柵極由通用串行總線SPI端口信號控制的第一子開關(guān)TO和第二子開關(guān)T決定是否與偏置電壓Vbiasl相連；
[0040]第三子開關(guān)Tl和第四子開關(guān)T2分別連接于第二彌勒補償電容(Cl)和第四彌勒補償電容(C3)輸出節(jié)點之間，用于控制相位裕度。
[0041]其中，通過MOS管以及電容的配置，所述模數(shù)轉(zhuǎn)換器還具有如下工作模式:
[0042]11級電路都關(guān)斷的關(guān)斷模式；
[0043]11級電路都關(guān)斷，參考電壓廣生電路、時鐘廣生電路也關(guān)斷，僅參考電流廣生電路打開的預(yù)備模式；
[0044]11級電路都工作，采樣速率遠遠小于100兆的低速模式，參考電流產(chǎn)生電路、參考電壓產(chǎn)生電路、時鐘產(chǎn)生電路正常工作；
[0045]所述模數(shù)轉(zhuǎn)換器內(nèi)部的參考電流產(chǎn)生電路關(guān)斷，每級的參考電流由外部提供的外部提供參考電流模式；
[0046]所述模數(shù)轉(zhuǎn)換器內(nèi)部的參考電壓產(chǎn)生電路關(guān)斷，每級的參考電壓由外部提供的外部提供參考電壓模式；
[0047]所述模數(shù)轉(zhuǎn)換器內(nèi)部的時鐘產(chǎn)生電路關(guān)斷，每級電路的時鐘由外部提供的外部提供時鐘模式。
[0048]本發(fā)明的上述技術(shù)方案的有益效果如下:
[0049]上述方案中，通過第一開關(guān)和第二開關(guān)的設(shè)置，提供了一種位數(shù)可選(第一頻率模式或第二頻率模式)模數(shù)轉(zhuǎn)換器，且該模數(shù)轉(zhuǎn)換器的采樣速率可調(diào)的(32MSPS到100MSPS)可配置，且還適用于不同的應(yīng)用場合和工作狀態(tài)。
【專利附圖】

【附圖說明】
[0050]圖1為本發(fā)明的模數(shù)轉(zhuǎn)換器的流水線結(jié)構(gòu)圖；[0051]圖2為圖1所示的模數(shù)轉(zhuǎn)換器的每一級流水線電路結(jié)構(gòu)圖；
[0052]圖3為圖2所示的電路中的數(shù)模轉(zhuǎn)換器的結(jié)構(gòu)圖；
[0053]圖4為圖2所示的電路中的運算放大器的結(jié)構(gòu)圖。
【具體實施方式】
[0054]為使本發(fā)明要解決的技術(shù)問題、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖及具體實施例進行詳細描述。
[0055]如圖1所示，本發(fā)明的實施例提供一種模數(shù)轉(zhuǎn)換器，包括:順序連接的第一級電路、第二級電路、第三級電路、第四級電路、第五級電路、第六級電路、第七級電路、第八級電路、第九級電路、第十級電路以及一個兩位的快閃模數(shù)子轉(zhuǎn)換器；
[0056]與所述第一級電路、第二級電路、第三級電路、第四級電路、第五級電路、第六級電路、第七級電路、第八級電路、第九級電路、第十級電路以及一個兩位的快閃模數(shù)子轉(zhuǎn)換器均連接的冗余校準(zhǔn)電路；
[0057]其中，所述第一級電路通過第一開關(guān)Kl與所述冗余校準(zhǔn)電路連接；所述第二級電路通過第二開關(guān)K2與所述冗余校準(zhǔn)電路連接；
[0058]所述第一開關(guān)Kl和所述第二開關(guān)K2均為閉合時，所述第一級電路至所述第十級電路以及所述快閃模數(shù)子轉(zhuǎn)換器全部工作，實現(xiàn)第一頻率的工作模式，如分辨率12的高分辨率工作模式，采樣速率為100兆或接近100兆，11級流水線級都工作，參考電流產(chǎn)生電路、參考電壓產(chǎn)生電路、時鐘產(chǎn)生電路等其它電路模塊也正常工作；
[0059]所述第一開關(guān)Kl和所述第二開關(guān)K2均為斷開時，所述第一級電路和所述第二電路斷開，所述第三級電路至所述第十級電路以及所述快閃模數(shù)子轉(zhuǎn)換器工作，實現(xiàn)第二頻率的工作模式，如分辨率為10的低分辨率工作模式。
[0060]其中，上述模數(shù)轉(zhuǎn)換器中，還包括:
[0061]與所述第一級電路、第二級電路、第三級電路、第四級電路、第五級電路、第六級電路、第七級電路、第八級電路、第九級電路、第十級電路以及一個兩位的快閃模數(shù)子轉(zhuǎn)換器均連接的參考電壓產(chǎn)生電路，給每一級電路提供穩(wěn)定的參考電壓。
[0062]其中，上述模數(shù)轉(zhuǎn)換器中，還包括:與所述第一級電路、第二級電路、第三級電路、第四級電路、第五級電路、第六級電路、第七級電路、第八級電路、第九級電路、第十級電路以及一個兩位的快閃模數(shù)子轉(zhuǎn)換器均連接的時鐘產(chǎn)生電路，給每一級電路提供精確時鐘的時鐘電路。
[0063]其中，上述模數(shù)轉(zhuǎn)換器中，還包括:
[0064]與所述第一級電路、第二級電路、第三級電路、第四級電路、第五級電路、第六級電路、第七級電路、第八級電路、第九級電路、第十級電路以及一個兩位的快閃模數(shù)子轉(zhuǎn)換器均連接的參考電流產(chǎn)生電路，以及與所述參考電流產(chǎn)生電路連接的頻率電流轉(zhuǎn)換器。該參考電流產(chǎn)生電路給每一級電路提供隨頻率自適應(yīng)的偏置電流，該頻率電流轉(zhuǎn)換器(FCC)，產(chǎn)生隨頻率變化而變化的參考電流，當(dāng)采樣速率降低時，每級運放的偏置電流也減小，進而在保證轉(zhuǎn)換器性能不變的同時，降低整體的功耗，實現(xiàn)模數(shù)轉(zhuǎn)換器的功耗隨頻率降低而減小的目的。
[0065]如圖3所示，所述頻率電流轉(zhuǎn)換器包括:運算放大器，至少I個MOS管，去耦合電容以及開關(guān)電容電路；
[0066]其中，運算放大器的輸入端連接Vbg和至少3個MOS管中的第一個MOS管的漏極，輸出連接到所述至少I個MOS管中的每個MOS的柵極，構(gòu)成單位增益結(jié)構(gòu)；
[0067]所述第一個MOS管的漏極同時連接到所述去耦合電容，以及由時鐘控制的開關(guān)電容電路。
[0068]如圖2所示，所述第一級電路至所述第十級電路的每級電路均包括:
[0069]由第一時鐘信號CLKl控制的第一 CMOS傳輸門開關(guān)L1、第二 CMOS傳輸門開關(guān)L2、第三CMOS傳輸門開關(guān)L3以及第四CMOS傳輸門開關(guān)L4 ；
[0070]與所述第一 CMOS傳輸門開關(guān)LI連接的第一采樣電容C11，與所述第二 CMOS傳輸門開關(guān)L2連接的第二采樣電容C12，與所述第三CMOS傳輸門開關(guān)L3連接的第三采樣電容C13，與所述第四CMOS傳輸門開關(guān)L4連接的第四采樣電容C14 ；
[0071]由第二時鐘信號CLK2控制的第五CMOS傳輸門開關(guān)L5和第六CMOS傳輸門開關(guān)L6,所述第五CMOS傳輸門開關(guān)L5的一端與所述第一米樣電容Cll連接,另一端與余量放大器AMP的輸出端連接；所述第六CMOS傳輸門開關(guān)L6的一端與所述第四采樣電容C14連接，另一端與所述余量放大器AMP的輸出端連接；
[0072]第一子模數(shù)轉(zhuǎn)換器(Sub_ADC)，與所述第一子模數(shù)轉(zhuǎn)換器(Sub_ADC)連接的第一子數(shù)模轉(zhuǎn)換器(DAC)，所述第一子數(shù)模轉(zhuǎn)換器(DAC)還與所述第二采樣電容C12以及所述第三采樣電容C13連接；
[0073]共模反饋單元CMFB，與所述余量放大器AMP的輸出端連接；
[0074]所述余量放大器AMP還與所述頻率電流轉(zhuǎn)換器(FCC)的輸出端連接。
[0075]其中，所述第一子數(shù)模轉(zhuǎn)換器(DAC)還與參考電壓Vref連接；
[0076]所述余量放大器AMP的第一輸入端還與所述第一米樣電容Cl I和所述第二米樣電容C12連接；
[0077]所述余量放大器AMP的第二輸入端還與所述第三采樣電容C13和所述第四采樣電容C14連接；
[0078]所述余量放大器AMP的第一輸入端和第二輸入端通過第三時鐘CLKla控制的第七CMOS傳輸門開關(guān)L7連接。
[0079]其中，如圖4所示，所述第一子數(shù)模轉(zhuǎn)換器(DAC)中CMOS運算放大器電路包括:
[0080]第十三MOS管M13，第十四MOS管M14，第十五MOS管M15，第十六MOS管的M16，第十七MOS管M17作為各個支路的尾電流源；
[0081 ] 第三MOS管M3，第四MOS管M4是輸入級差分對管，輸入端連接差分輸入信號，漏端分別連接到第五MOS管M5和第六MOS管M6的漏極；
[0082]且第五MOS管M5~第十MOS管MlO分別首尾相連，構(gòu)成共源共柵結(jié)構(gòu)；
[0083]第七MOS管M7和第八MOS管M8的漏極分別連接到所述第一 MOS管Ml和第二 MOS管M2的柵極；
[0084]同時第一彌勒補償電容CO連接到第九MOS管M9的源端與第十一 MOS管Ml I的漏端，第二彌勒補償電容Cl通過開關(guān)Tl連接到第九MOS管M9的源端與第十一 MOS管Ml I的
漏端；
[0085] 第三彌勒補償電容C2連接到第十MOS管MlO的源端與第十二 MOS管M12的漏端，第四彌勒補償電容C3通過開關(guān)T2連接到第十MOS管MlO的源端與第十二 MOS管M12的漏端;
[0086]第^^一MOS 管 Ml1、第十二 MOS 管 Ml2、第一 MOS 管 Ml 和第二 MOS 管 M2、第十六MOS管M16構(gòu)成輸出級差分運放；
[0087]第十七MOS管M17，第十八MOS管M18，第十九MOS管M19，第二十MOS管M20，第二^^一 MOS管M21，第二十二 MOS管M22分別與第五MOS管M5，第六MOS管M6，第^^一 MOS管Ml I，第十二 MOS管M12，第十四MOS管M14，第十五MOS管M15并聯(lián)，柵極由通用串行總線SPI端口信號控制的第一子開關(guān)TO和第二子開關(guān)T決定是否與偏置電壓Vbiasl相連；
[0088]第三子開關(guān)Tl和第四子開關(guān)T2連接于第二彌勒補償電容Cl和第四彌勒補償電容C3輸出節(jié)點之間，用于控制相位裕度。
[0089]該實施例中，轉(zhuǎn)換器在晶體管級采用可編程設(shè)計，每級的運算放大器為可編程運放，負(fù)載管接入的個數(shù)通 過數(shù)字開關(guān)TO，T進行設(shè)置，米勒補償電容亦通過相同的方式可調(diào)，當(dāng)采樣速率變化時，運放的偏置電流也變化，通過數(shù)字開關(guān)的微調(diào)，在保證運放穩(wěn)定性的同時，使運放的直流增益、小信號帶寬、壓擺率滿足該頻率的要求，進而使轉(zhuǎn)換器工作在最佳狀態(tài)。
[0090]通過上述兩點可配置原理，本發(fā)明的上述模數(shù)轉(zhuǎn)換器除上述正常工作的第一頻率工作模式，以及第二頻率工作模式外，還具有如下六種工作模式:
[0091]1:關(guān)斷模式。此時，11級流水線級都關(guān)斷，其它電路模塊也關(guān)斷，轉(zhuǎn)換器功耗為最小值，此時，如圖1中的開關(guān)Ta，Tb，Tc全部關(guān)斷，數(shù)字編碼輸出統(tǒng)一為零。
[0092]2:預(yù)備模式。此時，11流水線級都關(guān)斷，參考電壓產(chǎn)生電路、時鐘產(chǎn)生電路等模塊也關(guān)斷，僅參考電流產(chǎn)生電路打開，即Ta，Tb關(guān)斷，Tc導(dǎo)通。采用該模式的目的是減小轉(zhuǎn)換器的啟動時間(參考電流產(chǎn)生電路的啟動需要一定時間)。該模式消耗的功耗大于關(guān)斷模式，小于其他工作模式。
[0093]3:低速模式。此時，11級流水線級都工作，采樣速率遠遠小于100兆，通過運放的微調(diào)，使每級工作于合適的狀態(tài)，轉(zhuǎn)換器在該頻率下具有最佳性能，此時參考電流產(chǎn)生電路、參考電壓產(chǎn)生電路、時鐘產(chǎn)生電路正常工作，即Ta，Tb, Tc全部導(dǎo)通。
[0094]4:外部提供參考電流模式。此時，轉(zhuǎn)換器雖已啟動，但內(nèi)部的參考電流產(chǎn)生電路關(guān)斷，即Tc關(guān)斷，Ta, Tb全部導(dǎo)通，每級的參考電流由外部提供。
[0095]5:外部提供參考電壓模式。此時，轉(zhuǎn)換器內(nèi)部的參考電壓產(chǎn)生電路關(guān)斷，即Tb關(guān)斷，Ta, Tc全部導(dǎo)通，每級的參考電壓由外部提供。
[0096]6:外部提供時鐘模式。此時，轉(zhuǎn)換器內(nèi)部的時鐘產(chǎn)生電路關(guān)斷，即Ta關(guān)斷，Tb，Tc全部導(dǎo)通，每級的時鐘由外部提供。
[0097]另外，在上述由第一開關(guān)Kl和第二開關(guān)K2控制的第一分辨率的工作模式時，模數(shù)轉(zhuǎn)換器的分辨率可以為12，采樣速率為100兆或接近100兆，11級流水線級都工作，參考電流產(chǎn)生電路、參考電壓產(chǎn)生電路、時鐘產(chǎn)生電路等其它電路模塊也正常工作。
[0098]在上述由第一開關(guān)Kl和第二開關(guān)K2控制的第二分辨率的工作模式時，模數(shù)轉(zhuǎn)換器的分辨率可以為10，此時，11級流水線級中，前兩級關(guān)斷，后九級正常工作，位數(shù)為10，采樣速率為100兆或接近100兆，此時參考電流產(chǎn)生電路、參考電壓產(chǎn)生電路、時鐘產(chǎn)生電路正常工作。[0099]本發(fā)明的上述模數(shù)轉(zhuǎn)換器，在體系結(jié)構(gòu)上采用可重構(gòu)設(shè)計，最高兩位具有關(guān)斷功能，實現(xiàn)位數(shù)可選(10位或12位的轉(zhuǎn)換)、采樣速率可調(diào)的(32MSPS到100MSPS)可配置A/D轉(zhuǎn)化器，其包含八種工作模式，適用于不同的應(yīng)用場合和工作狀態(tài)。
[0100]以上所述是本發(fā)明的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來說，在不脫離本發(fā)明所述原理的前提下，還可以作出若干改進和潤飾，這些改進和潤飾也應(yīng)視為本發(fā)明的保護范圍。
【權(quán)利要求】
1.一種高速可配置流水線模數(shù)轉(zhuǎn)換器，其特征在于，包括: 順序連接的第一級電路、第二級電路、第三級電路、第四級電路、第五級電路、第六級電路、第七級電路、第八級電路、第九級電路、第十級電路以及一個兩位的快閃模數(shù)子轉(zhuǎn)換器； 與所述第一級電路、第二級電路、第三級電路、第四級電路、第五級電路、第六級電路、第七級電路、第八級電路、第九級電路、第十級電路以及一個兩位的快閃模數(shù)子轉(zhuǎn)換器均連接的冗余校準(zhǔn)電路； 其中，所述第一級電路通過第一開關(guān)與所述冗余校準(zhǔn)電路連接；所述第二級電路通過第二開關(guān)與所述冗余校準(zhǔn)電路連接； 所述第一開關(guān)和所述第二開關(guān)均為閉合時，所述第一級電路至所述第十級電路以及所述快閃模數(shù)子轉(zhuǎn)換器全部工作，實現(xiàn)第一頻率的工作模式； 所述第一開關(guān)和所述第二開關(guān)均為斷開時，所述第一級電路和所述第二電路斷開，所述第三級電路至所述第十級電路以及所述快閃模數(shù)子轉(zhuǎn)換器工作，實現(xiàn)第二頻率的工作模式。
2.根據(jù)權(quán)利要求1所述的模數(shù)轉(zhuǎn)換器，其特征在于，與所述第一級電路、第二級電路、第三級電路、第四級電路、第五級電路、第六級電路、第七級電路、第八級電路、第九級電路、第十級電路以及一個兩位的快閃模數(shù)子轉(zhuǎn)換器均連接的參考電壓產(chǎn)生電路，給每一級電路提供穩(wěn)定的參考電壓。
3.根據(jù)權(quán)利要求2所述的模數(shù)轉(zhuǎn)換器，其特征在于，與所述第一級電路、第二級電路、第三級電路、第四級電路、第五級電路、第六級電路、第七級電路、第八級電路、第九級電路、第十級電路以及一個兩位的快閃模數(shù)子轉(zhuǎn)換器均連接的時鐘產(chǎn)生電路，給每一級電路提供精確的時鐘電路。
4.根據(jù)權(quán)利要求3所述的模數(shù)轉(zhuǎn)換器，其特征在于，還包括: 與所述第一級電路、第二級電路、第三級電路、第四級電路、第五級電路、第六級電路、第七級電路、第八級電路、第九級電路、第十級電路以及一個兩位的快閃模數(shù)子轉(zhuǎn)換器均連接的參考電流產(chǎn)生電路，以及與所述參考電流產(chǎn)生電路連接的頻率電流轉(zhuǎn)換器。
5.根據(jù)權(quán)利要求4所述的模數(shù)轉(zhuǎn)換器，其特征在于，所述頻率電流轉(zhuǎn)換器包括:運算放大器，至少I個MOS管，去耦合電容以及開關(guān)電容電路； 其中，運算放大器的輸入端連接Vbg和至少3個MOS管中的第一個MOS管的漏極，輸出連接到所述至少I個MOS管中的每個MOS的柵極，構(gòu)成單位增益結(jié)構(gòu)； 所述第一個MOS管的漏極同時連接到所述去耦合電容，以及由時鐘控制的開關(guān)電容電路。
6.根據(jù)權(quán)利要求5所述的模數(shù)轉(zhuǎn)換器，其特征在于，所述第一級電路至所述第十級電路的每級電路均包括: 由第一時鐘信號控制的第一 CMOS傳輸門開關(guān)、第二 CMOS傳輸門開關(guān)、第三CMOS傳輸門開關(guān)以及第四CMOS傳輸門開關(guān)； 與所述第一 CMOS傳輸門開關(guān)連接的第一采樣電容，與所述第二 CMOS傳輸門開關(guān)連接的第二采樣電容，與所述第三CMOS傳輸門開關(guān)連接的第三采樣電容，與所述第四CMOS傳輸門開關(guān)連接的第四采樣電容；由第二時鐘信號控制的第五CMOS傳輸門開關(guān)和第六CMOS傳輸門開關(guān),所述第五CMOS傳輸門開關(guān)的一端與所述第一采樣電容連接，另一端與余量放大器的輸出端連接；所述第六CMOS傳輸門開關(guān)的一端與所述第四采樣電容連接，另一端與所述余量放大器的輸出端連接； 第一子模數(shù)轉(zhuǎn)換器，與所述第一子模數(shù)轉(zhuǎn)換器連接的第一子數(shù)模轉(zhuǎn)換器，所述第一子數(shù)模轉(zhuǎn)換器還與所述第二采樣電容以及所述第三采樣電容連接； 共模反饋單元，與所述余量放大器的輸出端連接； 所述余量放大器還與所述頻率電流轉(zhuǎn)換器的輸出端連接。
7.根據(jù)權(quán)利要求6所述的模數(shù)轉(zhuǎn)換器，其特征在于，所述第一子數(shù)模轉(zhuǎn)換器還與參考電壓連接； 所述余量放大器的第一輸入端還與所述第一采樣電容和所述第二采樣電容連接；所述余量放大器的第二輸入端還與所述第三采樣電容和所述第四采樣電容連接；所述余量放大器的第一輸入端和第二輸入端通過第三時鐘控制的第七CMOS傳輸門開關(guān)連接。
8.根據(jù)權(quán)利要求6或7所述的模數(shù)轉(zhuǎn)換器，其特征在于，所述第一子數(shù)模轉(zhuǎn)換器中運算放大器電路包括: 第十三MOS管(M13)，第十四MOS管(M14)，第十五MOS管(M15)，第十六MOS管的(M16)，第十七MOS管(M17)作為各個支路的尾電流源； 第三MOS管(M3)，第四MOS管(M4)是輸入級差分對管，輸入端連接差分輸入信號，漏端分別連接到第五MOS管(M5)和第六MOS管(M6)的漏極； 且第五MOS管(M5)~第十MOS管(MlO)分別首尾相連，構(gòu)成共源共柵結(jié)構(gòu)； 第七MOS管(M7)和第八MOS管(M8)的漏極分別連接到所述第一 MOS管(Ml)和第二MOS管(M2)的柵極； 同時第一彌勒補償電容(CO)連接到第九MOS管(M9)的源端與第十一 MOS管(MlI)的漏端，第二彌勒補償電容(Cl)通過開關(guān)Tl連接到第九MOS管(M9)的源端與第十一 MOS管(Mll)的漏端； 第三彌勒補償電容(C2)連接到第十MOS管(MlO)的源端與第十二 MOS管(M12)的漏端，第四彌勒補償電容(C3)通過開關(guān)T2連接到第十MOS管(MlO)的源端與第十二 MOS管(Ml2)的漏端； 第十一 MOS管(Mil)、第十二 MOS管(M12)、第一 MOS管(Ml)和第二 MOS管(M2)、第十六MOS管(M16)構(gòu)成輸出級差分運放； 第十七MOS管(M17)，第十八MOS管(M18)，第十九MOS管(M19)，第二十MOS管(M20)，第二十一 MOS管(M21 )，第二十二 MOS管(M22)分別與第五MOS管(M5)，第六MOS管(M6)，第十一 MOS管(Mil)，第十二 MOS管(M12)，第十四MOS管(M14)，第十五MOS管(M15)并聯(lián)，柵極由通用串行總線SPI端口信號控制的第一子開關(guān)TO和第二子開關(guān)T決定是否與偏置電壓Vbiasl相連； 第三子開關(guān)Tl和第四子開關(guān) T2分別連接于第二彌勒補償電容(Cl)和第四彌勒補償電容(C3)輸出節(jié)點之間，用于控制相位裕度。
9.根據(jù)權(quán)利要求8所述的模數(shù)轉(zhuǎn)換器，其特征在于，通過MOS管以及電容的配置，所述模數(shù)轉(zhuǎn)換器還具有如下工作模式: 11級電路都關(guān)斷的關(guān)斷1?式； 11級電路都關(guān)斷，參考電壓廣生電路、時鐘廣生電路也關(guān)斷，僅參考電流廣生電路打開的預(yù)備模式； 11級電路都工作，采樣速率遠遠小于100兆的低速模式，參考電流產(chǎn)生電路、參考電壓產(chǎn)生電路、時鐘產(chǎn)生電路正常工作； 所述模數(shù)轉(zhuǎn)換器內(nèi)部的參考電流產(chǎn)生電路關(guān)斷，每級的參考電流由外部提供的外部提供參考電流模式； 所述模數(shù)轉(zhuǎn)換器內(nèi)部的 所述參考電壓產(chǎn)生電路關(guān)斷，每級的參考電壓由外部提供的外部提供參考電壓模式； 所述模數(shù)轉(zhuǎn)換器內(nèi)部的所述時鐘產(chǎn)生電路關(guān)斷，每級電路的時鐘由外部提供的外部提供時鐘模式。
【文檔編號】H03M1/12GK103944571SQ201310023113
【公開日】2014年7月23日 申請日期:2013年1月22日 優(yōu)先權(quán)日:2013年1月22日
【發(fā)明者】朱樟明, 劉術(shù)彬, 張翼飛, 楊銀堂 申請人:西安電子科技大學(xué)