專(zhuān)利名稱(chēng)：基于求和陣列的qc-ldpc并行編碼器和編碼方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信領(lǐng)域，特別涉及一種通信系統(tǒng)中QC-LDPC碼編碼器的并行實(shí)現(xiàn)方法。
背景技術(shù)：
由于在傳輸信道中存在的各種失真和噪聲會(huì)對(duì)發(fā)送信號(hào)產(chǎn)生干擾，接收端不可避免地會(huì)出現(xiàn)數(shù)字信號(hào)產(chǎn)生誤碼的情況。為了降低誤碼率，需要采用信道編碼技術(shù)。低密度奇偶校驗(yàn)(Low-Density Parity-Check, LDPC)碼以其逼近Shannon限的優(yōu)異性能成為信道編碼領(lǐng)域的研究熱點(diǎn)。準(zhǔn)循環(huán)LDPC碼(Quasic-LDPC，QC-LDPC)碼是一種特殊的LDPC碼,其編碼可采用移位寄存器加累加器(Shift-Register-Adder-Accumulator ，SRAA)加以實(shí)現(xiàn)。SRAA法是利用生成矩陣G進(jìn)行編碼。QC-LDPC碼的生成矩陣G是由aXt個(gè)bXb階循環(huán)矩陣Gi^ (I彡i彡a, I彡j彡t)構(gòu)成的陣列，t=a+c。與信息向量對(duì)應(yīng)的一部分生成矩陣是單位矩陣，與校驗(yàn)向量對(duì)應(yīng)的其余部分生成矩陣是高密度矩陣。并行SRAA法完成一次編碼需要b+t個(gè)時(shí)鐘周期,需要(ac+t)b個(gè)寄存器、acb個(gè)二輸入與門(mén)和acb個(gè)二輸入異或門(mén)。當(dāng)采用硬件實(shí)現(xiàn)高速編碼時(shí)，如此多的資源需求意味著功耗大、成本高。

發(fā)明內(nèi)容
針對(duì)QC-LDPC碼高速編碼的現(xiàn)有實(shí)現(xiàn)方案中存在的資源需求量大缺點(diǎn)，本發(fā)明提供了一種基于求和矩陣的并行編碼方法，能在保持編碼速度不變的前提下，減少資源需求。如圖I所示，QC-LDPC碼的并行編碼器主要由4種功能模塊組成寄存器、求和陣列、選擇器和b位二輸入異或門(mén)。整個(gè)編碼過(guò)程分4步完成第I步，輸入信息向量S，保存至寄存器R1 Ra，清零寄存器Ra+1 Rt ;第2步，寄存器R1 Ra各自串行循環(huán)左移I次，選擇器M1 M。分別從求和陣列的輸出端中選擇b個(gè),共同構(gòu)成向量(S1, k, s2，k, *··, sa；k)(I ^ k ^ b)與塊首行矩陣F的乘積，b位二輸入異或門(mén)A1 (I ^ I ^ c)將乘積的第I段b比特與寄存器Ra+1串行循環(huán)左移I次的結(jié)果相加，和存回寄存器Ra+1 ;第3步，以I為步長(zhǎng)遞增改變k的取值，重復(fù)第2步b次；第4步，并行輸出碼字V= (S，P)。本發(fā)明提供的QC-LDPC并行編碼器，能在保持編碼速度不變的前提下有效減少資源需求，從而達(dá)到降低硬件成本和功耗的目的。關(guān)于本發(fā)明的優(yōu)點(diǎn)與精神可通過(guò)接下來(lái)的發(fā)明詳述及附圖得到進(jìn)一步的了解。


圖I是QC-LDPC碼的并行編碼器整體結(jié)構(gòu)；圖2是求和陣列的構(gòu)成示意圖；圖3比較了傳統(tǒng)的并行SRAA法與本發(fā)明的資源消耗。
具體實(shí)施例方式下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步說(shuō)明，但不作為對(duì)本發(fā)明的限定。QC-LDPC碼是一類(lèi)特殊的LDPC碼，它的生成矩陣G和校驗(yàn)矩陣H都是由循環(huán)矩陣構(gòu)成的陣列，具有分段循環(huán)特點(diǎn)，故被稱(chēng)為準(zhǔn)循環(huán)LDPC碼。從行的角度看，循環(huán)矩陣的每一行都是上一行(首行是末行)循環(huán)右移一位的結(jié)果；從列的角度看，循環(huán)矩陣的每一列都是前一列(首列是末列)循環(huán)下移一位的結(jié)果。循環(huán)矩陣的行向量構(gòu)成的集合與列向量構(gòu)成的集合完全相同，因此，循環(huán)矩陣完全可由它的首行或首列來(lái)表征。QC-LDPC碼的生成矩陣G是由aXt個(gè)bXb階循環(huán)矩陣Gi,」(I彡i彡a, I彡j彡t)構(gòu)成的陣列
I O …O Gla+l GLa+2 …Gu O I …O G2a+lG2a+2■·· G2t
O =..... .(I)
·
· * · * * *
O O …I G11 a+lGuo+2…Ge’t_G (或H)的連續(xù)b行和b列分別被稱(chēng)為塊行和塊列。假設(shè)gu(I ^a, a+1^ t)是循環(huán)矩陣Gy.的首行，那么可按照如下方式定義aXbc階塊首行矩陣F
SlM+l SiM+2 ·** SlJ
&σ· · · a
f = . . ·· : (2)
_Sa,a+l Sa,a+2Saj _F是由生成矩陣G后c塊列中所有循環(huán)矩陣的首行構(gòu)成的，可視為由be個(gè)a維列向量組成的。生成矩陣G對(duì)應(yīng)碼字V= (s’ P)，G的前a塊列對(duì)應(yīng)的是信息向量S，后c塊列對(duì)應(yīng)的是校驗(yàn)向量P。以b比特為一段,信息向量s被等分為a段，即s=(si, S2，…，sa);校驗(yàn)向量P被等分為c段，即p=(Pd p2，…，p。)。對(duì)于第i (I彡i彡a)段信息向量Si,有
Si_ ^Si, I) Si,2> …，Si，b)。由式(I)、⑵和循環(huán)矩陣的特點(diǎn)，圖I給出了 QC-LDPC碼的并行編碼器，它主要由寄存器、求和陣列、選擇器和b位二輸入異或門(mén)四種功能模塊組成。寄存器R1 Ra用于緩存信息向量S= (Sl，S2, -,Sa)，寄存器Ra+1 Rt用于計(jì)算和存儲(chǔ)校驗(yàn)向量P= (P1, P2, ···, Pc)。求和陣列對(duì)并行輸入的a位信息比特Su，s2；k,…，sa，k (I ^ k ^ b)進(jìn)行求和，具體而言，是從中選取m (Ia)個(gè)不同的元素進(jìn)行模2加。由排列組合知識(shí)可知，窮舉可得到2a-l個(gè)不同的求和表達(dá)式。2a-l個(gè)求和表達(dá)式可用2a-l個(gè)多輸入異或門(mén)加以實(shí)現(xiàn)。多輸入異或門(mén)的輸入端數(shù)目范圍是1、，當(dāng)只有一個(gè)輸入端時(shí)，單輸入異或門(mén)實(shí)際上是直連線。綜上，求和陣列有a個(gè)輸入端和2a-l個(gè)輸出端，其內(nèi)部由2a-l個(gè)多輸入異或門(mén)組成，如圖2所示。選擇器札 化在求和陣列運(yùn)算結(jié)果的基礎(chǔ)上，完成向量(Sl，k，s2, k, -,sa,k)(I <k<b)與塊首行矩陣F的并行乘法。選擇器M1 (1<1<()從求和陣列的23-1個(gè)輸出端中選擇b個(gè)，以構(gòu)成向量(Sl，k，S2,k,…，sa，k)與塊首行矩陣F乘積的第I段b比特，選擇方式完全取決于F的be個(gè)列向量。b位二輸入異或門(mén)A1 (I彡I彡c)將向量(S1, k，s2，k，···, sa；k) (I彡k彡b)與塊首行矩陣F乘積的第I段b比特累加到寄存器Ra+1中。本發(fā)明提供了一種QC- LDPC碼的并行編碼方法，結(jié)合QC-LDPC碼的并行編碼器(如圖I所示)，其編碼步驟描述如下第I步，輸入信息向量s，保存至寄存器R1 Ra，清零寄存器Ra+1 Rt ；第2步，寄存器R1 Ra各自串行循環(huán)左移I次，選擇器M1 M。分別從求和陣列的輸出端中選擇b個(gè),共同構(gòu)成向量(Su, s2，k, *··, sa；k) (I彡k彡b)與塊首行矩陣F的乘積，b位二輸入異或門(mén)A1 (I彡I彡c)將乘積的第I段b比特與寄存器Ra+1串行循環(huán)左移I次的結(jié)果相加，和存回寄存器Ra+1 ;第3步，以I為步長(zhǎng)遞增改變k的取值，重復(fù)第2步b次，完成后，寄存器R1 Ra存儲(chǔ)的是信息向量S= (Sl，S2,…，Sa)，寄存器Ra+1 Rt存儲(chǔ)的是校驗(yàn)向量P= (Pl，P2,…，P。)；第4步，并行輸出碼字V= (S，P)。從以上步驟不難看出，整個(gè)編碼過(guò)程共需b+t個(gè)時(shí)鐘周期，這與傳統(tǒng)的并行SRAA法完全相同。圖3比較了傳統(tǒng)的并行SRAA法與本發(fā)明的資源消耗。從圖3可清楚看到，本發(fā)明無(wú)需與門(mén)，使用了較少的寄存器。綜上可見(jiàn)，與傳統(tǒng)的并行SRAA法相比，本發(fā)明保持了編碼速度，具有控制簡(jiǎn)單、資源消耗少、功耗小、成本低等優(yōu)點(diǎn)。以上所述的實(shí)施例，只是本發(fā)明較優(yōu)選的具體實(shí)施方式
，本領(lǐng)域的技術(shù)人員在本發(fā)明技術(shù)方案范圍內(nèi)進(jìn)行的通常變化和替換都應(yīng)包含在本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種QC-LDPC碼的并行編碼器，QC-LDPC碼的生成矩陣G是由aXt個(gè)bXb階循環(huán)矩陣Gy構(gòu)成的陣列,其中，a、t、b是正整數(shù)，c=t_a, l^i^a,t,生成矩陣G對(duì)應(yīng)碼字V= (S，P)，G的前a塊列對(duì)應(yīng)的是信息向量S，后c塊列對(duì)應(yīng)的是校驗(yàn)向量P，以b比特為一段，信息向量s被等分為a段，即S=G1, S2,…，sa),第i段信息向量Si= (Si, Si, 2，…，si;b)，校驗(yàn)向量P被等分為c段，即P= (Pl，P2,…，p。)，其特征在于，所述編碼器包括以下部件 寄存器R1 Rt，寄存器R1 Ra用于緩存信息向量S= (Sl, S2,-, sa)，寄存器Ra+1 Rt用于計(jì)算和存儲(chǔ)校驗(yàn)向量P= (P1, Pb…，Pc); 求和陣列，對(duì)并行輸入a位信息比特Su，s2； k,…，sa，k進(jìn)行組合求和，其中，I ^ k ^ b ； 選擇器M1 M。，在求和陣列運(yùn)算結(jié)果的基礎(chǔ)上，完成向量(si，k，s2，k，- ,sa,k)與塊首行矩陣F的并行乘法； b位二輸入異或門(mén)A1 A。，A1將向量(Sl，k，s2’k，…，sa，k)與塊首行矩陣F乘積的第I段b比特累加到寄存器Ra+1中，其中，I彡I彡C。
2.如權(quán)利要求I所述的并行編碼器，其特征在于，所述塊首行矩陣F是由生成矩陣G前c塊列中所有循環(huán)矩陣的首行構(gòu)成的。
3.如權(quán)利要求I所述的并行編碼器，其特征在于，所述求和陣列有a個(gè)輸入端和2a-l個(gè)輸出端，求和陣列對(duì)并行輸入的a位信息比特Sl，k，s2,k,…，sa，k進(jìn)行組合求和，塊首行矩陣F有2a-l個(gè)不同的非零列向量，它們與向量(Sl，k，S2，k，…，sa，k)的內(nèi)積對(duì)應(yīng)2a-l個(gè)求和表達(dá)式，這些求和表達(dá)式用2a-l個(gè)多輸入異或門(mén)加以實(shí)現(xiàn)。
4.如權(quán)利要求I所述的并行編碼器，其特征在于，所述選擇器M1從求和陣列的2a-l個(gè)輸出端中選擇b個(gè)，以構(gòu)成向量(Sl，k，s2,k,…，sa，k)與塊首行矩陣F乘積的第I段b比特，選擇方式完全取決于F的be個(gè)列向量。
5.一種QC-LDPC碼的并行編碼方法，QC-LDPC碼的生成矩陣G是由aXt個(gè)bXb階循環(huán)矩陣Gy構(gòu)成的陣列，其中，a、t、b是正整數(shù)，c=t_a，l彡i彡a，I彡j彡t，生成矩陣G對(duì)應(yīng)碼字v=(s，P)，G的前a塊列對(duì)應(yīng)的是信息向量S，后c塊列對(duì)應(yīng)的是校驗(yàn)向量p，以b比特為一段，信息向量s被等分為a段，即S=G1, S2,…，sa),第i段信息向量Si= (Si, si；2,…，si；b)，校驗(yàn)向量P被等分為c段，即P= (Pl，P2,…，p。)，其特征在于，所述編碼方法包括以下步驟 第1步，輸入信息向量s，保存至寄存器R1 Ra，清零寄存器Ra+1 Rt ； 第2步，寄存器R1 Ra各自串行循環(huán)左移I次，選擇器M1 M。分別從求和陣列的輸出端中選擇b個(gè)，共同構(gòu)成向量(si，k，s2，k，-,sa,k)與塊首行矩陣F的乘積，b位二輸入異或門(mén)A1將乘積的第I段b比特與寄存器Ra+1串行循環(huán)左移I次的結(jié)果相加，和存回寄存器Ra+1，其中，O ( k〈b，l 彡 I 彡 c ; 第3步，以I為步長(zhǎng)遞增改變k的取值，重復(fù)第2步b次，完成后，寄存器R1 Ra存儲(chǔ)的是信息向量S=G1, S2,…，Sa),寄存器Ra+1 Rt存儲(chǔ)的是校驗(yàn)向量p=(Pi, P2,…，P。)； 第4步,并行輸出碼字ν= (s, P)。
全文摘要
本發(fā)明涉及一種解決QC-LDPC碼并行編碼的方案，其特征在于，所述QC-LDPC并行編碼器主要由寄存器、求和陣列、選擇器和b位二輸入異或門(mén)四部分組成。本發(fā)明提供的QC-LDPC并行編碼器，能在保持編碼速度不變的條件下有效減少資源需求，具有控制簡(jiǎn)單、資源消耗少、功耗小、成本低等優(yōu)點(diǎn)。
文檔編號(hào)H03M13/11GK102891687SQ20121037131
公開(kāi)日2013年1月23日 申請(qǐng)日期2012年9月27日 優(yōu)先權(quán)日2012年9月27日
發(fā)明者蔡超時(shí), 張鵬, 楊剛 申請(qǐng)人:蘇州威士達(dá)信息科技有限公司