專利名稱：在模擬比較器中將自動歸零電壓移位的方法
技術(shù)領(lǐng)域：
本發(fā)明的一些實施例總體而言涉及比較器，更具體而言涉及一種在模擬比較器中將自動歸零電壓移位的方法。
背景技術(shù)：
隨著計算機和處理器變得越來越功能強大，在數(shù)字領(lǐng)域要完成越來越多的信號處理。數(shù)字信號處理可以執(zhí)行復(fù)雜的操作以將輸入數(shù)據(jù)處理得接近真實世界的模擬信號，并且可以實時地執(zhí)行操作或者可以儲存數(shù)字數(shù)據(jù)以供將來處理。由于真實世界的信號以模擬信號存在，因此需要將這些模擬信號轉(zhuǎn)換成等效的數(shù)字信號。模數(shù)轉(zhuǎn)換器(ADC)被用于許多應(yīng)用場合，諸如，例如轉(zhuǎn)換エ業(yè)應(yīng)用中的模擬控制信號、音樂中的音頻信號、數(shù)碼相機中的攝影圖像、和數(shù)碼攝影機中的視頻圖像。對于大多數(shù)的電路，存在許多不同類型的ADC，其中對于不同的限制條件作出折中。其中的ー些ADC，諸如“快閃” ADC，在電路和布圖空間方面相對較為昂貴，因此，由于每增加額外的比特就需要將比較器的數(shù)目加倍，因而在分辨率方面有限制，但是在轉(zhuǎn)換速度方面非?？?。另外ー些ADC,諸如傾斜ADC，能夠非常簡單，但轉(zhuǎn)換時間慢。而且隨著分辨率數(shù)増大，轉(zhuǎn)換時間將會增カロ。因此，具體應(yīng)用需要考慮各種限制并確定最能服務(wù)于其目的最佳設(shè)計。然而，即使選擇具體的設(shè)計，并且可能對其進行改進以改善其設(shè)計，仍然會出現(xiàn)需要克服的ー些挑戰(zhàn)。對于高分辨率和高速成像，列并行ADC結(jié)構(gòu)已成為CMOS圖像傳感器中最廣泛使用的ADC。實現(xiàn)CMOS圖像傳感器的良好性能的ー個主要挑戰(zhàn)就是降低噪聲或其他信號偏移對被轉(zhuǎn)換的數(shù)字數(shù)據(jù)的影響。通過將這些系統(tǒng)與參照附圖的本申請其余部分所指出的本發(fā)明的ー些方面相比較，現(xiàn)有和傳統(tǒng)方法的另外的局限和不足對于本領(lǐng)域技術(shù)人員而言將變得明顯。

發(fā)明內(nèi)容
本發(fā)明的一些實施例提供了一種在模擬比較器中將自動歸零電壓移位的方法。本發(fā)明的方面可以包括至少ー個ニ極管配置的晶體管，以增加至少ー個NMOS負載晶體管的漏極電壓?？梢詫嵤┑谝婚_關(guān)和第二開關(guān)，以在閉合第一開關(guān)和第二開關(guān)時増加第一 PMOS輸入晶體管的柵極處的電壓和第二 PMOS輸入晶體管的柵極處的電壓。在第一 PMOS輸入晶體管的柵極處和第二 PMOS輸入晶體管的柵極處的電壓增加可以是與所述至少一個ニ極管配置的晶體管相對應(yīng)的ニ極管電壓。第一輸入晶體管和第二輸入晶體管中的每個的柵極可以與外部電路電容性地耦接，并且輸出信號可以取決于所述第一 PMOS輸入晶體管的柵極處的電壓電平與所述第二PMOS輸入晶體管的柵極處的電壓電平的比較而產(chǎn)生。所述至少一個負載晶體管中的第二個
可以是ニ極管配置。從如下的描述和附圖中將會更加全面地了解本發(fā)明的這些和其它優(yōu)點、方面和新穎的特征及其圖示實施例的細節(jié)。


參照說明書的其他部分和附圖可以對本發(fā)明所提供的實例的構(gòu)思和優(yōu)點有進ー步的理解，其中相同的附圖標記在各個附圖中用來表示相似的部件。在一些實例中，與附圖標記關(guān)聯(lián)的下標表示多個相似部件之一。當提及相似的附圖標記而沒有指定已有下標時，附圖標記表示所有相似的部件。圖IA是利用本發(fā)明的實施例的用 于模數(shù)轉(zhuǎn)換的示例性系統(tǒng)的框圖。圖IB是利用本發(fā)明的實施例的用于模數(shù)轉(zhuǎn)換的示例性系統(tǒng)的框圖。圖2是利用本發(fā)明的實施例的用于列并行模數(shù)轉(zhuǎn)換器的示例性系統(tǒng)的框圖。圖3是利用本發(fā)明的實施例的示例性的比較器結(jié)構(gòu)的框圖。圖4是示例性的比較器的示意圖。圖5是根據(jù)本發(fā)明的實施例的具有ニ極管電平移位的示例性比較器的示意圖。
具體實施例方式以下的描述僅提供示例性的實施例，并非限制本發(fā)明的范圍、應(yīng)用和結(jié)構(gòu)。確切地說，對實施例的描述將向本領(lǐng)域技術(shù)人員提供能夠?qū)嵤┍景l(fā)明實施例的說明。在不脫離所附權(quán)利要求所提出的本發(fā)明的精神和范圍的前提下，可以對元件的功能和布置進行各種改變。因此，各個實施例可以適當?shù)厥÷?、替換或増加各種過程或部件。例如，應(yīng)當理解的是，在替代的實施例中，可以按照與所描述的不同的順序來執(zhí)行這些方法，且可以増加、省略或組合各種步驟。此外，對于結(jié)合一些實施例所描述的特征，可以在各種其它的實施例中進行組合?？梢杂孟嗨频姆绞綄嵤├牟煌矫婧驮M行組合。還應(yīng)當理解的是，下列系統(tǒng)和方法可以是更大的系統(tǒng)中的部件，其中，其它過程可以優(yōu)選或者修改它們的應(yīng)用。此外，在下列實施例之前、之后或同時可能需要若干個步驟。下面將參照附圖詳細描述本發(fā)明的實施例，使得本領(lǐng)域技術(shù)人員可以容易地實現(xiàn)本發(fā)明的范圍。本發(fā)明的一些實施例可以提供在模擬比較器中將自動歸零電壓移位的方法。圖IA是利用本發(fā)明的實施例的用于模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換的示例性系統(tǒng)的框圖。參見圖1A，示出了用于處理輸入數(shù)據(jù)的電路的一部分，包括ADC 101、處理器102和控制邏輯 103。ADC 101將輸入的模擬信號，諸如來自視頻圖像傳感器(圖IA中未示出)的像素信號轉(zhuǎn)換成等效的數(shù)字信號。由ADC 101輸出的數(shù)字信號可以由處理器102進ー步處理。處理器102可以例如使用數(shù)字信號處理方法將來自ADC 101的數(shù)字信號壓縮成標準的視頻格式，諸如MPEG1、MPEG2或MPEG4。處理器102還可以包括可儲存碼的存儲器塊102a?？梢杂商幚砥?02執(zhí)行所述碼以實現(xiàn)各種功能，例如數(shù)字信號處理。還可以使用存儲器塊102a儲存來自ADC 101的數(shù)字信號和/或由于對ADC 101的數(shù)字信號進行處理所產(chǎn)生的數(shù)字信號。控制邏輯103還可以包括產(chǎn)生時鐘、控制和使能信號、以及用于各種模塊諸如ADClOl的命令的電路。例如，控制邏輯103可以產(chǎn)生用于在ADC 101中計數(shù)的時鐘信號，其中時鐘信號并非連續(xù)地運行。運行的時鐘包括脈沖，而不運行的時鐘或處于低狀態(tài)或處于高狀態(tài)?？刂七壿?03還可以輸出使能信號，所述使能信號將ADC 101中的計數(shù)器使能以在特定的時間段進行計數(shù)，并且控制邏輯103還輸出復(fù)位信號。圖IB是利用本發(fā)明的實施例的用于模數(shù)轉(zhuǎn)換的示例性系統(tǒng)的框圖。參見圖1B，示出了圖像處理系統(tǒng)104，其包括像素陣列110，像素陣列110可以接收模擬圖像輸入105信息并且輸出相應(yīng)的信號。此信號被列ADC 130轉(zhuǎn)換成數(shù)字形式，并且被傳送至數(shù)字處理模塊160以用于在數(shù)字域中的進ー步 處理。數(shù)字處理模塊160輸出數(shù)字圖像輸出165，所述數(shù)字圖像輸出165是模擬圖像輸入105的數(shù)字形式?？傮w而言,光作為模擬信息與像素陣列110的姆個像素115相互作用。像素115成行和成列設(shè)置，這有效地定義像素陣列110的分辨率，并影響由圖像處理系統(tǒng)104轉(zhuǎn)換成數(shù)字圖像輸出165數(shù)據(jù)的模擬圖像輸入105數(shù)據(jù)的量。用于這種轉(zhuǎn)換的各種結(jié)構(gòu)通常分為兩類。根據(jù)其中ー類，對來自每行像素115的列數(shù)據(jù)進行選擇并多路復(fù)用，且利用串行ADC方法將多路復(fù)用后的數(shù)據(jù)轉(zhuǎn)換成數(shù)字數(shù)據(jù)。根據(jù)另ー類，每行的數(shù)據(jù)通過列并行ADC過程被并行地列向(column-wise)轉(zhuǎn)換成數(shù)字數(shù)據(jù)。圖IB示出此第二種類型。在像素陣列110處檢測模擬圖像輸入105數(shù)據(jù)。行控制模塊120選擇每行的數(shù)據(jù)并且將所述數(shù)據(jù)傳送給ー組列ADC 130。每個列ADC 130根據(jù)列控制模塊135并行地處理行向(row-wise)數(shù)據(jù)中的一列(即，一個像素115)，以產(chǎn)生用于該行的相應(yīng)數(shù)字數(shù)據(jù)。行控制模塊120和列控制模塊135可以由數(shù)字控制模塊140進ー步控制。在用于執(zhí)行模數(shù)轉(zhuǎn)換的列并行ADC方法中有不同的結(jié)構(gòu)可用。ー種方法是已知的“單斜率”ADC。根據(jù)示例性的單斜率ADC方法，由基準發(fā)生器模塊150產(chǎn)生的基準信號以特定的斜率傾斜，并且與根據(jù)相應(yīng)像素115接收的模擬圖像輸入105所產(chǎn)生的像素115信號電平進行比較。列ADC 130檢測傾斜信號與像素115信號電平相交的交叉點。此交叉點可以利用模擬或數(shù)字技術(shù)來檢測。例如，各個實施例可以使用數(shù)字技術(shù)(例如計數(shù)器)來確定與此交叉點相對應(yīng)的值?；鶞拾l(fā)生器模塊150通常與所有的列ADC 130全局地耦接，使得列ADC 130共享共同的基準信號。尤其，數(shù)字輸出的準確性可能受到對交叉點的準確檢測的影響，而對所述交叉點的準確檢測又受到基準電平的移動的影響。例如，基準電平可以像素115到像素115地變化，和/或可以根據(jù)電源中的移動(例如，噪聲)而移動。因為基準信號在ADC 130上是共享的，且列ADC 130并行地作用于每行，因此基準信號中的移動傾向于造成行向效應(yīng)(本文稱為行向噪聲)。除了行向噪聲之外，列ADC 130可能經(jīng)歷列向噪聲。具體地，列ADC 130通常可能經(jīng)歷數(shù)個列固定模式噪聲(CFPN)源，諸如在像素源極跟隨器、列比較器、計數(shù)器和線存儲器定時上的變化、在ADC陣列的時鐘和傾斜信號上的歪斜(skew)等。例如，エ藝變化可以導(dǎo)致電路部件從ー個列ADC 130到另ー個列ADC 130略微有所不同，從而導(dǎo)致列ADC 130具有略微不同的觸發(fā)點、滯后、延遲等。因為列ADC 130以行到行的方式共享，故此CFPN能夠經(jīng)由行來傳播，影響數(shù)字圖像輸出165。對列ADC 130彼此進行校準可以減輕CFPN源的影響。因此，典型的列ADC 130可以使用模擬和/或數(shù)字相關(guān)雙采樣(CDS)方法。例如，模擬CDS可以去除像素源極跟隨器偏移，數(shù)字CDS可以去除其它的偏移。圖2是利用本發(fā)明的實施例的示例性列并行模數(shù)轉(zhuǎn)換器配置的框圖。參見圖2，示出了像素陣列200和ADC陣列210。像素陣列200可以包括像素元件201和開關(guān)元件202。像素元件201可以包括輸出例如與由像素元件201所檢測的光量成比例的電壓的合適電路。像素元件201對入射光的特定波長敏感。ADC陣列210可以包括例如ADC元件211的陣列，其中每個ADC元件211可以對應(yīng)于像素元件201的列。ADC元件211的輸出可以儲存在存儲器塊212中。 在操作中，例如來自控制邏輯103的合適的控制信號可以將開關(guān)元件202使能為適當?shù)亻]合和斷開，使得來自特定的像素元件201的輸出電壓被傳送到ADC陣列210。因此，對于姆個列Column_l至Column_m,在所有的行Row_l至Row_n中僅有一個特定的開關(guān)元件202可以在行掃描時間期間閉合，使得來自相應(yīng)的像素元件201的輸出電壓在掃描時間期間被傳送到ADC陣列210。因此，當針對列僅選擇ー個像素時，可以將真實的像素電壓傳送到相應(yīng)的ADC元件211。來自各列Column_l至Column_m的像素元件201之一的輸出電壓可以被相應(yīng)的ADC元件211轉(zhuǎn)換成等效的數(shù)字值。然而，由于存在多個ADC元件211，可能需要校準每個ADC元件211，使得每個ADC元件211對于給定的輸入可輸出相似的數(shù)字值?？梢灾芷谛缘剡M行校準，例如，諸如在行掃描時間期間執(zhí)行一次或者在幀期間執(zhí)行一次。用于校準的特定周期可以依設(shè)計和/或?qū)嵤┓绞蕉?。盡管圖2為了清楚起見繪制并描述為具有開關(guān)元件202的像素陣列200，但本發(fā)明并非限制于此。例如，開關(guān)元件202可以是ADC陣列210的一部分。圖3是利用本發(fā)明的實施例的示例性比較器結(jié)構(gòu)的框圖。參見圖3，示出了比較器元件300，所述比較器元件300可以與比較器元件211相似，包括比較器310、耦合電容器Cl和C2、以及開關(guān)元件SW301和SW302。在操作中，開關(guān)元件SW301和SW302可以由來自例如控制邏輯130的命令閉合，以將比較器310的輸入復(fù)位到已知的狀態(tài)。這可以稱為將輸入電壓自動歸零。然后可以斷開開關(guān)元件SW301和SW302，且可以施加輸入信號PXL和RMP。輸入信號PXL可以是例如來自像素的電壓，輸入信號RMP可以是向下傾斜電壓信號。通常，輸入信號RMP可以處在比輸入信號PXL更高的初始電壓電平。因此，可以去斷言(deasserted)比較器310的輸出信號Cmp_out。然而，隨著輸入信號RMP的電壓下降，可以出現(xiàn)輸入信號RMP的電平與輸入信號PXL的電平相交的點。隨著輸入信號RMP進ー步下降且輸入信號RMP小于輸入信號PXL,比較器可以斷言(assert)輸出信號Cmp_out?？梢詫⑤敵鲂盘朇mp_0ut傳送到例如控制邏輯103。然后控制邏輯103可以對用于給出模擬輸入信號的最終等效數(shù)字值的各種信號進行控制。盡管結(jié)合圖3示出了將單級比較器用于比較器元件300，但本發(fā)明并非限制于此。例如，可以使用兩級比較器，其中比較器310可以饋送給另ー個比較器310。類似地，可以使用其它的多級比較器。圖4是示例性的比較器的示意圖。參見圖4，示出了可以與比較器310相似的比較器400的示意圖。比較器400可以包括PMOS晶體管410、411和412，以及NMOS晶體管413和414。比較器400還可以包括開關(guān)元件SW401和402。
PMOS晶體管410的源極端子與電壓源V+耦接，且PMOS晶體管410的漏極端子與PMOS晶體管411和412的源極端子耦接?？梢允┘虞斎胄盘朧BP到PMOS晶體管410的柵極端子。輸入信號VBP可以用于對PMOS晶體管410進行偏置，使得PMOS晶體管410可以是電流源。PMOS晶體管411的漏極端子與NMOS晶體管413的漏極端子耦接。PMOS晶體管411的漏極端子還可以與開關(guān)元件SW401的第一端子耦接，且PMOS晶體管411的柵極端子可以與開關(guān)元 件SW401的第二端子耦接。PMOS晶體管411的柵極端子還可以接收輸入信號V+。PMOS晶體管411的漏極端子與NMOS晶體管413的漏極端子相耦接的節(jié)點處的電壓可以是信號VOUT，即比較器400的輸出信號。PMOS晶體管412的漏極端子與NMOS晶體管414的漏極端子和NMOS晶體管413及414的柵極端子耦接。因此，NMOS晶體管414可以配置成ニ極管。PMOS晶體管412的漏極端子還可以與開關(guān)元件SW402的第一端子耦接，且PMOS晶體管412的柵極端子可以與開關(guān)元件SW402的第二端子耦接?？梢允┘虞斎胄盘朧-到PMOS晶體管412的柵極端子。NMOS晶體管413和414的源極端子與地耦接。在操作中，可以由偏置信號VBP對PMOS晶體管410進行偏置，且PMOS晶體管410可以是電流源?？梢詫㈤_關(guān)元件SW401和SW402閉合以將輸入信號V+和V-設(shè)置到已知的狀態(tài)，或者將輸入自動歸零。PMOS晶體管411和412的柵極處的輸入信號V+和V-可以被設(shè)置為已知的狀態(tài)，這是因為它們可以經(jīng)由例如圖3的耦合電容器C1、C2而電容性地耦接。然后可以將開關(guān)元件SW401和SW402斷開以允許輸入信號、諸如PXL和RMP作為V+和V-分別傳送給PMOS晶體管411和412的柵極。在諸如圖4所示的模擬比較器中，比較器的輸入處的電壓可以由負載晶體管的VGS (柵源電壓)來限定。例如，當開關(guān)元件SW401和SW402閉合時，NMOS晶體管414的VGS限定輸入信號V+和V-。然而，在一些應(yīng)用中，輸入信號的全范圍可以高于負載器件的VGS。因此，希望將比較器400的輸入復(fù)位在更高的電壓。圖5是根據(jù)本發(fā)明的實施例的示例性比較器的示意圖。參見圖5，示出了例如可以與比較器310相似的比較器500的示意圖。比較器500可以包括PMOS晶體管510、511和512，以及NMOS晶體管513、514和515。比較器500還可以包括開關(guān)元件SW501和502。PMOS晶體管510的源極端子與電壓源V+耦接，且PMOS晶體管510的漏極端子與PMOS晶體管511和512的源極端子耦接。可以施加輸入信號VBP到PMOS晶體管510的柵極端子。輸入信號VBP可以用于對PMOS晶體管510進行偏置，使得PMOS晶體管510可以是電流源。PMOS晶體管511的漏極端子與NMOS晶體管513的漏極端子耦接。PMOS晶體管511的漏極端子還可以與開關(guān)元件SW501的第一端子耦接，且PMOS晶體管511的柵極端子可以與開關(guān)元件SW501的第二端子耦接。PMOS晶體管511的柵極端子還可以接收輸入信號V+。PMOS晶體管511的漏極端子與NMOS晶體管513的漏極端子相耦接的節(jié)點處的電壓可以是信號VOUT，即比較器500的輸出信號。PMOS晶體管512的漏極端子與NMOS晶體管514的漏極端子以及NMOS晶體管513及514的柵極端子耦接。因此，NMOS晶體管514可以配置成ニ極管。PMOS晶體管512的漏極端子還可以與開關(guān)元件SW502的第一端子耦接，且PMOS晶體管512的柵極端子可以與開關(guān)元件SW502的第二端子耦接。可以將輸入信號V-提供到PMOS晶體管512的柵極端子。NMOS晶體管513和514的源極端子可以與NMOS晶體管515的漏極端子和柵極端子耦接。NMOS晶體管515的源極端子可以與地耦接。因此，NMOS晶體管515可以配置成ニ極管，且NMOS晶體管513和514的漏極端子可以處在NMOS晶體管515的ニ極管壓降處。在操作中，PMOS晶體管510可以由偏置信號VBP進行偏置，且PMOS晶體管510可以是電流源?？梢詫㈤_關(guān)元件SW501和SW502閉合以將輸入信號V+和V-設(shè)置到已知狀態(tài)，或者將輸入自動歸零。PMOS晶體管511和512的柵極處的輸入信號V+和V-可以被設(shè)置到已知狀態(tài)，因為它們可以經(jīng)由例如圖3的耦合電容器Cl和C2而電容性地耦接。然后可以打開開關(guān)元件SW501和SW502以允許輸入信號、例如PXL和RMP作為V+和V-分別傳送到PMOS晶體管511和512的柵極。如參照圖4解釋的，比較器的輸入處的電壓可以由負載晶體管的VGS(柵源電壓)限定。例如，當開關(guān)元件SW501和SW502閉合吋，NMOS晶體管514的VGS限定輸入信號V+ 和V-。然而，除了 NMOS晶體管514的VGS之外，PMOS晶體管511和512的柵極處的電壓增加了 NMOS晶體管515的ニ極管壓降。因此，輸入信號范圍可以比負載器件的VGS高NMOS晶體管515的ニ極管壓降。盡管已經(jīng)描述了本發(fā)明的一些實施例，但是本發(fā)明并非限于此。例如，盡管將具體的晶體管描述為NMOS晶體管而其它描述為PMOS晶體管，但是可以將這些具體的晶體管改變成不同的類型以執(zhí)行本發(fā)明的各個實施例的預(yù)期功能。此外，可以通過增加更多的ニ極管配置的晶體管、或者通過適當?shù)貥?gòu)建ニ極管配置的晶體管，來提高輸入處的自動歸零電壓。此外，可以將各種其它電路設(shè)計成本發(fā)明的各個實施例。盡管已經(jīng)結(jié)合特定的實施例描述了本發(fā)明，但是本領(lǐng)域技術(shù)人員將會理解的是，在不脫離本發(fā)明的范圍的情況下可以進行各種改變和等同替代。此外，在不脫離本發(fā)明的范圍的情況下可以進行多種改進以使特定的情況或材料適用于本發(fā)明的教導(dǎo)。因此，本發(fā)明并非限于所公開的特定實施例，而是本發(fā)明將包括落入所附權(quán)利要求的范圍之內(nèi)的所有實施例。
權(quán)利要求
1.一種處理信號的方法，所述方法包括以下步驟 對至少一個晶體管進行二極管配置，以增加至少一個負載晶體管的漏極電壓；以及實施第一開關(guān)，以在閉合所述第一開關(guān)時使第一輸入晶體管的柵極處的電壓增加與所述至少一個二極管配置的晶體管相對應(yīng)的二極管電壓。
2.如權(quán)利要求I所述的方法，包括以下步驟實施第二開關(guān)，以在閉合所述第二開關(guān)時使第二輸入晶體管的柵極處的電壓增加與所述至少一個二極管配置的晶體管相對應(yīng)的二極管電壓。
3.如權(quán)利要求2所述的方法，包括以下步驟將所述第二輸入晶體管的柵極與外部電路電容性地耦接。
4.如權(quán)利要求2所述的方法,其中，輸出信號取決于所述第一輸入晶體管的柵極處的電壓電平與所述第二輸入晶體管的柵極處的電壓電平的比較。
5.如權(quán)利要求2所述的方法，其中，所述第一輸入晶體管和所述第二輸入晶體管是PMOS晶體管。
6.如權(quán)利要求I所述的方法，包括以下步驟將所述第一輸入晶體管的柵極與外部電路電容性地耦接。
7.如權(quán)利要求I所述的方法，其中，所述至少一個負載晶體管是NMOS晶體管。
8.如權(quán)利要求I所述的方法，其中，所述至少一個負載晶體管中的第二個是二極管配置。
9.一種處理信號的系統(tǒng),所述系統(tǒng)包括 至少一個二極管配置的晶體管，以增加至少一個負載晶體管的漏極電壓；以及第一開關(guān)，所述第一開關(guān)被實施為在閉合所述第一開關(guān)時使第一輸入晶體管的柵極處的電壓增加與所述至少一個二極管配置的晶體管相對應(yīng)的二極管電壓。
10.如權(quán)利要求9所述的系統(tǒng)，包括第二開關(guān)，所述第二開關(guān)被實施為在閉合所述第二開關(guān)時使第二輸入晶體管的柵極處的電壓增加與所述至少一個二極管配置的晶體管相對應(yīng)的二極管電壓。
11.如權(quán)利要求10所述的系統(tǒng)，包括耦合電容器，所述耦合電容器將所述第二輸入晶體管的柵極與外部電路耦接。
12.如權(quán)利要求10所述的系統(tǒng),其中，輸出信號取決于所述第一輸入晶體管的柵極處的電壓電平與所述第二輸入晶體管的柵極處的電壓電平的比較。
13.如權(quán)利要求10所述的系統(tǒng)，其中，所述第一輸入晶體管和所述第二輸入晶體管是PMOS晶體管。
14.如權(quán)利要求9所述的系統(tǒng)，包括耦合電容器，所述耦合電容器將所述第一輸入晶體管的柵極與外部電路耦接。
15.如權(quán)利要求9所述的系統(tǒng)，其中，所述至少一個負載晶體管是NMOS晶體管。
16.如權(quán)利要求9所述的系統(tǒng)，其中，所述至少一個負載晶體管中的第二個是二極管配置。
17.—種處理信號的電路,所述電路包括 第一 PMOS晶體管，所述第一 PMOS晶體管具有與正電壓源耦接的源極端子； 所述第一 PMOS晶體管的漏極端子與第二 PMOS晶體管的源極端子和第三PMOS晶體管的源極端子耦接； 所述第一 NMOS晶體管的漏極端子與所述第二 PMOS晶體管的漏極端子和第一開關(guān)的第一端子稱接； 所述第一開關(guān)的第二端子與所述第二 PMOS晶體管的柵極耦接； 所述第二 NMOS晶體管的漏極端子與所述第二 NMOS晶體管的柵極、所述第一 NMOS晶體管的柵極、所述第三PMOS晶體管的漏極、以及第二開關(guān)的第一端子耦接； 所述第二開關(guān)的第二端子與所述第三PMOS晶體管的柵極耦接； 所述第一 NMOS晶體管和第二 NMOS晶體管中的每個的源極端子與第三NMOS晶體管的柵極和所述第三NMOS晶體管的漏極耦接；以及所述第三NMOS晶體管的源極端子與地耦接。
18.如權(quán)利要求17所述的電路，其中 偏置信號施加到所述第一 PMOS晶體管的柵極端子； 第一輸入信號施加到所述第二 PMOS晶體管的柵極端子；以及 第二輸入信號施加到所述第三PMOS晶體管的柵極端子。
19.如權(quán)利要求17所述的電路，其中，輸出信號處在所述第二PMOS晶體管的漏極端子與所述第一 NMOS晶體管的漏極端子相耦接的節(jié)點處。
20.如權(quán)利要求17所述的電路，其中，所述第二PMOS晶體管的柵極和所述第三PMOS晶體管的柵極與外部電路電容性地耦接。
全文摘要
本發(fā)明的方面涉及在模擬比較器中將自動歸零電壓移位的方法。尤其提供了用于在模擬比較器中將自動歸零電壓移位的技術(shù)。本發(fā)明的實施例可以包括至少一個二極管配置的晶體管，以增加至少一個NMOS負載晶體管的漏極電壓?？梢詫嵤┑谝婚_關(guān)和第二開關(guān)，以在閉合第一開關(guān)和第二開關(guān)時增加第一PMOS輸入晶體管的柵極處的電壓和第二PMOS輸入晶體管的柵極處的電壓。
文檔編號H03M1/44GK102624392SQ20121002033
公開日2012年8月1日 申請日期2012年1月29日 優(yōu)先權(quán)日2011年1月31日
發(fā)明者李湘洙, 杰夫·雷辛斯基 申請人:海力士半導(dǎo)體有限公司