專利名稱：一種可程控旋轉(zhuǎn)編碼器的自適應(yīng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種可程控旋轉(zhuǎn)編碼器，尤其是涉及一種可程控旋轉(zhuǎn)編碼器的自適應(yīng)電路。
背景技術(shù)：
旋轉(zhuǎn)編碼器廣泛應(yīng)用于儀器儀表、工業(yè)控制、醫(yī)療器械等需要連續(xù)、精密調(diào)控的應(yīng)用場(chǎng)合。旋轉(zhuǎn)編碼器輸出兩路相差90度的脈沖信號(hào)，根據(jù)兩路信號(hào)的相位超前、滯后判定旋轉(zhuǎn)方向，同時(shí)根據(jù)脈沖輸出個(gè)數(shù)決定旋轉(zhuǎn)量的大小。由于分辨率和應(yīng)用環(huán)境的不同，旋轉(zhuǎn)編碼器在構(gòu)成原理上又分為光電式、電阻式、開關(guān)式等，這種多樣性造成旋轉(zhuǎn)編碼器的應(yīng)用 電路各不相同，在實(shí)際使用中產(chǎn)生如下一些問題I)外圍電路采用分離元件構(gòu)成，由于器件的離散性造成電路穩(wěn)定性下降，可靠性差。2)電路形式不統(tǒng)一，替換不同類型的旋轉(zhuǎn)編碼器需要修改外圍應(yīng)用電路，使用起來很不方便。3)應(yīng)用電路的記錄響應(yīng)時(shí)間是固定的，無法修改，電路的通用性和適用性差。4)外圍應(yīng)用電路復(fù)雜，輸出接口不統(tǒng)一，電路的可移植性較差，不便于小型化和集成化處理。

發(fā)明內(nèi)容
本發(fā)明的目的就是為了克服上述現(xiàn)有技術(shù)存在的缺陷而提供一種適用范圍廣、輸出接口統(tǒng)一、可移植性好的可程控旋轉(zhuǎn)編碼器的自適應(yīng)電路。本發(fā)明的目的可以通過以下技術(shù)方案來實(shí)現(xiàn)一種可程控旋轉(zhuǎn)編碼器的自適應(yīng)電路，其特征在于，包括兩路毛刺消除電路、程控毛刺時(shí)鐘電路、相位檢測(cè)電路、中斷發(fā)生電路、脈沖計(jì)數(shù)電路、閘門信號(hào)發(fā)生電路、程控計(jì)數(shù)器、自動(dòng)復(fù)位電路和接口邏輯電路；所述的程控毛刺時(shí)鐘電路分別與兩路毛刺消除電路、接口邏輯電路連接，其中一路毛刺消除電路與相位檢測(cè)電路連接，另一路毛刺消除電路分別與相位檢測(cè)電路、中斷發(fā)生電路、閘門信號(hào)發(fā)生電路、脈沖計(jì)數(shù)電路連接，所述的接口邏輯電路分別與相位檢測(cè)電路、中斷發(fā)生電路、脈沖計(jì)數(shù)電路、程控計(jì)數(shù)器連接，所述的閘門信號(hào)發(fā)生電路、程控計(jì)數(shù)器、自動(dòng)復(fù)位電路、閘門信號(hào)發(fā)生電路依次連接形成閉環(huán)，所述的閘門信號(hào)發(fā)生電路與脈沖計(jì)數(shù)器連接。所述的兩路毛刺消除電路分別接收差分相位信號(hào)RPG+和RPG-，用于消除毛刺信號(hào)。所述的程控毛刺時(shí)鐘電路產(chǎn)生不同的毛刺消除時(shí)鐘以適應(yīng)不同的旋轉(zhuǎn)編碼器。所述的相位檢測(cè)電路用于檢測(cè)旋轉(zhuǎn)編碼器的旋轉(zhuǎn)方向。所述的中斷發(fā)生電路產(chǎn)生中斷請(qǐng)求信號(hào)，用于外部CPU處理。所述的脈沖計(jì)數(shù)電路對(duì)旋轉(zhuǎn)編碼器的輸出脈沖進(jìn)行計(jì)數(shù)，數(shù)據(jù)記錄長(zhǎng)度共11位，合計(jì)最大計(jì)數(shù)2047個(gè)脈沖，計(jì)數(shù)結(jié)果輸入到接口邏輯電路。所述的閘門信號(hào)發(fā)生電路用于產(chǎn)生記錄旋轉(zhuǎn)脈沖的個(gè)數(shù)所需的閘門信號(hào)，閘門信號(hào)起始時(shí)間由旋轉(zhuǎn)編碼器輸出的第一個(gè)脈沖激勵(lì)，結(jié)束時(shí)間則由程控計(jì)數(shù)器產(chǎn)生。所述的自動(dòng)復(fù)位電路對(duì)閘門的各種電路進(jìn)行復(fù)位，復(fù)位信號(hào)自動(dòng)產(chǎn)生，用于下一個(gè)計(jì)數(shù)周期的開始。所述的接口邏輯電路用于對(duì)外部信號(hào)的通信和內(nèi)部邏輯的控制。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)I)整個(gè)電路全部采用數(shù)字電路實(shí)現(xiàn)，無外圍分離元件，適合FPGA或EPLD實(shí)現(xiàn)，或者通過專用芯片實(shí)現(xiàn)與旋轉(zhuǎn)編碼器的集成，利于一體化、小型化旋轉(zhuǎn)編碼器的設(shè)計(jì)生產(chǎn)和 應(yīng)用；2)毛刺消除時(shí)鐘周期可程序控制，適合所有旋轉(zhuǎn)編碼器的應(yīng)用；3)脈沖計(jì)數(shù)的閘門時(shí)間也是可程控的，增加了電路的適用性，更換旋轉(zhuǎn)編碼器只需要修改閘門時(shí)間即可。4)輸出接口統(tǒng)一，可移植性好。


圖I為本發(fā)明的結(jié)構(gòu)框圖；圖2為本發(fā)明的具體實(shí)施電路。
具體實(shí)施例方式下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)說明。實(shí)施例如圖I所示，一種可程控旋轉(zhuǎn)編碼器的自適應(yīng)電路，包括兩路毛刺消除電路I、程控毛刺時(shí)鐘電路2、相位檢測(cè)電路3、中斷發(fā)生電路7、脈沖計(jì)數(shù)電路6、閘門信號(hào)發(fā)生電路4、程控計(jì)數(shù)器5、自動(dòng)復(fù)位電路8和接口邏輯電路9 ;所述的程控毛刺時(shí)鐘電路2分別與兩路毛刺消除電路I、接口邏輯電路9連接，其中一路毛刺消除電路與相位檢測(cè)電路3連接，另一路毛刺消除電路分別與相位檢測(cè)電路3、中斷發(fā)生電路7、閘門信號(hào)發(fā)生電路4、脈沖計(jì)數(shù)電路6連接，所述的接口邏輯電路9分別與相位檢測(cè)電路3、中斷發(fā)生電路7、脈沖計(jì)數(shù)電路
6、程控計(jì)數(shù)器5連接，所述的閘門信號(hào)發(fā)生電路4、程控計(jì)數(shù)器5、自動(dòng)復(fù)位電路8、閘門信號(hào)發(fā)生電路4依次連接形成閉環(huán)，所述的閘門信號(hào)發(fā)生電路4與脈沖計(jì)數(shù)器6連接。工作原理如下來自旋轉(zhuǎn)編碼器的差分相位信號(hào)(RPG+和RPG-)進(jìn)入本電路單元，由于非光電式旋轉(zhuǎn)編碼器的接觸噪聲會(huì)產(chǎn)生額外的毛刺信號(hào)，而且不同類型、不同型號(hào)的旋轉(zhuǎn)編碼器的毛刺周期是不同的，毛刺消除電路I可消除這些毛刺信號(hào)，并且通過程控毛刺時(shí)鐘電路2產(chǎn)生不同的毛刺消除時(shí)鐘以適應(yīng)不同的旋轉(zhuǎn)編碼器。兩路經(jīng)整形后的相位差信號(hào)分別進(jìn)入相位檢測(cè)電路3、中斷發(fā)生電路7和閘門信號(hào)發(fā)生電路4。相位檢測(cè)電路3用于判斷旋轉(zhuǎn)編碼器的旋轉(zhuǎn)方向，其輸出作為最終輸出數(shù)據(jù)的最高位，為O代表逆時(shí)針方向，為I代表順時(shí)針方向。當(dāng)旋轉(zhuǎn)編碼器工作時(shí)，中斷發(fā)生電路7產(chǎn)生中斷信號(hào)(INT)，便于外部CPU處理。閘門信號(hào)發(fā)生電路4用于產(chǎn)生記錄旋轉(zhuǎn)脈沖的個(gè)數(shù)所需的閘門信號(hào)(GATE)，閘門信號(hào)起始時(shí)間由旋轉(zhuǎn)編碼器輸出的第一個(gè)脈沖激勵(lì)，結(jié)束時(shí)間則由程控計(jì)數(shù)器5產(chǎn)生。自動(dòng)復(fù)位電路8對(duì)閘門的各種電路進(jìn)行復(fù)位，復(fù)位信號(hào)自動(dòng)產(chǎn)生，以便于下一個(gè)計(jì)數(shù)周期的開始。脈沖計(jì)數(shù)電路6在閘門信號(hào)內(nèi)對(duì)旋轉(zhuǎn)編碼器的脈沖進(jìn)行計(jì)數(shù)，數(shù)據(jù)記錄長(zhǎng)度共11位，合計(jì)最大可計(jì)數(shù)2047個(gè)脈沖，計(jì)數(shù)結(jié)果進(jìn)入接口邏輯電路。接口邏輯電路9完成整個(gè)模塊的對(duì)外通信和控制。外部接口信號(hào)共4個(gè)。本發(fā)明的具體電路如圖2所示，觸發(fā)器Dl和D2對(duì)應(yīng)著圖I中的兩路毛刺消除電路1，觸發(fā)器D3對(duì)應(yīng)著圖I中的相位檢測(cè)電路3，D4對(duì)應(yīng)著圖I中的程控計(jì)數(shù)器5，D5對(duì)應(yīng)著圖I中的閘門信號(hào)產(chǎn)生電路4，D6對(duì)應(yīng)著圖I中的自動(dòng)復(fù)位電路8，D7對(duì)應(yīng)著圖I中的脈沖計(jì)數(shù)電路6，D9對(duì)應(yīng)著圖I中的中斷發(fā)生器7。觸發(fā)器Dl和D2對(duì)輸入的旋轉(zhuǎn)編碼器信號(hào)進(jìn)行整形和同步處理，觸發(fā)器D3判斷旋轉(zhuǎn)編碼器的旋轉(zhuǎn)方向，D5產(chǎn)生閘門計(jì)數(shù)的起始時(shí)刻，D6和D7是兩個(gè)計(jì)數(shù)器，D6控制閘門的計(jì)數(shù)時(shí)間，D7完成對(duì)旋轉(zhuǎn)編碼器的脈沖進(jìn)行計(jì)數(shù)。當(dāng)D6計(jì)數(shù)達(dá)到預(yù)定的設(shè)置值時(shí)，對(duì)D5進(jìn)行復(fù)位，并且D6重新進(jìn)行裝載，同時(shí)D7停止計(jì)數(shù)并保持?jǐn)?shù)據(jù)，并在此時(shí)通過D9產(chǎn)生中斷信 號(hào)，這樣可以保證中斷處理與編碼計(jì)數(shù)不產(chǎn)生沖突。D4是閘門時(shí)間控制寄存器，它的值由外部輸入控制。當(dāng)外部設(shè)備接收到中斷信號(hào)后，通過總線讀出方向信號(hào)DIR和旋轉(zhuǎn)編碼器的脈沖個(gè)數(shù)RD (I I: O)，然后通過CLR信號(hào)對(duì)中斷發(fā)生器D9和編碼計(jì)數(shù)器D7復(fù)位，開始等待下一個(gè)計(jì)數(shù)周期的開始。各信號(hào)定義如下 RPG+和RPG-:旋轉(zhuǎn)編碼器的原始輸入脈沖信號(hào)；G(15:0):閘門時(shí)間控制寄存器的數(shù)據(jù)；SCLK :高速同步時(shí)鐘信號(hào)，要求該信號(hào)時(shí)鐘頻率至少是旋轉(zhuǎn)編碼器脈沖頻率的5倍以上；CLR:復(fù)位信號(hào)；DIR :旋轉(zhuǎn)編碼器的方向輸出信號(hào)；RD (11:0):旋轉(zhuǎn)編碼器的計(jì)數(shù)結(jié)果；INT :中斷信號(hào)輸出，低有效。
權(quán)利要求
1.一種可程控旋轉(zhuǎn)編碼器的自適應(yīng)電路，其特征在于，包括兩路毛刺消除電路、程控毛刺時(shí)鐘電路、相位檢測(cè)電路、中斷發(fā)生電路、脈沖計(jì)數(shù)電路、閘門信號(hào)發(fā)生電路、程控計(jì)數(shù)器、自動(dòng)復(fù)位電路和接口邏輯電路；所述的程控毛刺時(shí)鐘電路分別與兩路毛刺消除電路、接口邏輯電路連接，其中一路毛刺消除電路與相位檢測(cè)電路連接，另一路毛刺消除電路分別與相位檢測(cè)電路、中斷發(fā)生電路、閘門信號(hào)發(fā)生電路、脈沖計(jì)數(shù)電路連接，所述的接口邏輯電路分別與相位檢測(cè)電路、中斷發(fā)生電路、脈沖計(jì)數(shù)電路、程控計(jì)數(shù)器連接，所述的閘門信號(hào)發(fā)生電路、程控計(jì)數(shù)器、自動(dòng)復(fù)位電路、閘門信號(hào)發(fā)生電路依次連接形成閉環(huán)，所述的閘門信號(hào)發(fā)生電路與脈沖計(jì)數(shù)器連接。
2.根據(jù)權(quán)利要求I所述的一種可程控旋轉(zhuǎn)編碼器的自適應(yīng)電路，其特征在于，所述的兩路毛刺消除電路分別接收差分相位信號(hào)RPG+和RPG-，用于消除毛刺信號(hào)。
3.根據(jù)權(quán)利要求I所述的一種可程控旋轉(zhuǎn)編碼器的自適應(yīng)電路，其特征在于，所述的程控毛刺時(shí)鐘電路產(chǎn)生不同的毛刺消除時(shí)鐘以適應(yīng)不同的旋轉(zhuǎn)編碼器。
4.根據(jù)權(quán)利要求I所述的一種可程控旋轉(zhuǎn)編碼器的自適應(yīng)電路，其特征在于，所述的相位檢測(cè)電路用于檢測(cè)旋轉(zhuǎn)編碼器的旋轉(zhuǎn)方向。
5.根據(jù)權(quán)利要求I所述的一種可程控旋轉(zhuǎn)編碼器的自適應(yīng)電路，其特征在于，所述的中斷發(fā)生電路產(chǎn)生中斷請(qǐng)求信號(hào)，用于外部CPU處理。
6.根據(jù)權(quán)利要求I所述的一種可程控旋轉(zhuǎn)編碼器的自適應(yīng)電路，其特征在于，所述的脈沖計(jì)數(shù)電路對(duì)旋轉(zhuǎn)編碼器的輸出脈沖進(jìn)行計(jì)數(shù)，數(shù)據(jù)記錄長(zhǎng)度共11位，合計(jì)最大計(jì)數(shù)2047個(gè)脈沖，計(jì)數(shù)結(jié)果輸入到接口邏輯電路。
7.根據(jù)權(quán)利要求I所述的一種可程控旋轉(zhuǎn)編碼器的自適應(yīng)電路，其特征在于，所述的閘門信號(hào)發(fā)生電路用于產(chǎn)生記錄旋轉(zhuǎn)脈沖的個(gè)數(shù)所需的閘門信號(hào)，閘門信號(hào)起始時(shí)間由旋轉(zhuǎn)編碼器輸出的第一個(gè)脈沖激勵(lì)，結(jié)束時(shí)間則由程控計(jì)數(shù)器產(chǎn)生。
8.根據(jù)權(quán)利要求I所述的一種可程控旋轉(zhuǎn)編碼器的自適應(yīng)電路，其特征在于，所述的自動(dòng)復(fù)位電路對(duì)閘門的各種電路進(jìn)行復(fù)位，復(fù)位信號(hào)自動(dòng)產(chǎn)生，用于下一個(gè)計(jì)數(shù)周期的開始。
9.根據(jù)權(quán)利要求I所述的一種可程控旋轉(zhuǎn)編碼器的自適應(yīng)電路，其特征在于，所述的接口邏輯電路用于對(duì)外部信號(hào)的通信和內(nèi)部邏輯的控制。
全文摘要
本發(fā)明涉及一種可程控旋轉(zhuǎn)編碼器的自適應(yīng)電路，包括兩路毛刺消除電路、程控毛刺時(shí)鐘電路、相位檢測(cè)電路、中斷發(fā)生電路、脈沖計(jì)數(shù)電路、閘門信號(hào)發(fā)生電路、程控計(jì)數(shù)器、自動(dòng)復(fù)位電路和接口邏輯電路；所述的程控毛刺時(shí)鐘電路分別與兩路毛刺消除電路、接口邏輯電路連接，其中一路毛刺消除電路與相位檢測(cè)電路連接，另一路毛刺消除電路分別與相位檢測(cè)電路、中斷發(fā)生電路、閘門信號(hào)發(fā)生電路、脈沖計(jì)數(shù)電路連接，所述的接口邏輯電路分別與相位檢測(cè)電路、中斷發(fā)生電路、脈沖計(jì)數(shù)電路、程控計(jì)數(shù)器連接，所述的閘門信號(hào)發(fā)生電路、程控計(jì)數(shù)器、自動(dòng)復(fù)位電路、閘門信號(hào)發(fā)生電路依次連接形成閉環(huán)。與現(xiàn)有技術(shù)相比，本發(fā)明具有適用范圍廣、輸出接口統(tǒng)一等優(yōu)點(diǎn)。
文檔編號(hào)H03M1/08GK102957426SQ20111024330
公開日2013年3月6日 申請(qǐng)日期2011年8月23日 優(yōu)先權(quán)日2011年8月23日
發(fā)明者陳爽, 陳懷超, 陳向民 申請(qǐng)人:上海創(chuàng)遠(yuǎn)儀器技術(shù)股份有限公司