專利名稱：非整數(shù)頻率時鐘脈沖產(chǎn)生電路及其方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于ー種電路設(shè)計，特別是有關(guān)于產(chǎn)生非整數(shù)(Fractional-N)頻率頻率的電路設(shè)計。
背景技術(shù)：
在電路設(shè)計中，經(jīng)常會需要特定頻率的信號，而產(chǎn)生特定頻率信號的電路則稱之為頻率合成器。例如，在模擬電路中，米勒降頻器(Miller Frequency Divider)即為ー種 降頻器，其利用混波器、低通濾波器和放大器產(chǎn)生ー輸入信號的降頻信號。在數(shù)字電路中，則可利用計數(shù)器產(chǎn)生ー輸入信號的整數(shù)倍的降頻信號。然而，某些應(yīng)用會需要特定頻率的信號或是展頻信號以對抗電磁干擾的問題(Electromagnetic Interference,EMI)，其都不是輸入信號的整數(shù)倍的降頻信號。此時，需要可產(chǎn)生非整數(shù)頻率頻率的電路。圖I顯示一公知的非整數(shù)頻率時鐘脈沖產(chǎn)生電路。如圖I所示，該非整數(shù)頻率時鐘脈沖產(chǎn)生電路100包含一第一除頻器102、一第二除頻器104、一選擇器106、一數(shù)字延遲線模塊(Digital Delay Line Module) 108和一地址產(chǎn)生器110。該第一除頻器102設(shè)定以產(chǎn)生其輸入信號除以N倍的除頻信號，并接收一外部頻率信號CLKIN以產(chǎn)生一除頻頻率信號CLKIN/N。該第二除頻器104設(shè)定以產(chǎn)生其輸入信號除以(N+1倍)的除頻信號，并接收該外部頻率信號CLKIN以產(chǎn)生一除頻頻率信號CLKINバN+1)。該選擇器106設(shè)定以選擇該第一除頻器102和該第二除頻器104的輸出信號的其中之一作為該數(shù)字延遲線模塊108的輸入信號。該數(shù)字延遲線模塊108設(shè)定以接收ー除頻頻率信號，并包含多個延遲単元以針對該除頻頻率信號產(chǎn)生多個相位都不相等的延遲信號。該地址產(chǎn)生器110設(shè)定以選擇這些延遲信號的其中之一作為該數(shù)字延遲線模塊108的輸出信號CLK0。圖2顯示該非整數(shù)頻率時鐘脈沖產(chǎn)生電路100各信號的波型圖。在本實施例中，N等于1，也就是說該第一除頻器102設(shè)定以產(chǎn)生其輸入信號除以I倍的除頻頻率信號CLKIN/1，而該第二除頻器104設(shè)定以產(chǎn)生其輸入信號除以2倍的除頻頻率信號CLKIN/2。如圖2所示，該非整數(shù)頻率時鐘脈沖產(chǎn)生電路100用以產(chǎn)生其輸入的外部頻率信號CLKIN的頻率除以I至2倍的非整數(shù)頻率頻率信號。在前三個頻率周期吋，該選擇器106選擇該第一除頻器102作為該數(shù)字延遲線模塊108的輸入信號，而該地址產(chǎn)生器110設(shè)定使該數(shù)字延遲線模塊108逐次増加其延遲單元的階數(shù)以作為其輸出信號。在第四周期吋，由于該最終輸出信號相對于該除頻頻率信號CLKIN/1的延遲時間超過ー個周期，且該數(shù)字延遲線模塊108的延遲時間不超過該除頻頻率信號CLKIN/1的ー個周期，若仍以該除頻頻率信號CLKIN/1作為延遲的參考信號，將會于輸出信號上產(chǎn)生非預(yù)期的脈沖。因此，在第四周期吋，該選擇器106即選擇該第二除頻器104的除頻頻率信號CLKIN/2作為該數(shù)字延遲線模塊108的輸入信號，以依此跳過非預(yù)期的脈沖。時鐘脈沖產(chǎn)生電路

發(fā)明內(nèi)容
如圖2所示，該中心線部分即為根據(jù)該除頻頻率信號CLKIN/2所產(chǎn)生的輸出信號。然而，該非整數(shù)頻率時鐘脈沖產(chǎn)生電路100僅能降低該外部頻率信號CLKIN的頻率，而無法實現(xiàn)于增加頻率的應(yīng)用，因此不符合目前電路設(shè)計的需求。本發(fā)明的非整數(shù)頻率時鐘脈沖產(chǎn)生電路及其方法利用兩個數(shù)字延遲線模塊分別針對一除頻頻率信號產(chǎn)生不同的延遲時間。據(jù)此，本發(fā)明的非整數(shù)頻率時鐘脈沖產(chǎn)生電路及其方法即可提供頻率較該除頻頻率信號慢或快的輸出頻率信號。本發(fā)明公開ー種非整數(shù)頻率時鐘脈沖產(chǎn)生電路包含一第一數(shù)字延遲線模塊、一第ニ數(shù)字延遲線模塊、一地址產(chǎn)生器和ー選擇器。該第一數(shù)字延遲線模塊設(shè)定以接收ー除頻頻率信號，并包含多個第一延遲單元以針對該除頻頻率信號產(chǎn)生多個相位都不相等的第一延遲信號。該第二數(shù)字延遲線模塊設(shè)定以接收該除頻頻率信號，并包含多個第二延遲單元以針對該除頻頻率信號產(chǎn)生多個相位都不相等的第二延遲信號。該地址產(chǎn)生器設(shè)定以選擇這些第一延遲信號的其中之一作為該第一數(shù)字延遲線模塊的輸出信號，以及選擇這些第二延遲信號的其中之一作為該第二數(shù)字延遲線模塊的輸出信號。該選擇器設(shè)定以選擇該第一數(shù)字延遲線模塊和該第二數(shù)字延遲線模塊的輸出信號的其中之一作為輸出信號。其中，該第一數(shù)字延遲線模塊的延遲時間不等于該第二數(shù)字延遲線模塊的延遲時間。
本發(fā)明公開ー種產(chǎn)生非整數(shù)頻率頻率的方法，包含下列步驟針對ー除頻頻率信號產(chǎn)生多個相位都不相等的第一延遲信號，并決定這些第一延遲信號的其中之一作為ー第一延遲輸出信號；針對該除頻頻率信號產(chǎn)生多個相位都不相等的第二延遲信號，并決定這些第二延遲信號的其中之一作為ー第二延遲輸出信號；以及選擇該第一延遲輸出信號和該第二延遲輸出信號的其中之一作為輸出信號。換句話說，本發(fā)明為ー種非整數(shù)頻率時鐘脈沖產(chǎn)生電路，包含一第一數(shù)字延遲線模塊，設(shè)定以接收一除頻頻率信號，并包含多個第一延遲單元以針對該除頻頻率信號產(chǎn)生多個相位都不相等的第一延遲信號；一第二數(shù)字延遲線模塊，設(shè)定以接收該除頻頻率信號，并包含多個第二延遲單元以針對該除頻頻率信號產(chǎn)生多個相位都不相等的第二延遲信號；一地址產(chǎn)生器，設(shè)定以選擇這些第一延遲信號的其中之一作為該第一數(shù)字延遲線模塊的輸出信號，以及選擇這些第二延遲信號的其中之一作為該第二數(shù)字延遲線模塊的輸出信號；以及ー選擇器，設(shè)定以選擇該第一數(shù)字延遲線模塊和該第二數(shù)字延遲線模塊的輸出信號的其中之一作為非整數(shù)頻率頻率信號；其中，該第一數(shù)字延遲線模塊的延遲時間不等于該第二數(shù)字延遲線模塊的延遲時間。本發(fā)明所述的非整數(shù)頻率時鐘脈沖產(chǎn)生電路，其進ー步包含ー除頻器，設(shè)定以接收一外部頻率信號并產(chǎn)生該除頻頻率信號。本發(fā)明所述的非整數(shù)頻率時鐘脈沖產(chǎn)生電路，其中該選擇器輪流選擇該第一數(shù)字延遲線模塊和該第二數(shù)字延遲線模塊的輸出信號的其中之一作為輸出信號。本發(fā)明所述的非整數(shù)頻率時鐘脈沖產(chǎn)生電路，其中這些第一延遲單元以串聯(lián)方式連接。本發(fā)明所述的非整數(shù)頻率時鐘脈沖產(chǎn)生電路，其中這些第二延遲單元以串聯(lián)方式連接。
本發(fā)明所述的非整數(shù)頻率時鐘脈沖產(chǎn)生電路，其中該第一數(shù)字延遲線模塊和該第ニ數(shù)字延遲線模塊的延遲時間不超過該除頻頻率信號周期的一半。本發(fā)明所述的非整數(shù)頻率時鐘脈沖產(chǎn)生電路，其進ー步包含一第一反向器，設(shè)定以產(chǎn)生該第一數(shù)字延遲線模塊的反向信號以作為該選擇器的輸入信號。本發(fā)明所述的非整數(shù)頻率時鐘脈沖產(chǎn)生電路，其進ー步包含一第二反向器，設(shè)定以產(chǎn)生該第二數(shù)字延遲線模塊的反向信號以作為該選擇器的輸入信號。本發(fā)明所述的ー種產(chǎn)生非整數(shù)頻率頻率的方法，包含下列步驟針對ー除頻頻率信號產(chǎn)生多個相位都不相等的第一延遲信號，并決定這些第一延遲信號的其中之一作為ー第一延遲輸出信號；
針對該除頻頻率信號產(chǎn)生多個相位都不相等的第二延遲信號，并決定這些第二延遲信號的其中之一作為ー第二延遲輸出信號；以及選擇該第一延遲輸出信號和該第二延遲輸出信號的其中之一作為非整數(shù)頻率頻率信號。本發(fā)明所述的方法，其中該選擇步驟輪流選擇該第一延遲輸出信號和該第二延遲輸出信號的其中之一作為非整數(shù)頻率頻率信號。為使能更進一歩了解本發(fā)明的特征及技術(shù)內(nèi)容，請參照以下有關(guān)本發(fā)明的詳細(xì)說明及附圖，然而所附圖式僅是為了提供參考與說明的用，并非用來對本發(fā)明加以限制。的的的的公開的的的的


圖I顯示一公知的非整數(shù)頻率時鐘脈沖產(chǎn)生電路。圖2顯示一公知的非整數(shù)頻率時鐘脈沖產(chǎn)生電路的各信號的波型圖。圖3顯示本發(fā)明的一實施例的非整數(shù)頻率時鐘脈沖產(chǎn)生電路的示意圖。圖4顯示本發(fā)明的一實施例的非整數(shù)頻率時鐘脈沖產(chǎn)生電路的各信號的波型圖。圖5顯示本發(fā)明的一實施例的非整數(shù)頻率時鐘脈沖產(chǎn)生電路的各信號的另一波型圖。圖6顯示本發(fā)明的另ー實施例的非整數(shù)頻率時鐘脈沖產(chǎn)生電路的示意圖。圖7顯示本發(fā)明的一實施例的非整數(shù)頻率時鐘脈沖產(chǎn)生電路的各信號的又一波型圖。圖8顯示本發(fā)明的一實施例的產(chǎn)生非整數(shù)頻率頻率的方法的流程圖。附圖標(biāo)記的說明100 非整數(shù)頻率時鐘脈沖產(chǎn)生電路102 除頻器104 除頻器106 選擇器108 數(shù)字延遲線模塊110 地址產(chǎn)生器300 非整數(shù)頻率時鐘脈沖產(chǎn)生電路302 除頻器
304數(shù)字延遲線模塊306數(shù)字延遲線模塊308地址產(chǎn)生器310選擇器600非整數(shù)頻率時鐘脈沖產(chǎn)生電路602除頻器604數(shù)字延遲線模塊606數(shù)字延遲線模塊
608地址產(chǎn)生器610選擇器612反向器614反向器801 803 步驟
具體實施例方式本發(fā)明在此所公開的發(fā)明為ー種非整數(shù)頻率時鐘脈沖產(chǎn)生電路及其方法。為了能徹底地了解本發(fā)明，將在下列的描述中提出詳盡的步驟及組成。顯然地，本發(fā)明的實施并未限定于本發(fā)明技術(shù)領(lǐng)域的本領(lǐng)域技術(shù)人員所熟知的特殊細(xì)節(jié)。另ー方面，眾所周知的組成或步驟并未描述于細(xì)節(jié)中，以避免造成本發(fā)明不必要的限制。本發(fā)明的較佳實施例會詳細(xì)描述如下，然而除了這些詳細(xì)描述之外，本發(fā)明還可以廣泛地實施在其它的實施例中，且本發(fā)明的范圍不受限定，其以所述的權(quán)利要求書范圍為準(zhǔn)。圖3顯示本發(fā)明的一實施例的非整數(shù)頻率時鐘脈沖產(chǎn)生電路的示意圖。如圖3所示，該非整數(shù)頻率時鐘脈沖產(chǎn)生電路300包含一除頻器302、一第一數(shù)字延遲線模塊304、一第二數(shù)字延遲線模塊306、一地址產(chǎn)生器308和一選擇器310。該除頻器302設(shè)定以產(chǎn)生其輸入信號除以N倍的除頻信號，并接收一外部頻率信號CLKIN以產(chǎn)生一除頻頻率信號CLKIN/N。該第一數(shù)字延遲線模塊304設(shè)定以接收該除頻頻率信號CLKIN/N，并包含多個第一延遲單元以針對該除頻頻率信號CLKIN/N產(chǎn)生多個相位都不相等的第一延遲信號。該第ニ數(shù)字延遲線模塊306設(shè)定以接收該除頻頻率信號CLKIN/N，并包含多個第二延遲單元以針對該除頻頻率信號CLKIN/N產(chǎn)生多個相位都不相等的第二延遲信號。該地址產(chǎn)生器308設(shè)定以選擇這些第一延遲信號的其中之一作為該第一數(shù)字延遲線模塊304的輸出信號，以及選擇這些第二延遲信號的其中之一作為該第二數(shù)字延遲線模塊306的輸出信號。該選擇器310設(shè)定以選擇該第一數(shù)字延遲線模塊304和該第二數(shù)字延遲線模塊306的輸出信號的其中之一作為輸出信號。值得注意的是，該第一數(shù)字延遲線模塊304的延遲時間不等于該第二數(shù)字延遲線模塊306的延遲時間。在本發(fā)明的部分實施例中，該第一數(shù)字延遲線模塊304的這些第一延遲單元以串聯(lián)方式連接，且該第二數(shù)字延遲線模塊306的這些第二延遲單元以串聯(lián)方式連接。圖4顯示該非整數(shù)頻率時鐘脈沖產(chǎn)生電路300的各信號的波型圖，其中該非整數(shù)頻率時鐘脈沖產(chǎn)生電路300用以產(chǎn)生頻率較一外部頻率信號CLKIN低的輸出頻率信號CLKO0在本實施例中，N等于1，也就是說該除頻器302設(shè)定以產(chǎn)生其輸入信號除以I倍的除頻頻率信號CLKIN/1。如圖4所示，該非整數(shù)頻率時鐘脈沖產(chǎn)生電路300的輸出頻率信號CLKO的實線部分是該第一數(shù)字延遲線模塊304的輸出信號，而該輸出頻率信號CLKO的中心線部分是該第二數(shù)字延遲線模塊306的輸出信號。在前三個頻率周期時，該輸出頻率信號CLKO相對于該除頻頻率信號CLKIN/1的延遲時間未超過ー個周期，該地址產(chǎn)生器308設(shè)定使該第一數(shù)字延遲線模塊304和該第二數(shù)字延遲線模塊306逐次増加其延遲單元的階數(shù)以作為其輸出信號，而該選擇器310輪流選擇該第一數(shù)字延遲線模塊304和該第二數(shù)字延遲線模塊306的輸出信號的其中之一作為該非整數(shù)頻率時鐘脈沖產(chǎn)生電路300的輸出信號。其中，該輸出頻率信號CLKO的前三個脈沖的參考延遲信號為該除頻頻率信號CLKIN/1的前三個脈沖。在第四個周期時，該輸出頻率信號CLKO相對于該除頻頻率信號CLKIN/1的延遲時間超過ー個周期，該選擇器310仍保持輪流選擇該第一數(shù)字延遲線模塊304和該第二數(shù)字延遲線模塊306的輸出信號。據(jù)此，即可跳過以該除頻頻率信號CLKIN/1的第四個脈沖作為參考延遲信號，而以該除頻頻率信號CLKIN/1的第五個脈沖作為參考延遲信號,如圖4的箭頭所示，以避免于輸出頻率信號CLKO上出現(xiàn)未預(yù)期的脈沖。圖5顯示該非整數(shù)頻率時鐘脈沖產(chǎn)生電路300的各信號的波型圖，其中該非整 數(shù)頻率時鐘脈沖產(chǎn)生電路300用以產(chǎn)生頻率較一外部頻率信號CLKIN高的輸出頻率信號CLKO0類似于圖4的實施例，在本實施例中，N等于1，也就是說該除頻器302設(shè)定以產(chǎn)生其輸入信號除以I倍的除頻頻率信號CLKIN/1。此外，該非整數(shù)頻率時鐘脈沖產(chǎn)生電路300的輸出頻率信號CLKO的實線部分是該第一數(shù)字延遲線模塊304的輸出信號，而該輸出頻率信號CLKO的中心線部分是該第二數(shù)字延遲線模塊306的輸出信號。不同于圖4的實施例的是，由于該非整數(shù)頻率時鐘脈沖產(chǎn)生電路300用以產(chǎn)生頻率較該外部頻率信號CLKIN高的輸出頻率信號CLK0，該地址產(chǎn)生器308設(shè)定使該第一數(shù)字延遲線模塊304和該第二數(shù)字延遲線模塊306逐次減少其延遲單元的階數(shù)以作為其輸出信號，且該選擇器310輪流選擇該第一數(shù)字延遲線模塊304和該第二數(shù)字延遲線模塊306的輸出信號的其中之一作為該非整數(shù)頻率時鐘脈沖產(chǎn)生電路300的輸出信號。據(jù)此，該輸出頻率信號CLKO的前五個脈沖的參考延遲信號為該除頻頻率信號CLKIN/1的前五個脈沖。然而，由于該輸出頻率信號CLKO的第六個脈沖的觸發(fā)點仍在該除頻頻率信號CLKIN/1的第五個周期內(nèi)，因此該輸出頻率信號CLKO的第六個脈沖仍以該除頻頻率信號CLKIN/1的第五個脈沖作為參考延遲信號。換句話說，該輸出頻率信號CLKO的第五個脈沖由該第一數(shù)字延遲線模塊304所提供，而該輸出頻率信號CLKO的第六個脈沖由該第二數(shù)字延遲線模塊306所提供，且兩者都以該除頻頻率信號CLKIN/1的第五個脈沖作為參考延遲信號。圖6顯示本發(fā)明的另ー實施例的非整數(shù)頻率時鐘脈沖產(chǎn)生電路的示意圖。如圖6所示，該非整數(shù)頻率時鐘脈沖產(chǎn)生電路600包含一除頻器602、一第一數(shù)字延遲線模塊604、一第二數(shù)字延遲線模塊606、一地址產(chǎn)生器608、一選擇器610、一第一反向器612和一第二反向器614。相較于圖3的非整數(shù)頻率時鐘脈沖產(chǎn)生電路300，圖6的非整數(shù)頻率時鐘脈沖產(chǎn)生電路600另包含該第一反向器612和該第二反向器614。其中，這些反向器612和614分別產(chǎn)生該第一數(shù)字延遲線模塊604和該該第二數(shù)字延遲線模塊606的反向信號以作為該選擇器610的輸入信號。因此，該除頻頻率信號CLKIN/N的脈沖的正負(fù)緣都可作為該非整數(shù)頻率時鐘脈沖產(chǎn)生電路600的輸出信號的脈沖的參考點，因此可減少該第一數(shù)字延遲線模塊604和該第二數(shù)字延遲線模塊606內(nèi)的延遲單元的數(shù)量。換句話說，在本實施例中，該第一數(shù)字延遲線模塊604的延遲時間不超過該除頻頻率信號CLKIN/N周期的一半，而該第ニ數(shù)字延遲線模塊606的延遲時間不超過該除頻頻率信號周期CLKIN/N的一半。圖7顯示該非整數(shù)頻率時鐘脈沖產(chǎn)生電路600的各信號的波型圖，其中該非整數(shù)頻率時鐘脈沖產(chǎn)生電路600用以產(chǎn)生頻率較一外部頻率信號CLKIN高的輸出頻率信號CLKO0類似于圖4的實施例，在本實施例中，N等于1，也就是說該除頻器602設(shè)定以產(chǎn)生其輸入信號除以I倍的除頻頻率信號CLKIN/1。此外，該非整數(shù)頻率時鐘脈沖產(chǎn)生電路600的輸出頻率信號CLKO的實線部分是該第一數(shù)字延遲線模塊604的輸出信號，而該輸出頻率信號CLKO的中心線部分是該第二數(shù)字延遲線模塊606的輸出信號。如圖6所示，若該輸出頻率信號CLKO的脈沖相對于該除頻頻率信號CLKIN/1的參考脈沖的延遲時間超過半個周期，則輸出頻率信號CLKO的這些脈沖以該除頻頻率信號CLKIN/1的參考脈沖的負(fù)緣作為其參考觸發(fā)點。
圖8顯示本發(fā)明的一實施例的產(chǎn)生非整數(shù)頻率頻率的方法的流程圖，其可應(yīng)用于本發(fā)明的實施例的非整數(shù)頻率時鐘脈沖產(chǎn)生電路。在步驟801，針對ー除頻頻率信號產(chǎn)生多個相位都不相等的第一延遲信號，并決定這些第一延遲信號的其中之一作為ー第一延遲輸出信號，并進入步驟802。在步驟802，針對該除頻頻率信號產(chǎn)生多個相位都不相等的第ニ延遲信號，并決定這些第二延遲信號的其中之一作為ー第二延遲輸出信號，并進入步驟803。在步驟803,選擇該第一延遲輸出信號和該第二延遲輸出信號的其中之一作為輸出信號。在本發(fā)明的部分實施例中，步驟803輪流選擇該第一延遲輸出信號和該第二延遲輸出信號的其中之一作為輸出信號。綜上所述，本發(fā)明的非整數(shù)頻率時鐘脈沖產(chǎn)生電路及其方法利用兩個數(shù)字延遲線模塊分別針對一除頻頻率信號產(chǎn)生不同的延遲時間。據(jù)此，本發(fā)明的非整數(shù)頻率時鐘脈沖產(chǎn)生電路及其方法即可提供頻率較該除頻頻率信號慢或快的輸出頻率信號。雖然本發(fā)明公開的實施例如上所述，這些實施例僅為例示示例說明之用，而不應(yīng)被解釋為對本發(fā)明實施的限制。在不脫離本發(fā)明的實質(zhì)范圍內(nèi)，其他的改動或者變化，均屬本發(fā)明的保護范圍。
權(quán)利要求
1.一種非整數(shù)頻率時鐘脈沖產(chǎn)生電路，包含 一第一數(shù)字延遲線模塊，設(shè)定以接收一除頻頻率信號，并包含多個第一延遲單元以針對該除頻頻率信號產(chǎn)生多個相位都不相等的第一延遲信號； 一第二數(shù)字延遲線模塊，設(shè)定以接收該除頻頻率信號，并包含多個第二延遲單元以針對該除頻頻率信號產(chǎn)生多個相位都不相等的第二延遲信號； 一地址產(chǎn)生器，設(shè)定以選擇這些第一延遲信號的其中之一作為該第一數(shù)字延遲線模塊的輸出信號，以及選擇這些第二延遲信號的其中之一作為該第二數(shù)字延遲線模塊的輸出信號；以及 一選擇器，設(shè)定以選擇該第一數(shù)字延遲線模塊和該第二數(shù)字延遲線模塊的輸出信號的其中之一作為非整數(shù)頻率頻率信號； 其中，該第一數(shù)字延遲線模塊的延遲時間不等于該第二數(shù)字延遲線模塊的延遲時間。
2.根據(jù)權(quán)利要求I所述的非整數(shù)頻率時鐘脈沖產(chǎn)生電路,其特征在于,進一步包含 一除頻器，設(shè)定以接收一外部頻率信號并產(chǎn)生該除頻頻率信號。
3.根據(jù)權(quán)利要求I所述的非整數(shù)頻率時鐘脈沖產(chǎn)生電路，其特征在于，該選擇器輪流選擇該第一數(shù)字延遲線模塊和該第二數(shù)字延遲線模塊的輸出信號的其中之一作為輸出信號。
4.根據(jù)權(quán)利要求I所述的非整數(shù)頻率時鐘脈沖產(chǎn)生電路，其特征在于，這些第一延遲單元以串聯(lián)方式連接。
5.根據(jù)權(quán)利要求I所述的非整數(shù)頻率時鐘脈沖產(chǎn)生電路，其特征在于，這些第二延遲單元以串聯(lián)方式連接。
6.根據(jù)權(quán)利要求I所述的非整數(shù)頻率時鐘脈沖產(chǎn)生電路，其特征在于，該第一數(shù)字延遲線模塊和該第二數(shù)字延遲線模塊的延遲時間不超過該除頻頻率信號周期的一半。
7.根據(jù)權(quán)利要求I所述的非整數(shù)頻率時鐘脈沖產(chǎn)生電路，其特征在于，進一步包含一第一反向器，設(shè)定以產(chǎn)生該第一數(shù)字延遲線模塊的反向信號以作為該選擇器的輸入信號。
8.根據(jù)權(quán)利要求I所述的非整數(shù)頻率時鐘脈沖產(chǎn)生電路，其特征在于，進一步包含一第二反向器，設(shè)定以產(chǎn)生該第二數(shù)字延遲線模塊的反向信號以作為該選擇器的輸入信號。
9.一種產(chǎn)生非整數(shù)頻率頻率的方法，包含下列步驟 針對一除頻頻率信號產(chǎn)生多個相位都不相等的第一延遲信號，并決定這些第一延遲信號的其中之一作為一第一延遲輸出信號； 針對該除頻頻率信號產(chǎn)生多個相位都不相等的第二延遲信號，并決定這些第二延遲信號的其中之一作為一第二延遲輸出信號；以及 選擇該第一延遲輸出信號和該第二延遲輸出信號的其中之一作為非整數(shù)頻率頻率信號。
10.根據(jù)權(quán)利要求9所述的方法，其特征在于，該選擇步驟輪流選擇該第一延遲輸出信號和該第二延遲輸出信號的其中之一作為非整數(shù)頻率頻率信號。
全文摘要
本發(fā)明為一種非整數(shù)頻率時鐘脈沖產(chǎn)生電路，包含一第一數(shù)字延遲線模塊、一第二數(shù)字延遲線模塊、一地址產(chǎn)生器和一選擇器，該第一數(shù)字延遲線模塊設(shè)定以接收一除頻頻率信號，并包含多個第一延遲單元以針對該除頻頻率信號產(chǎn)生多個相位都不相等的第一延遲信號，該第二數(shù)字延遲線模塊設(shè)定以接收該除頻頻率信號，并包含多個第二延遲單元以針對該除頻頻率信號產(chǎn)生多個相位都不相等的第二延遲信號，該地址產(chǎn)生器設(shè)定以選擇這些第一延遲信號的其中之一作為該第一數(shù)字延遲線模塊的輸出信號，以及選擇這些第二延遲信號的其中之一作為該第二數(shù)字延遲線模塊的輸出信號。
文檔編號H03K5/14GK102811038SQ20111022539
公開日2012年12月5日 申請日期2011年8月3日 優(yōu)先權(quán)日2011年6月3日
發(fā)明者周明忠 申請人:瑞鼎科技股份有限公司