時鐘頻率監(jiān)測電路及方法
【專利摘要】本發(fā)明屬于電路【技術(shù)領域】，公開了一種時鐘頻率監(jiān)測電路及方法，采用本發(fā)明提供的時鐘頻率監(jiān)測策略能夠?qū)崿F(xiàn)對待監(jiān)測工作時鐘信號的時鐘頻率的實時監(jiān)測，并且可復用同一個時鐘頻率監(jiān)測電路，一定程度上可以提高安全芯片的面積利用率；另外，采用本發(fā)明，可以實時監(jiān)測有意攻擊者通過極大改變待監(jiān)測工作時鐘信號的時鐘頻率以竊取用戶機密信息或密鑰的攻擊行為，提高該時鐘頻率監(jiān)測策略的可用性。
【專利說明】時鐘頻率監(jiān)測電路及方法
【技術(shù)領域】
[0001 ] 本發(fā)明涉及電路【技術(shù)領域】，具體而言，尤其涉及一種可應用于集成電路芯片(例如安全芯片)的時鐘頻率監(jiān)測電路及方法。
【背景技術(shù)】
[0002]安全芯片，即可信任平臺模塊(TruSTed Platform Module, TPM)，為一可獨立進行密鑰生成、加解密的裝置，其內(nèi)部擁有獨立的處理器和存儲單元，可存儲密鑰和特征數(shù)據(jù)，為計算機(例如筆記本)提供加密和安全認證服務。在現(xiàn)實應用當中，采用安全芯片進行加密，密鑰被存儲在硬件當中，以致硬件在被竊之后，被竊的數(shù)據(jù)無法或難以解密，從而可以更好的保護用戶的數(shù)據(jù)安全，進而保護用戶的商業(yè)隱私和/或技術(shù)秘密。
[0003]在安全芯片的具體應用過程中，通常需要監(jiān)測目標電路的工作時鐘頻率，這是因為有些有意的攻擊者會通過改變目標電路的工作時鐘頻率,例如到極高或者極低，并通過分析采集數(shù)據(jù)的變化情況得到用戶機密信息或密鑰。
[0004]已知地，對于用于對目標電路的工作時鐘頻率進行監(jiān)測的頻率監(jiān)測電路而言,傳統(tǒng)的實現(xiàn)方法是:
[0005]其一，在安全芯片內(nèi)部生成一個時鐘基準，將待監(jiān)測的工作時鐘信號與此時鐘基準相比較，并由此得出待監(jiān)測工作時鐘信號的時鐘頻率是否高于或者低于時鐘基準的時鐘頻率，最終根據(jù)所述判斷得到一安全芯片復位信號或者安全芯片停機信號并輸出。
[0006]通常而言，如圖1所示，在實際應用當中會對待監(jiān)測的工作時鐘頻率的正常時鐘頻率范圍約定一個上限和下限，并以這個上限和下限來分別設定所述時鐘基準的時鐘頻率，之后根據(jù)待監(jiān)測工作時鐘信號的時鐘頻率是否處于所述正常時鐘頻率范圍之內(nèi)，若是，則判定該當前待監(jiān)測工作時鐘合法，若待監(jiān)測工作時鐘信號的時鐘頻率低于所述下限或高于所述上限，則判定該當前待監(jiān)測工作時鐘為非法，此時生成一安全芯片復位信號或者安全芯片停機信號并輸出。
[0007]其二，如圖2所示，其應用一個時鐘基準，并通過對待監(jiān)測工作時鐘的時鐘頻率根據(jù)不同的分頻系數(shù)采用分頻電路進行分頻處理，以分別確定出一個待監(jiān)測工作時鐘處于正常工作時的時鐘頻率的上下限，之后再將處理得到的時鐘頻率分別與時鐘基準進行比較，以確定待監(jiān)測工作時鐘信號的時鐘頻率是否處于所述正常時鐘頻率范圍之內(nèi)。
[0008]然而，采用上述兩種實現(xiàn)方法以進行時鐘頻率監(jiān)測時，具有以下問題:
[0009]第一，這兩種方法都需要應用兩個頻率監(jiān)測電路，并且在實際應用當中，用戶希望對于待監(jiān)測工作時鐘信號的時鐘頻率的監(jiān)測是實時的，因此基于該兩種實現(xiàn)方法不能分時復用一個頻率監(jiān)測電路；并且由于需要應用兩個頻率監(jiān)測電路，因此對于安全芯片的面積而言也是一種資源的浪費；
[0010]第二，在安全芯片的正常工作過程中，待檢測工作時鐘的時鐘頻率的抖動通常很小，所述待監(jiān)測工作時鐘處于正常工作時的時鐘頻率的上下限通常被設置為一個較小的頻率范圍，然而，在正常工作過程中，有意攻擊者通過極大改變待監(jiān)測工作時鐘信號的時鐘頻率，以獲得用戶機密信息或密鑰，采用上述兩種傳統(tǒng)的時鐘頻率監(jiān)測方法無法檢測到這種“攻擊行為”。

【發(fā)明內(nèi)容】

[0011]鑒于此，本發(fā)明實施例的目的在于提供一種時鐘頻率監(jiān)測電路及方法。
[0012]本發(fā)明實施例采用如下技術(shù)方案實現(xiàn):
[0013]一種時鐘頻率監(jiān)測電路,包括:
[0014]頻率比較電路，用于將輸入的待監(jiān)測工作時鐘頻率以及從時鐘基準電路獲取的基準時鐘頻率進行比較，并將比較結(jié)果輸出至控制及判斷邏輯電路；
[0015]控制及判斷邏輯電路，用于在識別至少一時鐘基準修調(diào)開啟信號后，依據(jù)頻率比較電路的輸入生成基準時鐘修調(diào)變量并發(fā)送至校準及修調(diào)控制電路；以及進一步用于在識別至少一時鐘監(jiān)測開啟信號后，依據(jù)頻率比較電路的輸入確定待監(jiān)測工作時鐘頻率是否合法，并輸出頻率監(jiān)測結(jié)果；
[0016]校準及修調(diào)控制電路，用于依據(jù)獲取的基準時鐘修調(diào)變量生成時鐘修調(diào)命令并發(fā)送至時鐘基準電路；
[0017]時鐘基準電路，用于依據(jù)獲取的時鐘修調(diào)命令將其輸出的基準時鐘頻率修調(diào)至以待監(jiān)測工作時鐘頻率為基準的第一波動帶寬范圍之內(nèi)。
[0018]優(yōu)選地，頻率比較電路還用于將輸入的標準時鐘以及從時鐘基準電路獲取的基準時鐘頻率進行比較，并將比較結(jié)果輸出至控制及判斷邏輯電路；
[0019]在識別所述時鐘基準修調(diào)開啟信號之前，所述控制及判斷邏輯電路還用于識別至少一校準開啟信號，并據(jù)此依據(jù)輸入的標準時鐘以及從時鐘基準電路獲取的基準時鐘生成校準變量，并將其發(fā)送至校準及修調(diào)控制電路；
[0020]所述校準及修調(diào)控制電路還用于依據(jù)獲取的校準變量生成校準命令并發(fā)送至時鐘基準電路；
[0021]時鐘基準電路還用于依據(jù)獲取的校準命令將其輸出的基準時鐘頻率調(diào)整至以標準時鐘為基準的第二波動帶寬范圍之內(nèi)。
[0022]優(yōu)選地，在識別至少一時鐘監(jiān)測開啟信號后，所述控制及判斷邏輯電路依據(jù)頻率比較電路的輸入判斷待監(jiān)測工作時鐘頻率是否合法的策略為:
[0023]如果待監(jiān)測工作時鐘頻率與時鐘基準電路輸出的基準時鐘頻率的差值在第三波動帶寬范圍之內(nèi)，則確定所述待監(jiān)測工作時鐘合法，否則，確定所述待監(jiān)測工作時鐘非法；
[0024]或者，如果待監(jiān)測工作時鐘頻率與時鐘基準電路輸出的基準時鐘頻率的比值在第四波動帶寬范圍之內(nèi)，則確定所述待監(jiān)測工作時鐘合法，否則，確定所述待監(jiān)測工作時鐘非法。
[0025]優(yōu)選地，所述時鐘基準電路包括:電流生成單元、可修調(diào)電流源陣列、電容、電壓比較器、放電控制邏輯單元以及邏輯開關，其中:
[0026]所述電流生成單元的第一輸入端連接至外部電壓基準，其第二輸入端與電容的第一端連接，其輸出端與可修調(diào)電流源陣列的第一輸入端連接；
[0027]所述可修調(diào)電流源陣列的第二輸入端連接至校準及修調(diào)控制電路，其輸出端分別連接至電壓比較器的正輸入端以及電容的第二端；[0028]所述電容的第一端接地；
[0029]所述電壓比較器的負輸入端連接至外部電壓基準，其輸出端連接至放電控制邏輯單元的輸入端；
[0030]所述放電控制邏輯單元的輸出端用于向邏輯開關輸出開關控制信號；
[0031 ] 所述邏輯開關并聯(lián)于所述電容的兩端。
[0032]優(yōu)選地，所述時鐘基準電路還包括電壓基準產(chǎn)生電路，其包括依次串聯(lián)的分壓電阻Rkh、分壓電阻Rkef以及分壓電阻、，所述分壓電阻Reh的一端連接至帶隙基準電壓Vbandgap,所述分壓電阻R&的一端接地。
[0033]一種安全芯片，其包括如上所述的時鐘頻率監(jiān)測電路，所述時鐘頻率監(jiān)測電路包括:
[0034]頻率比較電路，用于將輸入的待監(jiān)測工作時鐘頻率以及從時鐘基準電路獲取的基準時鐘頻率進行比較，并將比較結(jié)果輸出至控制及判斷邏輯電路；
[0035]控制及判斷邏輯電路，用于在識別至少一時鐘基準修調(diào)開啟信號后，依據(jù)頻率比較電路的輸入生成基準時鐘修調(diào)變量并發(fā)送至校準及修調(diào)控制電路；以及進一步用于在識別至少一時鐘監(jiān)測開啟信號后，依據(jù)頻率比較電路的輸入確定待監(jiān)測工作時鐘頻率是否合法，并輸出頻率監(jiān)測結(jié)果；
[0036]校準及修調(diào)控制電路，用于依據(jù)獲取的基準時鐘修調(diào)變量生成時鐘修調(diào)命令并發(fā)送至時鐘基準電路；
[0037]時鐘基準電路，用于依據(jù)獲取的時鐘修調(diào)命令將其輸出的基準時鐘頻率修調(diào)至以待監(jiān)測工作時鐘頻率為基準的第一波動帶寬范圍之內(nèi)。
[0038]一種時鐘頻率監(jiān)測方法，應用于如上所述的時鐘頻率監(jiān)測電路，其包括如下步驟:
[0039]時鐘基準修調(diào)步驟:
[0040]頻率比較電路將輸入的待監(jiān)測工作時鐘頻率以及從時鐘基準電路獲取的基準時鐘頻率進行比較，并將比較結(jié)果輸出至控制及判斷邏輯電路；
[0041]控制及判斷邏輯電路在識別至少一時鐘基準修調(diào)開啟信號后，依據(jù)頻率比較電路的輸入生成基準時鐘修調(diào)變量并發(fā)送至校準及修調(diào)控制電路；
[0042]校準及修調(diào)控制電路依據(jù)獲取的基準時鐘修調(diào)變量生成時鐘修調(diào)命令并發(fā)送至時鐘基準電路；
[0043]時鐘基準電路依據(jù)獲取的時鐘修調(diào)命令將其輸出的基準時鐘頻率修調(diào)至以待監(jiān)測工作時鐘頻率為基準的第一波動帶寬范圍之內(nèi)；
[0044]以及，時鐘監(jiān)測步驟:
[0045]控制及判斷邏輯電路在識別至少一時鐘監(jiān)測開啟信號后，依據(jù)頻率比較電路的輸入確定待監(jiān)測工作時鐘頻率是否合法，并輸出頻率監(jiān)測結(jié)果。
[0046]優(yōu)選地，在執(zhí)行所有步驟之前，所述時鐘頻率監(jiān)測方法還包括:
[0047]時鐘校準步驟:
[0048]頻率比較電路將輸入的標準時鐘以及從時鐘基準電路獲取的基準時鐘頻率進行比較，并將比較結(jié)果輸出至控制及判斷邏輯電路；
[0049]控制及判斷邏輯電路識別至少一校準開啟信號，并據(jù)此依據(jù)輸入的標準時鐘以及從時鐘基準電路獲取的基準時鐘生成校準變量，并將其發(fā)送至校準及修調(diào)控制電路；
[0050]校準及修調(diào)控制電路依據(jù)獲取的校準變量生成校準命令并發(fā)送至時鐘基準電路；
[0051]時鐘基準電路依據(jù)獲取的校準命令將其輸出的基準時鐘頻率調(diào)整至以標準時鐘為基準的第二波動帶寬范圍之內(nèi)。
[0052]優(yōu)選地，在識別至少一時鐘監(jiān)測開啟信號后，所述控制及判斷邏輯電路依據(jù)頻率比較電路的輸入判斷待監(jiān)測工作時鐘頻率是否合法的策略為:
[0053]如果待監(jiān)測工作時鐘頻率與時鐘基準電路輸出的基準時鐘頻率的差值在第三波動帶寬范圍之內(nèi)，則確定所述待監(jiān)測工作時鐘合法，否則，確定所述待監(jiān)測工作時鐘非法；
[0054]或者，如果待監(jiān)測工作時鐘頻率與時鐘基準電路輸出的基準時鐘頻率的比值在第四波動帶寬范圍之內(nèi)，則確定所述待監(jiān)測工作時鐘合法，否則，確定所述待監(jiān)測工作時鐘非法。
[0055]優(yōu)選地，在所述時鐘校準步驟中，校準及修調(diào)控制電路在獲取校準變量之后，存儲所述校準變量；
[0056]以及，在所述時鐘基準修調(diào)步驟中，校準及修調(diào)控制電路依據(jù)獲取的基準時鐘修調(diào)變量以及存儲的校準變量生成時鐘修調(diào)命令并發(fā)送至時鐘基準電路。
[0057]通過上述本發(fā)明的技術(shù)方案可以看出，采用本發(fā)明提供的時鐘頻率監(jiān)測策略能夠?qū)崿F(xiàn)對待監(jiān)測工作時鐘信號的時鐘頻率的實時監(jiān)測，并且可復用同一個時鐘頻率監(jiān)測電路，一定程度上可以提高安全芯片的面積利用率；另外，采用本發(fā)明，可以實時監(jiān)測有意攻擊者通過極大改變待監(jiān)測工作時鐘信號的時鐘頻率以竊取用戶機密信息或密鑰的攻擊行為，提高該時鐘頻率監(jiān)測策略的可用性。
【專利附圖】

【附圖說明】
[0058]圖1是現(xiàn)有技術(shù)中一種工作時鐘頻率監(jiān)測方式示意圖；
[0059]圖2是現(xiàn)有技術(shù)中另一種工作時鐘頻率監(jiān)測方式示意圖；
[0060]圖3是本發(fā)明實施例提供的時鐘頻率監(jiān)測電路結(jié)構(gòu)示意圖；
[0061]圖4是本發(fā)明實施例提供的時鐘基準電路結(jié)構(gòu)示意圖；
[0062]圖5是本發(fā)明實施例提供的時鐘基準電路圖；
[0063]圖6是本發(fā)明實施例提供的時鐘頻率監(jiān)測電路圖；
[0064]圖7是本發(fā)明實施例提供的時鐘頻率監(jiān)測電路工作時序示意圖；
[0065]圖8是本發(fā)明實施例提供的時鐘頻率監(jiān)測方法流程示意圖。
[0066]本發(fā)明目的的實現(xiàn)、功能特點及優(yōu)異效果，下面將結(jié)合具體實施例以及附圖做進一步的說明。
【具體實施方式】
[0067]下面結(jié)合附圖和具體實施例對本發(fā)明所述技術(shù)方案作進一步的詳細描述，以使本領域的技術(shù)人員可以更好的理解本發(fā)明并能予以實施，但所舉實施例不作為對本發(fā)明的限定。
[0068]應當理解，在本發(fā)明如下實施例中，所述“第一”、“第二”等僅用于描述目的，而不能理解為指示或暗示相對重要性或者隱含指明所指示技術(shù)特征的數(shù)量。
[0069]如圖3所示，本發(fā)明實施例提供的一種時鐘頻率監(jiān)測電路，包括:
[0070]頻率比較電路20，用于將輸入的待監(jiān)測工作時鐘頻率以及從時鐘基準電路10獲取的基準時鐘頻率進行比較，并將比較結(jié)果輸出至控制及判斷邏輯電路30 ；
[0071]控制及判斷邏輯電路30，用于在識別至少一時鐘基準修調(diào)開啟信號后，依據(jù)頻率比較電路20的輸入生成基準時鐘修調(diào)變量并發(fā)送至校準及修調(diào)控制電路40 ;以及進一步用于在識別至少一時鐘監(jiān)測開啟信號后，依據(jù)頻率比較電路20的輸入確定待監(jiān)測工作時鐘頻率是否合法，并輸出頻率監(jiān)測結(jié)果；
[0072]校準及修調(diào)控制電路40，用于依據(jù)獲取的基準時鐘修調(diào)變量生成時鐘修調(diào)命令并發(fā)送至時鐘基準電路10 ；
[0073]時鐘基準電路10，用于依據(jù)獲取的時鐘修調(diào)命令將其輸出的頻率修調(diào)至以待監(jiān)測工作時鐘頻率為基準的第一波動帶寬范圍之內(nèi)，其中，所述第一波動帶寬可由本領域的技術(shù)人員通過簡單的實驗或根據(jù)經(jīng)驗值而輕易地得到，本文對此不作詳細贅述。
[0074]依據(jù)上述電路，可產(chǎn)生一個可以修調(diào)的基準時鐘，在控制及判斷邏輯電路30識別至少一時鐘基準修調(diào)開啟信號后，例如識別出時鐘頻率監(jiān)測電路開始工作時，時鐘基準電路10基于待監(jiān)測工作時鐘頻率對自身進行修調(diào)；如果待監(jiān)測工作時鐘的時鐘頻率在基準時鐘的修調(diào)頻率范圍內(nèi)，時鐘基準電路10會修調(diào)其最終輸出的基準時鐘頻率接近該待監(jiān)測工作時鐘的時鐘頻率，修調(diào)結(jié)束后，該時鐘頻率監(jiān)測電路進入時鐘監(jiān)測狀態(tài)，其判斷待監(jiān)測工作時鐘的時鐘頻率相對時鐘基準電路10經(jīng)修調(diào)后的基準時鐘頻率是否發(fā)生改變，若待監(jiān)測工作時鐘的時鐘頻率偏離基準時鐘頻率一定頻率范圍，則判定此改變行為是非法行為；如果待監(jiān)測工作時鐘的時鐘頻率不在基準時鐘的修調(diào)頻率范圍內(nèi)，而是修調(diào)以后基準時鐘頻率與待監(jiān)測工作時鐘的時鐘頻率相差一定頻率范圍，則判斷這種工作時鐘的時鐘頻率改變也是一種非法行為。
[0075]因此，采用本發(fā)明實施例提供的時鐘頻率監(jiān)測電路不僅可以對工作過程中工作時鐘頻率是否改變進行監(jiān)測，同時還可以對工作時鐘頻率的波動變化作出判斷，避免了使用兩個頻率比較電路、采用頻率上下限來界定工作時鐘頻率是否合法導致安全芯片面積使用率較低的問題。
[0076]在本發(fā)明實施例中，還包括對時鐘基準電路10的一個校準步驟，具體地:
[0077]頻率比較電路20還用于將輸入的標準時鐘以及從時鐘基準電路10獲取的基準時鐘頻率進行比較，并將比較結(jié)果輸出至控制及判斷邏輯電路30 ；
[0078]在識別所述時鐘基準修調(diào)開啟信號之前，所述控制及判斷邏輯電路30還用于識別至少一校準開啟信號，并據(jù)此依據(jù)輸入的標準時鐘以及從時鐘基準電路10獲取的基準時鐘生成校準變量，并將其發(fā)送至校準及修調(diào)控制電路40 ；
[0079]所述校準及修調(diào)控制電路40還用于依據(jù)獲取的校準變量生成校準命令并發(fā)送至時鐘基準電路10 ；
[0080]時鐘基準電路10還用于依據(jù)獲取的校準命令將其輸出的基準時鐘頻率調(diào)整至以標準時鐘為基準的第二波動帶寬范圍之內(nèi)，其中，所述第二波動帶寬可由本領域的技術(shù)人員通過簡單的實驗或根據(jù)經(jīng)驗值而輕易地得到，本文對此不作詳細贅述。
[0081]本實施例中，在識別至少一時鐘監(jiān)測開啟信號后，所述控制及判斷邏輯電路30依據(jù)頻率比較電路20的輸入判斷待監(jiān)測工作時鐘頻率是否合法的策略為:
[0082]如果待監(jiān)測工作時鐘頻率與時鐘基準電路10輸出的基準時鐘頻率的差值在第三波動帶寬范圍之內(nèi)，則確定所述待監(jiān)測工作時鐘合法，否則，確定所述待監(jiān)測工作時鐘非法，其中，所述第三波動帶寬可由本領域的技術(shù)人員通過簡單的實驗或根據(jù)經(jīng)驗值而輕易地得到，本文對此不作詳細贅述；
[0083]或者，如果待監(jiān)測工作時鐘頻率與時鐘基準電路10輸出的基準時鐘頻率的比值在第四波動帶寬范圍之內(nèi)，則確定所述待監(jiān)測工作時鐘合法，否則，確定所述待監(jiān)測工作時鐘非法，其中，所述第四波動帶寬可由本領域的技術(shù)人員通過簡單的實驗或根據(jù)經(jīng)驗值而輕易地得到，本文對此不作詳細贅述。
[0084]本實施例中，如圖4所示,所述時鐘基準電路10包括:電流生成單元101、可修調(diào)電流源陣列102、電容103、電壓比較器104、放電控制邏輯單元105以及邏輯開關106，其中:
[0085]所述電流生成單元101的第一輸入端連接至外部電壓基準，其第二輸入端與電容103的第一端連接，其輸出端與可修調(diào)電流源陣列102的第一輸入端連接；
[0086]所述可修調(diào)電流源陣列102的第二輸入端連接至校準及修調(diào)控制電路40，其輸出端分別連接至電壓比較器104的正輸入端以及電容103的第二端；
[0087]所述電容103的第一端接地；
[0088]所述電壓比較器104的負輸入端連接至外部電壓基準，其輸出端連接至放電控制邏輯單元105的輸入端；
[0089]所述放電控制邏輯單元105的輸出端用于向邏輯開關106輸出開關控制信號；
[0090]所述邏輯開關106并聯(lián)于所述電容103的兩端。
[0091]優(yōu)選地,參考圖6所示,所述時鐘基準電路10還包括電壓基準產(chǎn)生電路107,其包括依次串聯(lián)的分壓電阻Rkh、分壓電阻Rkef以及分壓電阻Rw所述分壓電阻Reh的一端連接至帶隙基準電壓Vbandgap，所述分壓電阻R&的一端接地。
[0092]具體地，參考圖5所示，圖中Vkef可以利用電路中一個與溫度電源無關電壓基準產(chǎn)生。此時鐘基準電路10本質(zhì)上是一個電流-電容103振蕩器，工作原理如下:
[0093]放電控制邏輯單元105控制邏輯開關106閉合后，邏輯開關106對電容103放電，經(jīng)過放電控制邏輯單元105內(nèi)部控制的一個短暫延時(保證放電完成)后，放電控制邏輯單元105控制邏輯開關106關斷，電流生成單元101和可修調(diào)電流源陣列102產(chǎn)生的電流源K.VKEF/R對電容103開始充電，電容103上電壓以一個固定斜率K.VKEF/RC上升，其中邏輯開關106為可修調(diào)電流源陣列102與電流生成單元101的電流比值；電容103充電至電壓超過Vkef后，電壓比較器104翻轉(zhuǎn)，使放電控制邏輯單元105控制邏輯開關106閉合，對電容103放電，短暫延時后，放電控制邏輯單元105控制邏輯開關106關斷，電容103重新開始充
電過程......，如此循環(huán)往復，形成了一個振蕩器。忽略電容103放電的時間，可推知振蕩頻
率為K/RC。如果一個校準及修調(diào)控制電路40產(chǎn)生校準控制位CalKn-1: 0>對所述系數(shù)K進行校準和修調(diào)，就可以對振蕩頻率K/RC進行校準和修調(diào)，這種修調(diào)是線性的。
[0094]繼續(xù)參考圖5所示，時鐘基準電路10輸出的基準時鐘頻率的修調(diào)和校準可以利用同一個可修調(diào)電流源陣列102完成，可修調(diào)電流源陣列102涵蓋的修調(diào)范圍應該包括校準時鐘基準需要的工藝偏差范圍和允許的時鐘基準的修調(diào)頻率范圍。例如共有7位校準修調(diào)的電流源，1110000對應可校準的最大頻率，1111可以用來作時鐘基準的修調(diào)，對應的電流值相對總電流值的比值代表允許的時鐘基準的修調(diào)相對范圍。
[0095]例如如果實際上校準完成后校準控制位取值1010000，則1111作時鐘基準修調(diào)位對應可允許工作時鐘的頻率相對偏差為(1111對應修調(diào)電流)/ (11010000對應的電流源陣列總電流)。
[0096]頻率比較電路20對時鐘基準電路10輸出的經(jīng)修調(diào)后的基準時鐘頻率和待監(jiān)測工作時鐘頻率進行比較，例如判斷待監(jiān)測工作時鐘頻率與時鐘基準電路10輸出的基準時鐘頻率的差值是否在第三波動帶寬范圍之內(nèi)，如果是，則確定所述待監(jiān)測工作時鐘合法，否貝U，確定所述待監(jiān)測工作時鐘非法；
[0097]或者，如果待監(jiān)測工作時鐘頻率與時鐘基準電路10輸出的基準時鐘頻率的比值在第四波動帶寬范圍之內(nèi)，則確定所述待監(jiān)測工作時鐘合法，否則，確定所述待監(jiān)測工作時鐘非法。
[0098]如圖6所示，圖6所示為一個包含頻率比較電路20、時鐘基準電路10、校準及修調(diào)控制電路40以及控制及判斷邏輯電路30的時鐘頻率監(jiān)測電路的較佳實施例示意圖。其中，所述時鐘基準電路10的電路部分與圖5所示一致，這里不再重復贅述；
[0099]圖6中所示電壓基準產(chǎn)生單元，通過電阻串對一個帶隙基準電壓Vbandgap分壓，以產(chǎn)生對溫度和電源不敏感的電壓基準VKEF、Veh和VKp
[0100]圖6中201為一第一比較器，對電容103的電壓V。和經(jīng)過一個多路器46的Vkh或Vkef進行比較；圖4中202為一第二比較器，對電容103的電壓V和V&進行比較；第一和第二比較器的結(jié)果進入一個控制及判斷邏輯電路30，控制及判斷邏輯電路30判斷頻率比較的結(jié)果，決定校準或修調(diào)或工作的狀態(tài):控制及判斷邏輯電路30通過多路器46控制端決定其輸出，控制一個校準及修調(diào)控制電路40決定校準及修調(diào)控制的狀態(tài)和進程，以及在修調(diào)完成后給出頻率監(jiān)測的結(jié)果。
[0101]本實施例中，圖6中電路的工作過程如下:
[0102]電路開始校準后，首先控制及判斷邏輯電路30將工作狀態(tài)置為校準狀態(tài)，此時控制多路器46選擇Vkef作為第一比較器201的輸入，由輸入基準時鐘CLK通過時序邏輯產(chǎn)生一個在時鐘上升沿閉合邏輯開關106的窄脈沖，因而電容103端電壓將周期性充電和放電，如圖7所示。如前所述，如果時鐘CLK頻率高于前述的時鐘基準的頻率，則在充電周期末端，Vc低于Vkef,反之,VcVc高于Vkef,因而在充電周期末端第一比較器的結(jié)果可用于判斷輸入基準時鐘CLK的頻率和內(nèi)部基準時鐘的頻率孰高孰低，并以此結(jié)果由控制及判斷邏輯電路30及校準及修調(diào)控制電路40生成校準控制變量，對可修調(diào)電流源陣列102校準，如此繼續(xù)頻率比較和校準的循環(huán)，直至完成校準后，校準控制變量寫入校準及修調(diào)控制電路40內(nèi)部的ROM中，并且電路工作狀態(tài)由校準狀態(tài)被置為工作狀態(tài)。控制可修調(diào)電流源陣列102的校準位Calb <n-l:0 >由校準控制變量和修調(diào)控制變量通過組合邏輯產(chǎn)生。
[0103]電路進入工作狀態(tài)后，首先控制及判斷邏輯電路30控制電路在修調(diào)狀態(tài)。類似地，控制多路器46仍然選擇Vkef作為第一比較器的輸入，以輸入工作時鐘CLK為基準對基準時鐘進行修調(diào)，不同之處是修調(diào)變量寫入校準及修調(diào)控制電路40內(nèi)部的寄存器中而非ROM中。修調(diào)變量與校準時寫入ROM的校準變量經(jīng)過組合邏輯產(chǎn)生新的校準控制位Calb< n-l:0 >，對可修調(diào)電流源陣列102進行修調(diào)。修調(diào)過程可以在上電過程中或最初工作周期中完成。完成修調(diào)后，控制及判斷邏輯電路30將電路置為監(jiān)測狀態(tài)。如果輸入工作時鐘不在基準時鐘的修調(diào)范圍內(nèi)，則修調(diào)完成后基準時鐘和輸入工作時鐘可能相差較大的一個范圍。
[0104]電路進入監(jiān)測狀態(tài)后，控制及判斷邏輯電路30控制多路器46選擇Vkh為第一比較器的負輸入，此時第二比較器也開始有效，其正輸入為Vku第一比較器或第二比較器的輸出上升沿觸發(fā)控制及判斷邏輯電路30作出頻率超出范圍的判斷。由此第一比較器與第二比較器監(jiān)測電容103的電壓V。在充電周期末是否會超出Vkh和Vkl決定的范圍，從而確定了監(jiān)測頻率的上限fH:
[0105]
【權(quán)利要求】
1.一種時鐘頻率監(jiān)測電路，其特征在于，包括: 頻率比較電路，用于將輸入的待監(jiān)測工作時鐘頻率以及從時鐘基準電路獲取的基準時鐘頻率進行比較，并將比較結(jié)果輸出至控制及判斷邏輯電路； 控制及判斷邏輯電路，用于在識別至少一時鐘基準修調(diào)開啟信號后，依據(jù)頻率比較電路的輸入生成基準時鐘修調(diào)變量并發(fā)送至校準及修調(diào)控制電路；以及進一步用于在識別至少一時鐘監(jiān)測開啟信號后，依據(jù)頻率比較電路的輸入確定待監(jiān)測工作時鐘頻率是否合法，并輸出頻率監(jiān)測結(jié)果； 校準及修調(diào)控制電路，用于依據(jù)獲取的基準時鐘修調(diào)變量生成時鐘修調(diào)命令并發(fā)送至時鐘基準電路； 時鐘基準電路，用于依據(jù)獲取的時鐘修調(diào)命令將其輸出的基準時鐘頻率修調(diào)至以待監(jiān)測工作時鐘頻率為基準的第一波動帶寬范圍之內(nèi)。
2.如權(quán)利要求1所述的時鐘頻率監(jiān)測電路，其特征在于， 頻率比較電路還用于將輸入的標準時鐘以及從時鐘基準電路獲取的基準時鐘頻率進行比較，并將比較結(jié)果輸出至控制及判斷邏輯電路； 在識別所述時鐘基準修調(diào)開啟信號之前，所述控制及判斷邏輯電路還用于識別至少一校準開啟信號，并據(jù)此依據(jù)輸入的標準時鐘以及從時鐘基準電路獲取的基準時鐘生成校準變量，并將其發(fā)送至校準及修調(diào)控制電路； 所述校準及修調(diào)控制電路還用于依據(jù)獲取的校準變量生成校準命令并發(fā)送至時鐘基準電路； 時鐘基準電路還用于依據(jù)獲取的校準命令將其輸出的基準時鐘頻率調(diào)整至以標準時鐘為基準的第二波動帶寬范圍之內(nèi)。`
3.如權(quán)利要求1所述的時鐘頻率監(jiān)測電路，其特征在于，在識別至少一時鐘監(jiān)測開啟信號后，所述控制及判斷邏輯電路依據(jù)頻率比較電路的輸入判斷待監(jiān)測工作時鐘頻率是否合法的策略為: 如果待監(jiān)測工作時鐘頻率與時鐘基準電路輸出的基準時鐘頻率的差值在第三波動帶寬范圍之內(nèi)，則確定所述待監(jiān)測工作時鐘合法，否則，確定所述待監(jiān)測工作時鐘非法； 或者，如果待監(jiān)測工作時鐘頻率與時鐘基準電路輸出的基準時鐘頻率的比值在第四波動帶寬范圍之內(nèi)，則確定所述待監(jiān)測工作時鐘合法，否則，確定所述待監(jiān)測工作時鐘非法。
4.如權(quán)利要求1所述的時鐘頻率監(jiān)測電路，其特征在于，所述時鐘基準電路包括:電流生成單元、可修調(diào)電流源陣列、電容、電壓比較器、放電控制邏輯單元以及邏輯開關，其中: 所述電流生成單元的第一輸入端連接至外部電壓基準，其第二輸入端與電容的第一端連接，其輸出端與可修調(diào)電流源陣列的第一輸入端連接； 所述可修調(diào)電流源陣列的第二輸入端連接至校準及修調(diào)控制電路，其輸出端分別連接至電壓比較器的正輸入端以及電容的第二端； 所述電容的第一端接地； 所述電壓比較器的負輸入端連接至外部電壓基準，其輸出端連接至放電控制邏輯單元的輸入端； 所述放電控制邏輯單元的輸出端用于向邏輯開關輸出開關控制信號； 所述邏輯開關并聯(lián)于所述電容的兩端。
5.如權(quán)利要求1所述的時鐘頻率監(jiān)測電路，其特征在于，所述時鐘基準電路還包括電壓基準產(chǎn)生電路，其包括依次串聯(lián)的分壓電阻Rkh、分壓電阻Rkef以及分壓電阻R&，所述分壓電阻Rkh的一端連接至帶隙基準電壓Vbandgap，所述分壓電阻、的一端接地。
6.一種安全芯片，其特征在于，包括如權(quán)利要求1-5任一項所述的時鐘頻率監(jiān)測電路。
7.一種時鐘頻率監(jiān)測方法，應用于如權(quán)利要求1所述的時鐘頻率監(jiān)測電路，其特征在于，包括如下步驟: 時鐘基準修調(diào)步驟: 頻率比較電路將輸入的待監(jiān)測工作時鐘頻率以及從時鐘基準電路獲取的基準時鐘頻率進行比較，并將比較結(jié)果輸出至控制及判斷邏輯電路； 控制及判斷邏輯電路在識別至少一時鐘基準修調(diào)開啟信號后，依據(jù)頻率比較電路的輸入生成基準時鐘修調(diào)變量并發(fā)送至校準及修調(diào)控制電路； 校準及修調(diào)控制電路依據(jù)獲取的基準時鐘修調(diào)變量生成時鐘修調(diào)命令并發(fā)送至時鐘基準電路； 時鐘基準電路依據(jù)獲取的時鐘修調(diào)命令將其輸出的基準時鐘頻率修調(diào)至以待監(jiān)測工作時鐘頻率為基準的第一波動帶寬范圍之內(nèi)；10% 以及，時鐘監(jiān)測步驟: 控制及判斷邏輯電路在識別至少一時鐘監(jiān)測開啟信號后，依據(jù)頻率比較電路的輸入確定待監(jiān)測工作時鐘頻率是否合法，并輸出頻率監(jiān)測結(jié)果。
8.如權(quán)利要求7所`述的時鐘頻率監(jiān)測方法，其特征在于，在執(zhí)行所有步驟之前，還包括: 時鐘校準步驟: 頻率比較電路將輸入的標準時鐘以及從時鐘基準電路獲取的基準時鐘頻率進行比較，并將比較結(jié)果輸出至控制及判斷邏輯電路； 控制及判斷邏輯電路識別至少一校準開啟信號，并據(jù)此依據(jù)輸入的標準時鐘以及從時鐘基準電路獲取的基準時鐘生成校準變量，并將其發(fā)送至校準及修調(diào)控制電路； 校準及修調(diào)控制電路依據(jù)獲取的校準變量生成校準命令并發(fā)送至時鐘基準電路；時鐘基準電路依據(jù)獲取的校準命令將其輸出的基準時鐘頻率調(diào)整至以標準時鐘為基準的第二波動帶寬范圍之內(nèi)。
9.如權(quán)利要求7所述的時鐘頻率監(jiān)測方法，其特征在于，在識別至少一時鐘監(jiān)測開啟信號后，所述控制及判斷邏輯電路依據(jù)頻率比較電路的輸入判斷待監(jiān)測工作時鐘頻率是否合法的策略為: 如果待監(jiān)測工作時鐘頻率與時鐘基準電路輸出的基準時鐘頻率的差值在第三波動帶寬范圍之內(nèi)，則確定所述待監(jiān)測工作時鐘合法，否則，確定所述待監(jiān)測工作時鐘非法； 或者，如果待監(jiān)測工作時鐘頻率與時鐘基準電路輸出的基準時鐘頻率的比值在第四波動帶寬范圍之內(nèi)，則確定所述待監(jiān)測工作時鐘合法，否則，確定所述待監(jiān)測工作時鐘非法。
10.如權(quán)利要求8所述的時鐘頻率監(jiān)測方法，其特征在于， 在所述時鐘校準步驟中，校準及修調(diào)控制電路在獲取校準變量之后，存儲所述校準變量; 以及，在所述時鐘基準修調(diào)步驟中，校準及修調(diào)控制電路依據(jù)獲取的基準時鐘修調(diào)變量以及存儲的校準變量生成`時鐘修調(diào)命令并發(fā)送至時鐘基準電路。
【文檔編號】G06F1/14GK103677082SQ201310711651
【公開日】2014年3月26日 申請日期:2013年12月20日 優(yōu)先權(quán)日:2013年12月20日
【發(fā)明者】吳曉勇, 王新亞 申請人:深圳國微技術(shù)有限公司