專利名稱：一種復(fù)合比較器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子電路技術(shù)領(lǐng)域，特別涉及一種多輸入的復(fù)合比較器。
背景技術(shù)：
集成電路設(shè)計(jì)，特別是在模數(shù)轉(zhuǎn)換器的采樣量化過(guò)程中，需要確定模擬輸入采樣信號(hào)所在電壓范圍的子域區(qū)間。通常情況下，一個(gè)簡(jiǎn)單而常用的方法是將模擬輸入信號(hào)與多路固定參考電壓之間進(jìn)行比較，當(dāng)比較器陣列出現(xiàn)狀態(tài)變化時(shí)便可得到該輸入信號(hào)所在電壓范圍的子域區(qū)間。圖1(a)所示為典型的單路輸入信號(hào)與多路固定參考電壓進(jìn)行比較的電路原理圖。Vref為與電源和溫度不相關(guān)的基準(zhǔn)參考電壓，通過(guò)N+1個(gè)電阻將基準(zhǔn)電壓Vref分壓成
N個(gè)由小到大依次排列的參考電壓，如第一參考電壓Vref I、第二參考電壓Vref2.....第n
參考電壓Vrefn。每個(gè)參考電壓都對(duì)應(yīng)一個(gè)獨(dú)立比較器。參考電壓接入比較器的反相輸入端，輸入信號(hào)Vin接比較器的同相輸入端。隨著Vin信號(hào)的逐漸增大，比較器1，2，. . .，n將會(huì)逐漸依次翻轉(zhuǎn)。圖1(b)所示為圖1(a)中用到的獨(dú)立比較器的電路，本實(shí)施例中比較器的電路為傳統(tǒng)的差分電壓比較器，且在互補(bǔ)金屬氧化物半導(dǎo)體(CMOS, Complementary Metal OxideSemiconductor)制程下。在圖1(b)所示的比較器電路中，第一 MOS管Ml和第八MOS管M8組成差分輸入電路,其桐極對(duì)應(yīng)兩個(gè)信號(hào)輸入端,分別為第一輸入端VP和和第二輸入端W。第三MOS管M3和第四MOS管M4、第五MOS管M5和第六MOS管M6、第二 MOS管M2和第七M(jìn)OS管M7分別構(gòu)成比例為I : I的電流鏡負(fù)載。比較器的比較結(jié)果從第六MOS管M6和第七M(jìn)OS管M7的漏接輸出?？梢岳斫猓鲜龅谝惠斎攵薞P是比較器的正極輸入端,第二輸入端VN是比較器的負(fù)極極輸入端。對(duì)應(yīng)到圖1(a)，第一輸入端VP接入Vin，第二輸入端VN繼而Vref。 考慮到差分輸入電路的輸入信號(hào)對(duì)輸出的作用路徑不同，將從Ml、M4、M3、M2、M7構(gòu)成的路徑稱為“長(zhǎng)路徑”，將M8、M5、M6構(gòu)成的路徑稱為“短路徑”。作為比較器，極小概率會(huì)出現(xiàn)VP = VN的情況，在此忽略此種情況。因此，通常認(rèn)為比較器會(huì)處于以下兩種狀態(tài)之I)當(dāng)輸入信號(hào)VP > VN，輸出Vout(即圖1(a)中的Vo)為高電平。Ml與M4、M2與M3所在的支路導(dǎo)通，每條支路通過(guò)電流分別為I，其它支路截止，通過(guò)的電流為O。即長(zhǎng)路徑導(dǎo)通，短路徑截至。此時(shí)比較器消耗的總電流為21。2)當(dāng)輸入信號(hào)VP < VN，輸出Vout (圖I (a)中的Vo)為低電平。M8與M5所在的支路導(dǎo)通，通過(guò)的電流為I，其它支路截止，通過(guò)的電流為O。即長(zhǎng)路徑截止，短路徑導(dǎo)通。此時(shí)比較器消耗的總電流為I。如果多個(gè)比較器進(jìn)行比較操作，且上述兩種情況出現(xiàn)的概率相等時(shí)，可以計(jì)算比較器的消耗電流為概率平均電流Iav為Iav = 21*0. 5+1*0. 5 = I. 51
考慮圖1(a)中的輸入信號(hào)Vin在全量程范圍內(nèi)均勻分布，計(jì)算其比較器陣列消耗的總電流IT, AV為IT,Av = I. 5I*n = I. 5nl觀察IT,AV的表達(dá)式可以發(fā)現(xiàn)，隨著比較器個(gè)數(shù)n的增加，其消耗的電流逐漸增大。這使得在進(jìn)行單路輸入信號(hào)與多路固定參考電壓比較時(shí)，不得不面臨由多個(gè)比較器所構(gòu)成的芯片尺寸與功耗設(shè)計(jì)的難題。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例提供了一種復(fù)合比較器，該復(fù)合比較器允許多路輸入，解決了在進(jìn) 行單路輸入信號(hào)與多路固定參考電壓比較，比較器芯片尺寸與功耗設(shè)計(jì)的矛盾。本發(fā)明實(shí)施例提供了一種復(fù)合比較器，用于單路輸入信號(hào)與多路固定參考電壓比較，所述符合比較器包括電阻分壓模塊，與基準(zhǔn)參考電壓信號(hào)Vref連接，將所述基準(zhǔn)參考電壓信號(hào)Vref分壓成一組參考電壓Vrefi，i = 1,2......n，n為自然數(shù)，形成n+1個(gè)電壓范圍子域區(qū)間；偏置電路模塊，與電源端Vcc連接，給多輸入差動(dòng)復(fù)合比較器模塊提供偏置電源；多輸入差動(dòng)復(fù)合比較器模塊，與單路輸入信號(hào)Vin、基準(zhǔn)參考電壓信號(hào)Vref和偏置電路模塊分別連接，輸出n個(gè)比較結(jié)果，以確定單路輸入信號(hào)Vin所在電壓范圍的子域區(qū)間。其中，所述電阻分壓模塊包括n+1個(gè)分壓電阻子模塊，所述n+1個(gè)分壓電阻子模塊
依次串接在基準(zhǔn)參考電壓信號(hào)Vref和地之間，形成n個(gè)參考電壓Vrefi，i = 1,2......n，
n為自然數(shù)。其中，所述偏置電路模塊包括n+2個(gè)開(kāi)關(guān)管，所述n+2個(gè)開(kāi)關(guān)管中的每個(gè)開(kāi)關(guān)管分別包括三個(gè)端，其中，第一端連接電壓偏置信號(hào)Vb，第二端連接電源端Vcc，第三端連接至多輸入差動(dòng)復(fù)合比較器模塊。其中，所述多輸入差動(dòng)復(fù)合比較器模塊包括n個(gè)差分輸入對(duì)模塊和n+1個(gè)I : I電流鏡負(fù)載模塊,其中，每個(gè)差分輸入對(duì)模塊和每個(gè)I : I電流鏡負(fù)載模塊內(nèi)分別包括兩個(gè)開(kāi)關(guān)管，每個(gè)開(kāi)關(guān)管包括三個(gè)端，其中，第n差分輸入對(duì)模塊中的第一開(kāi)關(guān)管的第一端連接至參考電壓Vrefl，第二端與第二開(kāi)關(guān)管的第二端連接，且該連接端與偏置電路模塊中第一開(kāi)關(guān)管的第三端相連，第n差分輸入對(duì)模塊中第一開(kāi)關(guān)管的第三端連接至第一I:I電流鏡負(fù)載模塊中的第一開(kāi)關(guān)管的第二端；第n差分輸入對(duì)模塊中的第二開(kāi)關(guān)管的第一端連接至單路輸入信號(hào)Vin，第三端連接至第n-1差分輸入對(duì)模塊中第一開(kāi)關(guān)管的第二端；第n-1差分輸入對(duì)模塊中的第一開(kāi)關(guān)管的第一端連接至參考電壓Vref2，第二端與第二開(kāi)關(guān)管的第二端連接，且該連接端與第n差分輸入對(duì)模塊中第二開(kāi)關(guān)管第三端相連，第n-1差分輸入對(duì)模塊中第一開(kāi)關(guān)管的第三端連接至第二 I : I電流鏡負(fù)載模塊中的第一開(kāi)關(guān)管的第二端；第11-1差分輸入對(duì)模塊中的第二開(kāi)關(guān)管的第一端連接至單路輸入信號(hào)Vin，第三端連接至第n-2差分輸入對(duì)模塊中第一開(kāi)關(guān)管的第二端；依此類推，直至第一差分輸入對(duì)模塊中的第一開(kāi)關(guān)管的第一端連接至參考電壓Vrefn，第二端與第二開(kāi)關(guān)管的第二端連接，且該連接端與第2差分輸入對(duì)模塊中第二開(kāi)關(guān)管第三端相連，第一差分輸入對(duì)模塊中第一開(kāi)關(guān)管的第三端連接至第n個(gè)I:I電流鏡負(fù)載模塊中的第一開(kāi)關(guān)管的第二端；第一差分輸入對(duì)模塊中的第二開(kāi)關(guān)管的第一端連接至單路輸入信號(hào)Vin，第三端連接至第n+1個(gè)I : I電流鏡負(fù)載模塊中第一開(kāi)關(guān)管的第二端；第n+1個(gè)I : I電流鏡負(fù)載模塊中，第一開(kāi)關(guān)管的第一端和第二開(kāi)關(guān)管的第一端相連，且第一開(kāi)關(guān)管的第一端和第二端相連，第n+1個(gè)I : I電流鏡負(fù)載模塊中第一開(kāi)關(guān)管的第三端和第二開(kāi)關(guān)管的第三端分別接地；第n+1個(gè)I : I電流鏡負(fù)載模塊中第二開(kāi)關(guān)管的第二端為第一輸出端，且該第一輸出端與偏置電路模塊中第二開(kāi)關(guān)管的第三端相連；第n個(gè)I : I電流鏡負(fù)載模塊中，第一開(kāi)關(guān)管的第一端和第二開(kāi)關(guān)管的第一端相連，且第一開(kāi)關(guān)管的第一端和第二端相連，第n個(gè)I : I電流鏡負(fù)載模塊中第一開(kāi)關(guān)管的第三端和第二開(kāi)關(guān)管的第三端分別接地；第n個(gè)I : I電流鏡負(fù)載模塊中第二開(kāi)關(guān)管的第二端為第二輸出端，且該第二輸出端與偏置電路模塊中第三開(kāi)關(guān)管的第三端相連；依此類推，直至
第一個(gè)I : I電流鏡負(fù)載模塊中，第一開(kāi)關(guān)管的第一端和第二開(kāi)關(guān)管的第一端相連，且第一開(kāi)關(guān)管的第一端和第二端相連，第一個(gè)I : I電流鏡負(fù)載模塊中第一開(kāi)關(guān)管的第三端和第二開(kāi)關(guān)管的第三端分別接地；第I個(gè)I : I電流鏡負(fù)載模塊中第二開(kāi)關(guān)管的第二端為第n輸出端，且該第n輸出端與偏置電路模塊中第n+2個(gè)開(kāi)關(guān)管的第三端相連；其中，所述n大于等于2。其中，所述開(kāi)關(guān)管為MOS管或三極管，所述開(kāi)關(guān)管的第一端為控制端。其中，所述偏置電路模塊和n個(gè)差分輸入對(duì)模塊中的開(kāi)關(guān)管為PMOS管，所述n+1個(gè)I : I電流鏡負(fù)載模塊中的開(kāi)關(guān)管為NMOS管。其中，所述偏置電路模塊中的開(kāi)關(guān)管為PMOS管，所述n個(gè)差分輸入對(duì)模塊中的開(kāi)關(guān)管為三極管，所述n+1個(gè)I : I電流鏡負(fù)載模塊中的開(kāi)關(guān)管為NMOS管。其中，當(dāng)所述開(kāi)關(guān)管為PMOS管時(shí)，所述開(kāi)關(guān)管的第一端為柵極，第二端為源極，第三端為漏極；當(dāng)所述開(kāi)關(guān)管為NMOS管時(shí)，所述開(kāi)關(guān)管的第一端為柵極，第二端為漏極，第三端為源極；其中，所述偏置電路模塊、n個(gè)差分輸入對(duì)模塊和n+1個(gè)I : I電流鏡負(fù)載模塊中的開(kāi)關(guān)管均為三極管。應(yīng)用本發(fā)明實(shí)施例提供的復(fù)合比較器，即用一個(gè)復(fù)合比較器實(shí)現(xiàn)單路輸入信號(hào)同多個(gè)固定參考電壓之間的大小關(guān)系比較。既節(jié)省了芯片設(shè)計(jì)尺寸，也減少了芯片功耗的消耗。而且無(wú)論輸入信號(hào)的分布和大小如何，本申請(qǐng)均只消耗21的電流大小。尤其當(dāng)需求的比較位數(shù)很多時(shí)，節(jié)省的功耗尤為可觀。


為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1(a)為現(xiàn)有典型的單路輸入信號(hào)與多路固定參考電壓進(jìn)行比較的電路原理圖；圖I (b)所示為圖I (a)中用到的獨(dú)立比較器的電路；圖2是根據(jù)本申請(qǐng)實(shí)施例的一種復(fù)合比較器的原理圖框圖；圖3是CMOS制程下的一個(gè)復(fù)合了四個(gè)獨(dú)立比較器的四輸入復(fù)合比較器電路原理圖；圖4是根據(jù)本發(fā)明實(shí)施例的BICOMS制程下的復(fù)合了四個(gè)獨(dú)立比較器的四輸入復(fù)合比較器電路原理圖；圖5是根據(jù)本發(fā)明實(shí)施例的CMOS制程下的復(fù)合了兩個(gè)獨(dú)立比較器的二輸入復(fù)合比較器電路原理圖；圖6是根據(jù)本發(fā)明實(shí)施例的B⑶(BIP0LAT-CM0S-DM0S)制程下的復(fù)合了兩個(gè)獨(dú)立 比較器的二輸入復(fù)合比較器電路原理圖；圖7 (a)為現(xiàn)有的N位快閃ADC(Analog-to_Digital Converter)的電路原理框圖；圖7(b)為采用本申請(qǐng)的多路輸入復(fù)合比較器的N位快閃ADC電路原理框圖。
具體實(shí)施例方式下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。在闡述本申請(qǐng)技術(shù)原理之前，有必要先了解一下本申請(qǐng)所隱含的運(yùn)算關(guān)系電路設(shè)計(jì)中，經(jīng)常會(huì)出現(xiàn)單路輸入信號(hào)Vin與多路固定參考電壓Vrefi(i = 1，2，...n)之間進(jìn)行比較的情況，而比較的輸出結(jié)果彼此之間存在很強(qiáng)的相關(guān)性，部分比較器的輸出結(jié)果往往隱含其它比較器的輸出結(jié)果。例如，對(duì)固定參考電Vrefi(i = l，2，...n)而言，假設(shè)它們的大小關(guān)系為Vrefl < Vref2 < . . . < VrefnJU :I)如果 Vin > Vrefi (I ^ i ^ n),必然有 Vin > Vrefj (I ^ j ^ i)2)如果 Vin < Vrefi (I ^ i ^ n),必然有 Vin < Vrefj (i ^ j ^ n)因此，可以利用這層隱含關(guān)系運(yùn)算，在設(shè)計(jì)比較時(shí)通過(guò)路徑的選擇和切換，使多個(gè)需要工作的比較器僅利用一路偏置源依次偏置工作，而冗余的比較器得不到偏置源而被關(guān)斷，從而達(dá)到節(jié)省電路設(shè)計(jì)時(shí)的元器件數(shù)目和減少功耗的目的。參見(jiàn)圖2，其是根據(jù)本申請(qǐng)實(shí)施例的一種復(fù)合比較器的原理圖框圖。該復(fù)合比較器包含電阻分壓模塊201，偏置電路模塊202和多輸入差動(dòng)復(fù)合比較器模塊203，其中，電阻分壓模塊201，與基準(zhǔn)參考電壓信號(hào)Vref連接，將所述基準(zhǔn)參考電壓信號(hào)
Vref分壓成一組參考電壓Vrefi, i = 1,2......n, n為自然數(shù),形成n+1個(gè)電壓范圍子域
區(qū)間；上述電阻分壓模塊包括n+1個(gè)分壓電阻子模塊，所述n+1個(gè)分壓電阻子模塊依次
串接在基準(zhǔn)參考電壓信號(hào)Vref和地之間，形成n個(gè)參考電壓Vrefi，i = 1,2......n，n為
自然數(shù)。上述n+1個(gè)分壓電阻子模塊的阻值可以相同也可以不同。偏置電路模塊202，與電源端Vcc連接，給多輸入差動(dòng)復(fù)合比較器模塊提供偏置電源；上述偏置電路模塊包括n+2個(gè)開(kāi)關(guān)管，所述n+2個(gè)開(kāi)關(guān)管中的每個(gè)開(kāi)關(guān)管分別包括三個(gè)端，其中，第一端連接電壓偏置信號(hào)Vb，第二端連接電源端Vcc，第三端連接至多輸入差動(dòng)復(fù)合比較器模塊。多輸入差動(dòng)復(fù)合比較器模塊203，與單路輸入信號(hào)Vin、基準(zhǔn)參考電壓信號(hào)Vref 和偏置電路模塊分別連接，輸出n個(gè)比較結(jié)果，以確定單路輸入信號(hào)Vin所在電壓范圍的子域區(qū)間。多輸入差動(dòng)復(fù)合比較器模塊由多個(gè)分立差動(dòng)輸入比較器復(fù)合而成，在此分別命名為第一差動(dòng)輸入比較器模塊，第二差動(dòng)輸入比較器模塊. ，第N-I差動(dòng)輸入比較器模塊以及第N差動(dòng)輸入比較器模塊。每個(gè)差動(dòng)復(fù)合比較器模塊的一端接單路輸入信號(hào)Vin，另一端接參考電壓Vrefi(i = 1,2, ...n)。每個(gè)差動(dòng)復(fù)合比較器模塊有兩方面的作用，第一用于 提供輸入信號(hào)與參考電壓的比較輸出，第二根據(jù)比較輸出的結(jié)果控制下一個(gè)差動(dòng)比較器的工作狀態(tài)。當(dāng)判斷結(jié)果顯示下一個(gè)差動(dòng)比較器不需要工作時(shí)，被關(guān)閉的差動(dòng)比較器的將輸出其默認(rèn)狀態(tài)。具體而言，假設(shè)輸入信號(hào)Vin落在參考電壓Vrefi (i = 1,2, . . . n)的子域空間(Vref (k-1), Vref (k)) (I彡k彡n)內(nèi)。初始比較時(shí)，第一差動(dòng)比較器起作用，其首先將比較結(jié)果輸出，接著開(kāi)啟第二差動(dòng)比較器的偏置源，使得第二差動(dòng)比較器能夠正常工作。第二次比較將比較結(jié)果輸出之后，開(kāi)啟第三差動(dòng)比較器的偏置源，促使第三差動(dòng)比較器能夠正常工作。依次類推，直到第k(l SkSn)個(gè)差動(dòng)比較器能夠正常工作，不同的是，在輸入信號(hào)Vin的電壓小于參考電壓Vrefk時(shí)其輸出結(jié)果不能開(kāi)啟第k+1 (I ^ k ^ n-1)個(gè)差動(dòng)比較器的偏置源，從而第k+1 (I彡k彡n-1)個(gè)差動(dòng)比較器不能正常工作，由此轉(zhuǎn)折點(diǎn)便可判斷輸入信號(hào)Vin落在參考電壓序列Vrefi (i = I, 2,... n)的子域空間(Vref (k-1) ,Vref (k))(I ^ k ^ n)內(nèi)。至于第k+l(l彡k彡n-1)個(gè)差動(dòng)比較器模塊以后的差動(dòng)比較器模塊，由于得不到偏置源，不能建立偏置工作點(diǎn)，因此不能正常工作。其輸出結(jié)果為電路初始化時(shí)配置的默認(rèn)狀態(tài)。圖3所示為CMOS制程下的一個(gè)復(fù)合了四個(gè)獨(dú)立比較器的四輸入復(fù)合比較器電路原理圖，結(jié)合圖2和圖3，上述多輸入差動(dòng)復(fù)合比較器模塊包括n個(gè)差分輸入對(duì)模塊和n+1個(gè)I : I電流鏡負(fù)載模塊,其中，每個(gè)差分輸入對(duì)模塊和每個(gè)I : I電流鏡負(fù)載模塊內(nèi)分別包括兩個(gè)開(kāi)關(guān)管，每個(gè)開(kāi)關(guān)管包括三個(gè)端，其中，第n差分輸入對(duì)模塊中的第一開(kāi)關(guān)管的第一端連接至參考電壓Vrefl，第二端與第二開(kāi)關(guān)管的第二端連接，且該連接端與偏置電路模塊中第一開(kāi)關(guān)管的第三端相連，第n差分輸入對(duì)模塊中第一開(kāi)關(guān)管的第三端連接至第一I:I電流鏡負(fù)載模塊中的第一開(kāi)關(guān)管的第二端；第n差分輸入對(duì)模塊中的第二開(kāi)關(guān)管的第一端連接至單路輸入信號(hào)Vin，第三端連接至第n-1差分輸入對(duì)模塊中第一開(kāi)關(guān)管的第二端；第n-1差分輸入對(duì)模塊中的第一開(kāi)關(guān)管的第一端連接至參考電壓Vref2，第二端與第二開(kāi)關(guān)管的第二端連接，且該連接端與第n差分輸入對(duì)模塊中第二開(kāi)關(guān)管第三端相連，第n-1差分輸入對(duì)模塊中第一開(kāi)關(guān)管的第三端連接至第二 I : I電流鏡負(fù)載模塊中的第一開(kāi)關(guān)管的第二端；第11-1差分輸入對(duì)模塊中的第二開(kāi)關(guān)管的第一端連接至單路輸入信號(hào)Vin，第三端連接至第n-2差分輸入對(duì)模塊中第一開(kāi)關(guān)管的第二端；依此類推，直至
第一差分輸入對(duì)模塊中的第一開(kāi)關(guān)管的第一端連接至參考電壓Vrefn，第二端與第二開(kāi)關(guān)管的第二端連接，且該連接端與第2差分輸入對(duì)模塊中第二開(kāi)關(guān)管第三端相連，第一差分輸入對(duì)模塊中第一開(kāi)關(guān)管的第三端連接至第n個(gè)I:I電流鏡負(fù)載模塊中的第一開(kāi)關(guān)管的第二端；第一差分輸入對(duì)模塊中的第二開(kāi)關(guān)管的第一端連接至單路輸入信號(hào)Vin，第三端連接至第n+1個(gè)I : I電流鏡負(fù)載模塊中第一開(kāi)關(guān)管的第二端；第n+1個(gè)I : I電流鏡負(fù)載模塊中,第一開(kāi)關(guān)管的第一端和第二開(kāi)關(guān)管的第一端相連，且第一開(kāi)關(guān)管的第一端和第二端相連，第n+1個(gè)I : I電流鏡負(fù)載模塊中第一開(kāi)關(guān)管的第三端和第二開(kāi)關(guān)管的第三端分別接地；第n+1個(gè)I : I電流鏡負(fù)載模塊中第二開(kāi)關(guān)管的第二端為第一輸出端，且該第一輸出端與偏置電路模塊中第二開(kāi)關(guān)管的第三端相連；第n個(gè)I : I電流鏡負(fù)載模塊中，第一開(kāi)關(guān)管的第一端和第二開(kāi)關(guān)管的第一端相連，且第一開(kāi)關(guān)管的第一端和第二端相連，第n個(gè)I : I電流鏡負(fù)載模塊中第一開(kāi)關(guān)管的第 三端和第二開(kāi)關(guān)管的第三端分別接地；第n個(gè)I : I電流鏡負(fù)載模塊中第二開(kāi)關(guān)管的第二端為第二輸出端，且該第二輸出端與偏置電路模塊中第三開(kāi)關(guān)管的第三端相連；依此類推，直至第一個(gè)I : I電流鏡負(fù)載模塊中，第一開(kāi)關(guān)管的第一端和第二開(kāi)關(guān)管的第一端相連，且第一開(kāi)關(guān)管的第一端和第二端相連，第一個(gè)I : I電流鏡負(fù)載模塊中第一開(kāi)關(guān)管的第三端和第二開(kāi)關(guān)管的第三端分別接地；第I個(gè)I : I電流鏡負(fù)載模塊中第二開(kāi)關(guān)管的第二端為第n輸出端，且該第n輸出端與偏置電路模塊中第n+2個(gè)開(kāi)關(guān)管的第三端相連。其中，所述n大于等于2。需要說(shuō)明的是，上述開(kāi)關(guān)管為MOS管或三極管，開(kāi)關(guān)管的第一端為控制端。在一種可能的實(shí)施例中，所述偏置電路模塊和n個(gè)差分輸入對(duì)模塊中的開(kāi)關(guān)管為PMOS管，所述n+1個(gè)I : I電流鏡負(fù)載模塊中的開(kāi)關(guān)管為NMOS管。在另一種可能的實(shí)施例中，所述偏置電路模塊中的開(kāi)關(guān)管為PMOS管，所述n個(gè)差分輸入對(duì)模塊中的開(kāi)關(guān)管為三極管，所述n+1個(gè)I : I電流鏡負(fù)載模塊中的開(kāi)關(guān)管為NMOS管。當(dāng)所述開(kāi)關(guān)管為PMOS管時(shí)，所述開(kāi)關(guān)管的第一端為柵極，第二端為源極，第三端為漏極；當(dāng)所述開(kāi)關(guān)管為NMOS管時(shí)，上述開(kāi)關(guān)管的第一端為柵極，第二端為漏極，第三端為源極；在又一種可能的實(shí)施例中，所述偏置電路模塊、n個(gè)差分輸入對(duì)模塊和n+1個(gè)II電流鏡負(fù)載模塊中的開(kāi)關(guān)管均為三極管。需要說(shuō)明的是，本申請(qǐng)所述復(fù)合比較器可在CMOS、雙極互補(bǔ)金屬氧化半導(dǎo)體(BICOMS, BiCMOS bipolar complementary metal oxide semiconductor)、BCD (BIPIL0R-CM0S-DM0S)制程下實(shí)現(xiàn)。應(yīng)用本發(fā)明實(shí)施例提供的復(fù)合比較器，即用一個(gè)復(fù)合比較器實(shí)現(xiàn)單路輸入信號(hào)同多個(gè)固定參考電壓之間的大小關(guān)系比較。也就是說(shuō)，本發(fā)明實(shí)施例所提供的方法相當(dāng)于將每個(gè)差動(dòng)比較器用作偏置源路徑選擇器，逐級(jí)判斷偏置源的走向，使得需要進(jìn)行比較工作的比較器依次得到偏置而進(jìn)行比較，從而完成多次比較的功能。對(duì)于比較結(jié)果不會(huì)影響最終輸出的差動(dòng)比較器，則會(huì)通過(guò)差動(dòng)比較器本身切斷其偏置源，使其停止工作。這樣，應(yīng)用本發(fā)明，用較少的元器件實(shí)現(xiàn)單路輸入信號(hào)同多個(gè)固定參考電壓之間的大小關(guān)系比較，既節(jié)省了芯片設(shè)計(jì)尺寸，又減少了芯片功耗的消耗。而且無(wú)論輸入信號(hào)的分布和大小如何，本申請(qǐng)均只消耗21的電流大小。尤其當(dāng)需求的比較位數(shù)很多時(shí)，節(jié)省的功耗尤為可觀。下面結(jié)合附圖和具體實(shí)施例對(duì)本申請(qǐng)?jiān)僮鲈敿?xì)說(shuō)明。參見(jiàn)圖3，其是CMOS制程下的一個(gè)復(fù)合了四個(gè)獨(dú)立比較器的四輸入復(fù)合比較器電路原理圖。本實(shí)施例中，M后面的數(shù)字即代表第幾MOS管，例如，Ml7表示第十七M(jìn)OS管，其余類似同。其中Vref為與電源和溫度無(wú)關(guān)的基準(zhǔn)參考電壓信號(hào)，通過(guò)5個(gè)分壓電阻第一分壓電阻Rl 第五分壓電阻R5產(chǎn)生4個(gè)固定參考電壓Vrefi，Vref2，Vref3，Vref4，他們之間的具有以下大小關(guān)系Vrefl < Vref2 < Vref3 < Vref4。這里的Rl R5相當(dāng)于5個(gè)分壓 電阻子模塊，該5個(gè)分壓電阻子模塊構(gòu)成了電阻分壓模塊。Vb為電壓偏置信號(hào)，記以Vb為柵極的PMOS產(chǎn)生的偏置電流為I。Ml M6為尺寸大小相同的PMOS管，其構(gòu)成偏置電路，該偏置電路中每個(gè)PMOS管均產(chǎn)生電流大小為I的偏置電流。M7和M8，M9和M10，Mll和M12，M13和M14分別構(gòu)成復(fù)合比較器的4個(gè)差分輸入對(duì)模塊。M19和M20, M18和M21，M17和M22，M16和M23，M15和M24為5個(gè)比例I : I的電流鏡負(fù)載模塊。4個(gè)差分輸入對(duì)模塊和5個(gè)I : I的電流鏡負(fù)載模塊構(gòu)成了多輸入差動(dòng)復(fù)合比較器模塊。Vin為單路輸入信號(hào)，Voi(l彡i彡4)為四輸入復(fù)合比較器輸出信號(hào)。本例中，Ml M14為PMOS管，M15 M24為NMOS管。假設(shè)輸入信號(hào)Vin所處電壓范圍的子域空間為Vref 2 < Vin < Vref 3，圖三所示的四輸入復(fù)合比較器電路的詳細(xì)工作原理可以分為以下幾個(gè)過(guò)程I)因?yàn)?Vref2 < Vin < Vref3,又因 Vrefl < Vref2 < Vref3 < Vref4,在 Vin< Vref4時(shí)，對(duì)于M7和M8組成的差分輸入對(duì)模塊，M7截止，M8導(dǎo)通。M7截止，使得M7、M15、M24所在的支路斷開(kāi)，Vo5在M6的上拉作用下輸出高電平。M8導(dǎo)通，使得偏置電流從Ml經(jīng)M8流向M9和MlO組成的差分輸入對(duì)，為其提供電流偏置。2)在Vin < Vref3時(shí)，對(duì)于M9和MlO組成的差分輸入對(duì)模塊，M9截止，MlO導(dǎo)通。M9截止，使得M9、M16、M23所在的支路斷開(kāi)，Vo4在M5的上拉作用下輸出高電平。MlO導(dǎo)通，使得偏置電流從Ml經(jīng)M8、M10流向Mll和M12組成的差分輸入對(duì)，為其提供電流偏置。3)在Vin > Vref2時(shí)，對(duì)于Mll和M12組成的差分輸入對(duì)模塊，Mll導(dǎo)通，M12截止。Mll導(dǎo)通，使得Mil、M18、M21所在的支路導(dǎo)通，Vo3在M21的下拉作用下輸出低電平。M12截止，偏置電流不能流向M13和M14組成的差分輸入對(duì)，該差分輸入對(duì)組成的電路不能正常工作。4)M12截止，偏置電流不能流向M13和M14組成的差分輸入對(duì)模塊，使得M13、M18、M21所在的支路以及M14、M19、M20所在的支路斷開(kāi)，Vol, Vo2分別在M2，M3的上拉作用下輸出高電平，此也為Vol，Vo2在初始化時(shí)的默認(rèn)狀態(tài)。最終，可以確認(rèn)輸入信號(hào)Vin所處電壓范圍的子域空間對(duì)應(yīng)的輸出數(shù)字編碼為‘11011，，‘O，代表其所處電壓范圍的子域空間為(Vref2, Vref3) 圖3所示的四輸入復(fù)合比較器工作時(shí)，在差分輸入比較部分，由于各個(gè)差分輸入對(duì)共用同一路電流源，因此此部分的消耗的電流為I。而比較器輸出部分，只有輸出為低電平的節(jié)點(diǎn)所在支路才有電流I流過(guò)，其它輸出為高電平的支路沒(méi)有電流流過(guò)。因此，此復(fù)合比較器無(wú)論輸入信號(hào)的分布和大小如何，整個(gè)電路消耗的總電流恒定為21。參見(jiàn)圖4，其是根據(jù)本發(fā)明實(shí)施例的BICOMS制程下的復(fù)合了四個(gè)獨(dú)立比較器的四輸入復(fù)合比較器電路原理圖。其與圖3所示實(shí)施例不同的是，用三極管Q替代了 MOS管，類似的，本實(shí)施例中Ql Q14為P輸入晶體管，Q15 Q24為N輸入晶體管。本實(shí)施例的詳細(xì)工作原理與圖3所示實(shí)施例相同，不再贅述。參見(jiàn)圖5，其是根據(jù)本發(fā)明實(shí)施例的CMOS制程下的復(fù)合了兩個(gè)獨(dú)立比較器的二輸入復(fù)合比較器電路原理圖。其詳細(xì)的工作原理與圖3所示實(shí)施例相同，不再贅述。參見(jiàn)圖6，其是根據(jù)本發(fā)明實(shí)施例的B⑶(BIP0LAT-CM0S-DM0S)制程下的復(fù)合了兩個(gè)獨(dú)立比較器的二輸入復(fù)合比較器電路原理圖。其與圖5的區(qū)別是只在差分輸入對(duì)模塊部分使用的三極管，在其余部分使用的是MOS管。本實(shí)施例的詳細(xì)工作原理與圖3所示實(shí)施例相同，不再贅述。
圖7 (a)為現(xiàn)有的N位快閃ADC(Analog-to_Digital Converter)的電路原理框圖，圖7(b)為采用本申請(qǐng)的多路輸入復(fù)合比較器的N位快閃ADC電路原理框圖。在圖7(a)中，主要由分壓電阻串，比較器陣列，數(shù)字編碼網(wǎng)絡(luò)等部分組成。對(duì)于一個(gè)N位快閃ADC，其需求的比較器個(gè)數(shù)為2N-1個(gè)。若比較器的輸入信號(hào)平均分布，則可算得比較器陣列部分消耗的功耗為(2N-1)*1. 51。且隨著分辨率的提高，快閃ADC的功耗更是成指數(shù)倍的增加。例如，一個(gè)6位快閃ADC需要63個(gè)比較器，其比較器部分消耗的功耗為94. 51。當(dāng)分辨率提高兩位時(shí)，則需要255個(gè)比較器，比較器部分消耗的功耗為382. 51。僅此部分消耗如此大的功耗在電路設(shè)計(jì)中幾乎是不可忍受的。而采用如圖7(b)所示多輸入復(fù)合比較器則不存在這方面的問(wèn)題，它不管快閃ADC的位數(shù)為多少，復(fù)合比較器消耗的功耗恒定為21。因此，本申請(qǐng)?jiān)诠墓?jié)省方面存在巨大的優(yōu)勢(shì)。同時(shí)，由于復(fù)合比較器的輸入差分對(duì)僅用一路電流源，省掉了部分的元器件，因此在面積上也有相當(dāng)?shù)墓?jié)省。需要說(shuō)明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語(yǔ)僅僅用來(lái)將一個(gè)實(shí)體或者操作與另一個(gè)實(shí)體或操作區(qū)分開(kāi)來(lái)，而不一定要求或者暗示這些實(shí)體或操作之間存在任何這種實(shí)際的關(guān)系或者順序。而且，術(shù)語(yǔ)“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過(guò)程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒(méi)有明確列出的其他要素，或者是還包括為這種過(guò)程、方法、物品或者設(shè)備
所固有的要素。在沒(méi)有更多限制的情況下，由語(yǔ)句“包括一個(gè)......”限定的要素，并不排
除在包括所述要素的過(guò)程、方法、物品或者設(shè)備中還存在另外的相同要素。以上所述僅為本發(fā)明的較佳實(shí)施例而已，并非用于限定本發(fā)明的保護(hù)范圍。凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換、改進(jìn)等，均包含在本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
1.ー種復(fù)合比較器，用于單路輸入信號(hào)與多路固定參考電壓比較，其特征在于，所述符合比較器包括 電阻分壓模塊，與基準(zhǔn)參考電壓信號(hào)Vref連接，將所述基準(zhǔn)參考電壓信號(hào)Vref分壓成ー組參考電壓Vrefi，i = 1,2......n，n為自然數(shù)，形成n+1個(gè)電壓范圍子域區(qū)間； 偏置電路模塊，與電源端Vcc連接，給多輸入差動(dòng)復(fù)合比較器模塊提供偏置電源；多輸入差動(dòng)復(fù)合比較器模塊，與單路輸入信號(hào)Vin、基準(zhǔn)參考電壓信號(hào)Vref和偏置電路模塊分別連接，輸出n個(gè)比較結(jié)果，以確定單路輸入信號(hào)Vin所在電壓范圍的子域區(qū)間。
2.根據(jù)權(quán)利要求I所述的復(fù)合比較器，其特征在于，所述電阻分壓模塊包括n+1個(gè)分壓電阻子模塊，所述n+1個(gè)分壓電阻子模塊依次串接在基準(zhǔn)參考電壓信號(hào)Vref和地之間，形成n個(gè)參考電壓Vrefi, i = 1,2......n, n為自然數(shù)。
3.根據(jù)權(quán)利要求2所述的復(fù)合比較器，其特征在于，所述偏置電路模塊包括 n+2個(gè)開(kāi)關(guān)管，所述n+2個(gè)開(kāi)關(guān)管中的每個(gè)開(kāi)關(guān)管分別包括三個(gè)端，其中，第一端連接電壓偏置信號(hào)Vb，第二端連接電源端Vcc，第三端連接至多輸入差動(dòng)復(fù)合比較器模塊。
4.根據(jù)權(quán)利要求3所述的復(fù)合比較器，其特征在于，所述多輸入差動(dòng)復(fù)合比較器模塊包括 n個(gè)差分輸入對(duì)模塊和n+1個(gè)I : I電流鏡負(fù)載模塊,其中，姆個(gè)差分輸入對(duì)模塊和姆個(gè)I : I電流鏡負(fù)載模塊內(nèi)分別包括兩個(gè)開(kāi)關(guān)管，每個(gè)開(kāi)關(guān)管包括三個(gè)端，其中， 第n差分輸入對(duì)模塊中的第一開(kāi)關(guān)管的第一端連接至參考電壓Vrefl，第二端與第二開(kāi)關(guān)管的第二端連接，且該連接端與偏置電路模塊中第一開(kāi)關(guān)管的第三端相連，第n差分輸入對(duì)模塊中第一開(kāi)關(guān)管的第三端連接至第一I:I電流鏡負(fù)載模塊中的第一開(kāi)關(guān)管的第ニ端；第n差分輸入對(duì)模塊中的第二開(kāi)關(guān)管的第一端連接至單路輸入信號(hào)Vin，第三端連接至第n-1差分輸入對(duì)模塊中第一開(kāi)關(guān)管的第二端； 第n-1差分輸入對(duì)模塊中的第一開(kāi)關(guān)管的第一端連接至參考電壓Vref2，第二端與第ニ開(kāi)關(guān)管的第二端連接，且該連接端與第n差分輸入對(duì)模塊中第二開(kāi)關(guān)管第三端相連，第n-1差分輸入對(duì)模塊中第一開(kāi)關(guān)管的第三端連接至第二 I : I電流鏡負(fù)載模塊中的第一開(kāi)關(guān)管的第二端；第n-1差分輸入對(duì)模塊中的第二開(kāi)關(guān)管的第一端連接至單路輸入信號(hào)Vin，第三端連接至第n-2差分輸入對(duì)模塊中第一開(kāi)關(guān)管的第二端；依此類推，直至 第一差分輸入對(duì)模塊中的第一開(kāi)關(guān)管的第一端連接至參考電壓Vrefn，第二端與第二開(kāi)關(guān)管的第二端連接，且該連接端與第2差分輸入對(duì)模塊中第二開(kāi)關(guān)管第三端相連，第一差分輸入對(duì)模塊中第一開(kāi)關(guān)管的第三端連接至第n個(gè)I:I電流鏡負(fù)載模塊中的第一開(kāi)關(guān)管的第二端；第一差分輸入對(duì)模塊中的第二開(kāi)關(guān)管的第一端連接至單路輸入信號(hào)Vin，第三端連接至第n+1個(gè)I : I電流鏡負(fù)載模塊中第一開(kāi)關(guān)管的第二端； 第n+1個(gè)I : I電流鏡負(fù)載模塊中，第一開(kāi)關(guān)管的第一端和第二開(kāi)關(guān)管的第一端相連，且第一開(kāi)關(guān)管的第一端和第二端相連，第n+1個(gè)I : I電流鏡負(fù)載模塊中第一開(kāi)關(guān)管的第三端和第二開(kāi)關(guān)管的第三端分別接地；第n+1個(gè)I : I電流鏡負(fù)載模塊中第二開(kāi)關(guān)管的第ニ端為第一輸出端，且該第一輸出端與偏置電路模塊中第二開(kāi)關(guān)管的第三端相連； 第n個(gè)I : I電流鏡負(fù)載模塊中，第一開(kāi)關(guān)管的第一端和第二開(kāi)關(guān)管的第一端相連，且第一開(kāi)關(guān)管的第一端和第二端相連，第n個(gè)I : I電流鏡負(fù)載模塊中第一開(kāi)關(guān)管的第三端和第二開(kāi)關(guān)管的第三端分別接地；第n個(gè)I : I電流鏡負(fù)載模塊中第二開(kāi)關(guān)管的第二端為第二輸出端，且該第二輸出端與偏置電路模塊中第三開(kāi)關(guān)管的第三端相連；依此類推，直至第一個(gè)I : I電流鏡負(fù)載模塊中，第一開(kāi)關(guān)管的第一端和第二開(kāi)關(guān)管的第一端相連，且第一開(kāi)關(guān)管的第一端和第二端相連，第一個(gè)I : I電流鏡負(fù)載模塊中第一開(kāi)關(guān)管的第三端和第二開(kāi)關(guān)管的第三端分別接地；第I個(gè)I : I電流鏡負(fù)載模塊中第二開(kāi)關(guān)管的第二端為第n輸出端，且該第n輸出端與偏置電路模塊中第n+2個(gè)開(kāi)關(guān)管的第三端相連； 其中，所述n大于等于2。
5.根據(jù)權(quán)利要求3或4所述的復(fù)合比較器，其特征在干，所述開(kāi)關(guān)管為MOS管或三極管，所述開(kāi)關(guān)管的第一端為控制端。
6.根據(jù)權(quán)利要求4所述的復(fù)合比較器，其特征在于，所述偏置電路模塊和n個(gè)差分輸入對(duì)模塊中的開(kāi)關(guān)管為PMOS管，所述n+1個(gè)I : I電流鏡負(fù)載模塊中的開(kāi)關(guān)管為NMOS管。
7.根據(jù)權(quán)利要求4所述的復(fù)合比較器，其特征在于，所述偏置電路模塊中的開(kāi)關(guān)管為PMOS管，所述n個(gè)差分輸入對(duì)模塊中的開(kāi)關(guān)管為三極管，所述n+1個(gè)I : I電流鏡負(fù)載模塊中的開(kāi)關(guān)管為NMOS管。
8.根據(jù)權(quán)利要求6或7所述的復(fù)合比較器，其特征在干， 當(dāng)所述開(kāi)關(guān)管為PMOS管吋，所述開(kāi)關(guān)管的第一端為柵扱，第二端為源扱，第三端為漏極； 當(dāng)所述開(kāi)關(guān)管為NMOS管吋，所述開(kāi)關(guān)管的第一端為柵扱，第二端為漏扱，第三端為源扱。
9.根據(jù)權(quán)利要求4所述的復(fù)合比較器，其特征在于，所述偏置電路模塊、n個(gè)差分輸入對(duì)模塊和n+1個(gè)I : I電流鏡負(fù)載模塊中的開(kāi)關(guān)管均為三極管。
全文摘要
本發(fā)明公開(kāi)了一種復(fù)合比較器，用于單路輸入信號(hào)與多路固定參考電壓比較，該復(fù)合比較器包括電阻分壓模塊，與基準(zhǔn)參考電壓信號(hào)Vref連接，將所述基準(zhǔn)參考電壓信號(hào)Vref分壓成一組參考電壓Vrefi，i＝1，2......n，n為自然數(shù)，形成n+1個(gè)電壓范圍子域區(qū)間；偏置電路模塊，與電源端Vcc連接，給多輸入差動(dòng)復(fù)合比較器模塊提供偏置電源；多輸入差動(dòng)復(fù)合比較器模塊，與單路輸入信號(hào)Vin、基準(zhǔn)參考電壓信號(hào)Vref和偏置電路模塊分別連接，其輸出n個(gè)比較結(jié)果，以確定單路輸入信號(hào)Vin所在電壓范圍的子域區(qū)間。本發(fā)明節(jié)省了芯片設(shè)計(jì)的尺寸，且無(wú)論輸入信號(hào)的所在范圍分布和大小如何，本申請(qǐng)均只消耗2I的電流大小。
文檔編號(hào)H03M1/34GK102801421SQ20111013741
公開(kāi)日2012年11月28日 申請(qǐng)日期2011年5月25日 優(yōu)先權(quán)日2011年5月25日
發(fā)明者張亮, 胡勝發(fā) 申請(qǐng)人:安凱(廣州)微電子技術(shù)有限公司