專利名稱：：N位比較器的制作方法
技術領域：
：本發(fā)明涉及一種比較器，尤其涉及一種快速比較兩個數(shù)的比較器。比較兩個信號(或者數(shù))A和B是判斷一個信號比另一個大、或小、或相等的作業(yè)。這樣的比較作業(yè)是通過為比較兩個信號A和B而構成的基本電路來具體實現(xiàn)的。此時，該電路的比較結果分為A＞B、A＜B、A＝B三種。其中，A＝B時可利用異或邏輯電路而容易地實現(xiàn)，但A與B不相等時，即為了比較A＞B和A＜B的場合，如果例如A和B分別由N位構成，由于要按每一位進行比較，因此必須進行多次二位的比較計算。所以，涉及比較的計算所需時間增加，芯片尺寸也增加。本發(fā)明是為解決上述問題而提出的，其目的在于提供一種利用比較的規(guī)則、使用傳輸晶體管而由部件數(shù)少的晶體管構成、可快速地完成比較工作的N位比較器。本發(fā)明的另一種目的在于提供一種能夠使用最少的晶體管進行兩個位的比較的一位大小比較器。為實現(xiàn)本發(fā)明的所述目的，根據(jù)本發(fā)明的N位比較器，比較N位的兩個數(shù)A和B，而且，它包括N個一位比較單元，比較所述A和B的各位的兩個位ai、bi(0≤i≤N-1)，若兩個位相同則以第一電平輸出第二輸出并以和所述第一電平互補的第二電平輸出第一輸出，若兩個位中ai大于bi則以所述第二電平輸出所述第二輸出并以所述第一電平輸出所述第一輸出，若兩個位中ai小于bi則以所述第二電平分別輸出所述第一和第二輸出；最終比較單元，輸入所述一位比較單元的第一和第二輸出，在高位相同時根據(jù)低位的比較結果而輸出所述兩個數(shù)的最終比較結果。為實現(xiàn)本發(fā)明的所述另一目的，本發(fā)明涉及的一位大小比較器，比較兩個位ai、bi，而且，它包括第一導電型MOS晶體管，具有與所述bi相連接的柵極、在所述ai和輸出端之間連接的源極和漏極；第二導電型MOS晶體管，具有與所述bi相連接的柵極、在所述輸出端和地之間連接的源極和漏極。，附圖的簡要說明圖1是本發(fā)明的N位比較器的框圖；圖2是表示本發(fā)明的最佳實施例的四位比較器結構的框圖；圖3是表示圖2所示的各個一位比較單元的電路結構的電路圖。下面，結合附圖進一步詳細說明本發(fā)明。圖1是本發(fā)明的N位比較器的框圖。在圖1中，N位比較器包括N個一位比較單元10、20、30和最終比較單元40，所述一位比較單元分別對N位的兩個數(shù)A和B的各位的兩個位ai、bi(0≤i≤N-1)進行比較，如果兩個位相同則以第一電平輸出第二輸出并以和第一電平互補的第二電平輸出第一輸出，如果兩個位中ai大于bi，則以所述第二電平輸出第二輸出并以所述第一電平輸出第一輸出，如果兩個位中ai小于bi，則以所述第二電平輸出第一輸出和第二輸出，所述最終比較單元40輸入所述一位比較單元10、20、30的第一輸出和第二輸出，在高位相同時根據(jù)低位的比較結果輸出所述兩個數(shù)的最終比較結果。圖2表示根據(jù)本發(fā)明的一個實施例的四位比較器的結構。在圖2中，所述最終比較單元40包括將所述最高位的一位比較單元42的第一輸出O反相輸出的反相器52，響應高位的第二輸出P而輸出其余位的各個一位比較單元44、46、48的第一輸出O的N-1個與非門電路54、56、58，輸入所述反相器52的輸出和所述N-1個與非門電路54、56、58的輸出信號而輸出所述兩個數(shù)的最終比較結果信號的與非門電路60。圖3表示圖2所示的各個一位比較單元的電路結構。在圖3中，所述各個一位比較單元42、44、46、48包括大小比較單元70，如果所述兩個位ai、bi中ai更大于bi則以所述第一電平輸出第一輸出O，其它情況下以第二電平輸出；相同比較單元80，如果所述兩個位ai、bi相同則以第一電平輸出所述第二輸出P，其它情況下以第二電平輸出。所述大小比較單元70包括第一導電型MOS晶體管P1，具有與所述bi相連接的柵極、在所述ai和所述第一輸出O之間連接的源極和漏極；第二導電型MOS晶體管N1，具有與所述bi相連接的柵極、在所述第一輸出O和地之間連接的源極和漏極。所述相同比較單元80包括輸入所述ai并反相輸出的第一CMOS反相器82；響應所述第一CMOS反相器82的輸出和所述ai而傳輸所述bi的第一CMOS傳輸門電路84；使用響應所述bi而傳輸所述ai的傳輸晶體管的第二傳輸門電路86；使用響應所述bi而傳輸所述第一CMOS反相器82輸出的傳輸晶體管的第三傳輸門電路88；共同輸入所述第一、第二、第三傳輸門電路84、86、88的輸出信號并將輸入信號反相后作為所述第二輸出P而輸出的第二CMOS反相器90。如果兩個數(shù)分別為A＝a3a2a1a0、B＝b3b2b1b0，則圖3的各一位大小比較單元的各輸出如下表1所示。表1</tables>所以，在本發(fā)明中，如果最高位的兩個位a3、b3中的a3更大則一位比較單元42的第一輸出O為高電平，與此對應反相器52的輸出成為低電平，因此與非門電路60的輸出與其它輸入無關而以高電平輸出。即，判斷為A比B大。相反，如果最高位的兩個位a3、b3中的b3更大的時候，則一位比較單元42的第一輸出O和第二輸出P都成為低電平，因此反相器52和與非門電路54、56、58的輸出都為高電平，所以使與非門電路60的輸出以低電平輸出。即，判斷為B比A大。再者，如果最高位的兩個位a3、b3相同，則第一輸出O成為低電平而第二輸出P成為高電平，因此由下一位的一位比較單元44的第一輸出O決定與非門電路54的輸出。所以，如果兩個位a2、b2中的a2更大，則一位比較單元44的第一輸出O成為高電平。由此，與非門電路54的輸出成為低電平，所以與非門電路60的輸出與其它輸入無關而由與非門電路54的輸出成為高電平。在利用這種方式的本發(fā)明中是這樣比較N位的兩個數(shù)的大小，即從最高位開始到最低位依次比較各位，如果相同則通過下一位比較大小。通過比較器的第一輸出OUT1和第二輸出OUT2如表2所示地判斷其大小關系。表2</tables>如上所述，在本發(fā)明中，通過由兩個晶體管構成一位大小比較器并由8個晶體管構成相同比較器，從而由總共10個晶體管簡單地構成一位比較器，因此在半導體芯片上實現(xiàn)上述構成的時候，由于使占用面積和信號的傳輸延遲時間最小而能夠進行快速處理，所以在設計比較位數(shù)多的兩個數(shù)的比較器時非常有益。權利要求1.一種N位比較器，比較N位的兩個數(shù)A和B，其特征在于，它包括N個一位比較單元，比較所述A和B的各位的兩個位ai、bi(0≤i≤N-1)，若兩個位相同則以第一電平輸出第二輸出并以和所述第一電平互補的第二電平輸出第一輸出，若兩個位中ai大于bi則以所述第二電平輸出所述第二輸出并以所述第一電平輸出所述第一輸出，若兩個位中ai小于bi則以所述第二電平分別輸出所述第一和第二輸出；最終比較單元，輸入所述一位比較單元的第一和第二輸出，在高位相同時根據(jù)低位的比較結果而輸出所述兩個數(shù)的最終比較結果。2.如權利要求1所述的N位比較器，其特征在于，所述最終比較單元包括將所述最高位的一位比較單元的第一輸出反相輸出的反相器；響應高位的第二輸出而輸出其余位的各個一位比較單元的第一輸出的N-1個與非門電路；輸入所述反相器的輸出和所述N-1個與非門電路的輸出信號而輸出所述兩個數(shù)的最終比較結果信號的與非門電路。3.如權利要求1所述的N位比較器，其特征在于，所述各個一位比較單元包括大小比較單元，如果所述兩個位ai、bi中ai更大于bi則以所述第一電平輸出所述第一輸出，其它情況下以第二電平輸出；相同比較單元80，如果所述兩個位ai、bi相同則以第一電平輸出所述第二輸出，其它情況下以第二電平輸出。4.如權利要求3所述的N位比較器，其特征在于，所述大小比較單元包括第一導電型MOS晶體管，具有與所述bi相連接的柵極、在所述ai和所述第一輸出之間連接的源極和漏極；第二導電型MOS晶體管，具有與所述bi相連接的柵極、在所述第二輸出和地之間連接的源極和漏極。5.如權利要求3所述的N位比較器，其特征在于，所述相同比較單元包括輸入所述ai并反相輸出的第一CMOS反相器；響應所述第一CMOS反相器的輸出和所述ai而傳輸所述bi的第一傳輸門電路；響應所述bi而傳輸所述ai的第二傳輸門電路；響應所述bi而傳輸所述第一CMOS反相器的輸出的第三傳輸門電路；共同輸入所述第一至第三傳輸門電路的輸出信號并反相后作為所述第二輸出P而輸出的第二CMOS反相器。6.一種一位大小比較器，比較兩個位ai、bi，其特征在于，它包括第一導電型MOS晶體管，具有與所述bi相連接的柵極、在所述ai和輸出端之間連接的源極和漏極；第二導電型MOS晶體管，具有與所述bi相連接的柵極、在所述輸出端和地之間連接的源極和漏極。全文摘要一種可快速比較兩個多位數(shù)A和B的N位比較器,包括:N個一位比較單元,比較A和B的各位的兩個位ai、bi,若二者相同則以第一電平輸出第二輸出并以和第一電平互補的第二電平輸出第一輸出,若ai大于bi則以第二電平輸出第二輸出并以第一電平輸出第一輸出,若ai小于bi則以第二電平分別輸出第一和第二輸出;最終比較單元,輸入一位比較單元的第一和第二輸出,在高位相同時根據(jù)低位的比較結果而輸出兩個數(shù)的最終比較結果。文檔編號G06F7/02GK1182910SQ97120478公開日1998年5月27日申請日期1997年10月20日優(yōu)先權日1996年11月15日發(fā)明者尹石重申請人:三星電子株式會社