專利名稱：一種高線性度cmos自舉采樣開(kāi)關(guān)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種比較器電路，尤其涉及模數(shù)轉(zhuǎn)換器的一種高線性度CMOS自 舉采樣開(kāi)關(guān)。
背景技術(shù)：
對(duì)于ADC電路的實(shí)現(xiàn)，需要用到大量的數(shù)據(jù)采樣開(kāi)關(guān)。作為ADC系統(tǒng)與外界的接 口，采樣開(kāi)關(guān)的性能優(yōu)劣直接決定了 ADC所接收到的信號(hào)純度和真實(shí)性。對(duì)于CMOS工藝， 采樣開(kāi)關(guān)一般通過(guò)MOS管來(lái)實(shí)現(xiàn)。高線性度的CMOS開(kāi)關(guān)可以極大程度上抑制采樣時(shí)間不 確定、時(shí)鐘饋通和電荷注入等非線性誤差。圖la、圖Ib所示為兩個(gè)簡(jiǎn)單的采樣保持電路，它們包括一個(gè)開(kāi)關(guān)和一個(gè)電容。其 中，Vin為輸入信號(hào)，MOS管Ml (或開(kāi)關(guān)Si)為采樣開(kāi)關(guān)，C為保持電容，Vout為采樣保持電 路的輸出信號(hào)。CK為采樣控制時(shí)鐘信號(hào)，其高電平為電源電壓AVDD，低電平為AGND。在采樣階段，CK為高電平，Ml導(dǎo)通，Vin對(duì)電容C充電，Vout跟蹤輸入信號(hào)，隨Vin 變化而變化；在保持階段，CK為低電平，Ml截至，C將保持采樣結(jié)束時(shí)刻的電壓值Vin，從而 完成一次采樣過(guò)程。由于MOS開(kāi)關(guān)具有的非理想因素，對(duì)采樣電路在速度和精度上產(chǎn)生影 響。當(dāng)電路處于采樣期間時(shí)，晶體管Ml導(dǎo)通，且工作在線性區(qū)，可以將MOS管Ml視作 一個(gè)阻值為Ron電阻，其大小為
權(quán)利要求1. 一種高線性度CMOS自舉采樣開(kāi)關(guān)電路，其特征是包括第一 PMOS管(Ml)、第NMOS 管(M》的源極分別接電源電壓和地電壓，漏極分別與第一電容(Cl)的上下極板相接于第 二節(jié)點(diǎn)⑵和第一節(jié)點(diǎn)(1)，柵極分別接第三節(jié)點(diǎn)(G)和時(shí)鐘(CK)；第五PMOS管(M5)的源 極、柵極、漏極和襯底分別接到第二節(jié)點(diǎn)O)、時(shí)鐘(CK)、第三節(jié)點(diǎn)(G)和第二節(jié)點(diǎn)( ；第 四匪OS管(M4)、第七PMOS管(M7)的漏極和第六NMOS管(M6)的漏極相接于第四節(jié)點(diǎn)； 第四NMOS管(M4)的柵極、源極分別接到電源電壓和第三節(jié)點(diǎn)(G)；第七PMOS管(M7)的柵 極、源極分別接到時(shí)鐘(CK)和電源電壓；第六NMOS管(M6)的柵極、源極分別接到時(shí)鐘(CK) 和地電壓；第三NMOS管(ΙΟ)的源極、柵極、漏極分別接到第一節(jié)點(diǎn)(1)、第三節(jié)點(diǎn)(G)和信 號(hào)輸入節(jié)點(diǎn)(Vin)；第零開(kāi)關(guān)NMOS管(Ms)的源極、漏極、柵極分別接輸入節(jié)點(diǎn)(Vin)、輸出 節(jié)點(diǎn)(Vout)、第三節(jié)點(diǎn)(G)；第八NMOS管(M8)的漏極、柵極、源極分別接到第二電容(C2)的底極板、時(shí)鐘(CK)和地 電壓；第九PMOS管(M9)的漏極與第二電容(以)的上極板相接于第五節(jié)點(diǎn)(5)，第九PMOS 管(M9)柵極、源極分別接到第三節(jié)點(diǎn)(G)和電源電壓；第十NMOS管(MlO)的漏極、柵極、源 極分別接到第五節(jié)點(diǎn)(5)、第三節(jié)點(diǎn)(G)和第一節(jié)點(diǎn)(1)；第十一 NMOS管(Mil)的漏極、柵極、源極分別接到第零開(kāi)關(guān)NMOS管(Ms)的襯底、第三 節(jié)點(diǎn)(G)和輸入節(jié)點(diǎn)(Vin)；第十NMOS管(M12)的漏極、柵極、源極分別接到第零開(kāi)關(guān)NMOS 管(Ms)的襯底、時(shí)鐘CK和地電壓；其中第一 PMOS管(Ml)、第七PMOS管(M7)和第九PMOS管(M9)的襯底均接電源電壓； 第零匪OS管(Ms)為深N阱NMOS管。
專利摘要本實(shí)用新型提供了一種應(yīng)用于模數(shù)轉(zhuǎn)換器的高線性度CMOS自舉開(kāi)關(guān)電路，高線性度CMOS自舉開(kāi)關(guān)的導(dǎo)通電阻只與電源電壓、MOS管載流子遷移率、單位面積柵氧化層電容、MOS管寬長(zhǎng)比和MOS管襯偏電壓為0時(shí)閾值電壓有關(guān)，在開(kāi)關(guān)導(dǎo)通時(shí)的過(guò)驅(qū)動(dòng)電壓為兩倍電源電壓。與現(xiàn)有的基本柵壓自舉開(kāi)關(guān)相比，本實(shí)用新型高線性度CMOS自舉開(kāi)關(guān)有更好的線性度和更小的導(dǎo)通電阻，具有更快的采樣速度，可以采樣更高頻的信號(hào)，非常適合與應(yīng)用于高速高精度模數(shù)轉(zhuǎn)換器中。
文檔編號(hào)H03K17/567GK201887738SQ201020562558
公開(kāi)日2011年6月29日 申請(qǐng)日期2010年10月9日 優(yōu)先權(quán)日2010年10月9日
發(fā)明者于宗光, 季惠才, 陳珍海, 黃嵩人 申請(qǐng)人:中國(guó)電子科技集團(tuán)公司第五十八研究所