專利名稱：基于時(shí)鐘邊沿調(diào)整的新型d類功率放大器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及電子技術(shù)，特別涉及集成電路技術(shù)。
背景技術(shù)：
D類功率放大器也稱PWM放大器，可用于放大音頻信號(hào)。D類功率放大器通常包含 積分器和比較器，積分器的輸出與振蕩器輸出的鋸齒波或三角波比較，輸出PWM波。傳統(tǒng)的 D類功率放大器由于含有比較器和輸出鋸齒波或三角波的振蕩器，電路復(fù)雜且受噪聲干擾 嚴(yán)重。當(dāng)積分器的輸出信號(hào)斜率變化時(shí)，PWM波輸出可能會(huì)在一個(gè)周期輸出兩個(gè)脈沖，產(chǎn)生 調(diào)制錯(cuò)誤。

實(shí)用新型內(nèi)容本實(shí)用新型所要解決的技術(shù)問(wèn)題是，提供一種新的D類放大器，具有較強(qiáng)的抗干 擾性。本實(shí)用新型解決所述技術(shù)問(wèn)題采用的技術(shù)方案是，基于時(shí)鐘邊沿調(diào)整的新型D類 功率放大器，包括積分器、PWM電路和輸出級(jí)，積分器的輸入端接系統(tǒng)輸入端，輸出端接PWM 電路的控制端，PWM電路的輸入端接時(shí)鐘信號(hào)，PWM電路的輸出端通過(guò)輸出級(jí)反饋到積分器 的輸入端。本實(shí)用新型的有益效果是，結(jié)構(gòu)簡(jiǎn)單，適合大規(guī)模數(shù)字集成，不需要內(nèi)部振蕩器產(chǎn) 生鋸齒波或三角波，抗干擾能力強(qiáng)。
以下結(jié)合附圖和具體實(shí)施方式
對(duì)本實(shí)用新型作進(jìn)一步的說(shuō)明。
圖1是現(xiàn)有技術(shù)的電路圖。圖2是本實(shí)用新型的電路圖。圖3是本實(shí)用新型的PWM電路圖。
具體實(shí)施方式
現(xiàn)有技術(shù)如圖1，電路由積分器、比較器2和輸出級(jí)3構(gòu)成。積分器由放大器1和 電容8構(gòu)成。電容8連接放大器1的輸出端和反向輸入端。放大器1的反向輸入端就是積 分器的輸入端，輸出端就是積分器的輸出端。積分器通過(guò)一個(gè)電阻16接到系統(tǒng)的輸入端 INPUT。比較器2的反向輸入端直接接到放大器1的輸出端，正向輸入端連接振蕩器17的 輸出端。輸出級(jí)3的輸入連接比較器2的輸出端，輸出端為系統(tǒng)的輸出端OUTPUT。系統(tǒng)的 輸出端連接到濾波器4，濾波器輸出連接到負(fù)載5。負(fù)載5通常為揚(yáng)聲器。一個(gè)電阻9連接 系統(tǒng)的輸出端OUTPUT和放大器1的反向輸入端。OUTPUT輸出信號(hào)的占空比和比較器2的反向輸入端的電壓成比例。當(dāng)系統(tǒng)輸入端 INPUT輸入一個(gè)電壓Vin，系統(tǒng)輸出一個(gè)占空比穩(wěn)定的輸出信號(hào)。這暗示比較器2的反向輸入端的電壓穩(wěn)定，積分器的輸入電流為零，即 系統(tǒng)輸出可以表示為 其中V。ut為系統(tǒng)的等效輸出電壓，Vin為系統(tǒng)的輸出電壓，Rf為反饋電阻9的電阻 值，Rin為輸入電阻16的電阻值。本實(shí)用新型的結(jié)構(gòu)如圖2，電路由放大器1、PWM電路6和輸出級(jí)3構(gòu)成。放大器1 的輸入為系統(tǒng)的輸入INPUT，輸出接PWM電路6的控制端CTR。輸出級(jí)3的輸入連接PWM電 路6的輸出端，輸出端為系統(tǒng)的輸出端OUTPUT。系統(tǒng)的輸出端連接到濾波器4，濾波器輸出 連接到負(fù)載5。負(fù)載5通常為揚(yáng)聲器。系統(tǒng)輸出端OUTPUT與積分器之間有一個(gè)反饋支路。 例如，電阻9連接系統(tǒng)的輸出端OUTPUT和放大器1的反向輸入端。放大器電路在放大器1 的反向輸入端與系統(tǒng)輸入之間插入一個(gè)輸入電阻16。放大器電路在放大器1的反向輸入 端與輸出端之間插入一個(gè)電容8，放大器1和電容8構(gòu)成積分器。積分器的輸入為放大器1 的反向輸入端，輸出端為放大器1的輸出端，PWM電路6的輸入端外接方波信號(hào)(CLK)。圖3為PWM電路的一種具體實(shí)現(xiàn)。P麗電路6由電壓控制邊沿延遲電路69和反 向器構(gòu)成。PMOS管61、62和匪OS管63、64構(gòu)成電壓控制邊沿延遲電路69。PMOS管61、62 和匪OS管63、64依次串聯(lián)于電源和地之間。PMOS管61和匪OS管64的柵極接電壓控制端 CTR,PMOS管62和NMOS管63的柵極接輸入端IN。PMOS管62和NMOS管63的連接點(diǎn)為電 壓控制邊沿延遲電路69的輸出端。電壓控制邊沿延遲電路69的輸出接反相器的輸入，反 相器的輸出為PWM電路6的輸出。PWM電路6可以有1個(gè)或多個(gè)圖3所示電路級(jí)聯(lián)。PWM電路6輸入占空比為0. 5的方波，當(dāng)控制電壓CTR升高，PMOS管61的電阻增 加，NMOS管64的電阻減小，電壓控制邊沿延遲電路69的輸出上升速度變慢，下降速度增加。 經(jīng)過(guò)反相器后的方波占空比增加。當(dāng)控制電壓降低，輸出方波的占空比減小。當(dāng)系統(tǒng)輸入端INPUT輸入一個(gè)電壓Vin，系統(tǒng)輸出一個(gè)占空比穩(wěn)定的輸出信號(hào)。此
時(shí)積分器的輸出端的電壓穩(wěn)定，積分器的輸入電流為零，即 ν. ν 系統(tǒng)輸出可以表示為 其中V。ut為系統(tǒng)的等效輸出電壓，Vin為系統(tǒng)的輸出電壓，Rf為反饋電阻9的電阻 值，Rin為輸入電阻16的電阻值。
權(quán)利要求基于時(shí)鐘邊沿調(diào)整的新型D類功率放大器，其特征在于，包括積分器、PWM電路(6)和輸出級(jí)(3)，積分器的輸入端接系統(tǒng)輸入端，輸出端接PWM電路(6)的控制端，PWM電路(6)的輸入端接時(shí)鐘信號(hào)，PWM電路(6)的輸出端通過(guò)輸出級(jí)反饋到積分器的輸入端。
2.如權(quán)利要求1所述的基于時(shí)鐘邊沿調(diào)整的新型D類功率放大器，其特征在于，所述 PWM電路由MOS管(61 66)構(gòu)成，PMOS管(61)、(62)和匪OS管(63)、(64)依次串聯(lián)于 電源和地之間；PMOS管(61)和NMOS管(64)的柵極連接點(diǎn)為PWM電路的電壓控制端，PMOS 管(62)和NMOS管(63)的柵極連接點(diǎn)為PWM電路的輸入端；PMOS管(62)和NMOS管(63) 的連接點(diǎn)接串聯(lián)的PMOS管(65)和NMOS管(66)的控制端，PMOS管(65)和NMOS管(66)的 連接點(diǎn)為PWM電路的輸出端。
專利摘要基于時(shí)鐘邊沿調(diào)整的新型D類功率放大器，涉及電子技術(shù)。本實(shí)用新型包括積分器、PWM電路和輸出級(jí)，積分器的輸入端接系統(tǒng)輸入端，輸出端接PWM電路的控制端，PWM電路的輸入端接時(shí)鐘信號(hào)，PWM電路的輸出端通過(guò)輸出級(jí)反饋到積分器的輸入端。本實(shí)用新型的有益效果是，結(jié)構(gòu)簡(jiǎn)單，適合大規(guī)模數(shù)字集成，不需要內(nèi)部振蕩器產(chǎn)生鋸齒波或三角波，抗干擾能力強(qiáng)。
文檔編號(hào)H03F3/217GK201690418SQ201020169948
公開(kāi)日2010年12月29日 申請(qǐng)日期2010年4月22日 優(yōu)先權(quán)日2010年4月22日
發(fā)明者于廷江, 向本才, 李文昌, 黃國(guó)輝 申請(qǐng)人:成都成電硅?？萍脊煞萦邢薰?br>