專利名稱：基于秒脈沖的電子式互感器同步方法
技術(shù)領(lǐng)域：
本發(fā)明涉及智能變電站中電子式互感器合并單元采樣同步的方法，尤其是基于秒 脈沖的電子式互感器同步方法。
背景技術(shù)：
隨著電力系統(tǒng)傳輸容量的增加，運行電壓等級越來越高，傳統(tǒng)的電磁式電流電壓 互感器暴露出如絕緣要求高、磁飽和、鐵磁諧振、動態(tài)范圍小以及頻帶窄等一系列缺點。于 是，旨在解決超高壓絕緣、磁飽和等問題的電子式電流、電壓互感器應運而生。近幾年來，電 子式電流、電壓互感器研究發(fā)展迅速，基于光學和Rogowski空心線圈的電流互感器已進入 實用階段。電子互感器具有體積小、重量輕、頻帶響應寬、無飽和等諸多優(yōu)點，但由于其輸出 信號一般是低功率的模擬信號，傳輸距離短，必須就地數(shù)字化，并通過光纖傳輸。合并單元是針對數(shù)字化輸出的電子式互感器而定義的，其主要功能對電子式互感 器輸出的電流電壓信息進行時間相關(guān)的合并處理，并按照IEC 61850標準定義的數(shù)據(jù)格式 輸出給二次保護控制設備。合并單元一般利用主時鐘輸出的PPS同步互感器數(shù)據(jù)，但同步方案不盡完善。不 能很好的濾除插拔光纖或者干擾產(chǎn)生的毛刺及消除晶振受環(huán)境溫度影響而產(chǎn)生的累積偏差。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種基于秒脈沖的電子式互感器同步方法，以解決濾除插拔 光纖或者干擾產(chǎn)生的毛刺和消除晶振受環(huán)境溫度影響而產(chǎn)生累積偏差的問題。為實現(xiàn)上述目的，本發(fā)明的基于秒脈沖的電子式互感器同步方法技術(shù)方案是合 并單元接收智能變電站中同步系統(tǒng)主時鐘輸出的秒脈沖PPS，合并單元利用其內(nèi)的現(xiàn)場門 編程門陣列FPGA檢測PPS信號，根據(jù)晶振計數(shù)濾除干擾脈沖，合并單元中的DSP根據(jù)PPS 準時時刻以及合并單元的采樣率確定插值時刻，即重采樣時刻，同時DSP通過動態(tài)調(diào)整重 采樣時刻來動態(tài)補償晶振偏差。進一步的，所述合并單元利用FPGA檢測PPS信號，根據(jù)晶振計數(shù)濾除干擾脈沖是 FPGA檢測PPS上升沿，用晶振計數(shù)記錄PPS上升時刻即PPS準時時刻，并計算相鄰PPS間 隔，以檢測是否為PPS輸入，設定最新已確認正確的秒脈沖準時時刻為Tr，本次脈沖的前一 個脈沖上升時刻為Tn，本次脈沖上升時刻為Tc ；具體PPS檢測過程分為初始上電檢測和正 常工作狀態(tài)檢測。進一步的，所述初始上電檢測是當連續(xù)3個PPS間隔在閾值范圍內(nèi)時，確定為正常 的秒脈沖，第3個脈沖觸發(fā)DSP中斷，Tr=Tn=T3，其中T3為第三個脈沖時刻，F(xiàn)PGA進入正常 工作狀態(tài)。進一步的，所述閾值范圍是在Is士 IOOus內(nèi)。
所述正常工作狀態(tài)檢測是在確認有效脈沖后，當本次脈沖與最新正確脈沖間隔在 閾值范圍內(nèi)時，本次脈沖為正確脈沖，本次脈沖有效，觸發(fā)DSP中斷；如間隔沒有在閾值范 圍內(nèi)，判定為非正常的秒脈沖，可能為干擾脈沖或主時鐘由失步狀態(tài)切換到同步狀態(tài)；當本 次脈沖與上一個脈沖間隔在閾值范圍內(nèi)時，表明最新正確脈沖與上一個脈沖不是同一個脈 沖，可判定上一個脈沖為GPS時鐘由失步狀切換到同步狀態(tài)輸出的脈沖，本次脈沖為同步 后的正確脈沖，本次脈沖有效，觸發(fā)DSP中斷。進一步的，所述閾值范圍是在Is士 IOOus范圍內(nèi)。所述 重采樣 時刻計 算公式 如下
均得到秒脈沖間隔的平均值 ;平均值i除以合并單元的采樣率得采樣間隔T7，插值時標即
以最新秒脈沖時標為基準，以采樣間隔I5重采樣。進一步的，所述PPS的頻率為1Hz，合并單元的采樣率為4000Hz。進一步的，所述主時鐘是北斗或GPS時鐘服務器。本發(fā)明的基于秒脈沖的電子式互感器同步方法不僅能識別正確的秒脈沖，而且能 濾除干擾脈沖，且不影響正確的秒脈沖接收，同時在主時鐘由失步到同步切換時，能迅速跟 蹤GPS時鐘的同步狀態(tài)。通過DSP動態(tài)調(diào)整重采樣時刻，在環(huán)境溫度等因素變化時，輸出數(shù) 據(jù)同步誤差不大于士 lus，不僅解決了累積偏差的問題，而且滿足保護、測控及計量等智能 變電站中自動化裝置的要求。


圖1是本發(fā)明方法實施例的流程圖； 圖2是主時鐘由未同步向同步切換示意圖； 圖3是正常時鐘脈沖示意圖4是主時鐘秒脈沖受干擾示意圖； 圖5是時標示意圖； 圖6是秒脈沖處理邏輯圖； 圖7是晶振偏差影響重采樣示意圖； 圖8是動態(tài)補償晶振偏差重采樣示意圖。
具體實施例方式本發(fā)明的方法主要應用于合并單元中，合并單元以FPGA+DSP方案設計，F(xiàn)PGA用于 時序控制，DSP用于對數(shù)字信號的處理。如圖1所示為本發(fā)明實施例的流程圖，合并單元接 收智能變電站中同步系統(tǒng)主時鐘輸出的秒脈沖PPS，合并單元利用其內(nèi)的現(xiàn)場門編程門陣 列FPGA檢測PPS信號，根據(jù)晶振計數(shù)濾除干擾脈沖，合并單元中的DSP根據(jù)PPS準時時刻 以及合并單元的采樣率確定插值時刻，即重采樣時刻，同時DSP通過動態(tài)調(diào)整重采樣時刻 來動態(tài)補償晶振偏差。合并單元接收智能變電站中同步系統(tǒng)主時鐘輸出的秒脈沖PPS (pulses per
，其中#為第η個秒脈沖的間隔，將最近256個秒脈沖間隔求平second,縮寫為PPS)，秒脈沖存在四種情況
a、主時鐘由未同步狀態(tài)向同步狀態(tài)切換，在切換過程中秒脈沖間隔不均勻，如圖2所
7J\ οb、主時鐘處于同步狀態(tài)，輸出的秒脈沖間隔均勻，秒脈沖間隔為Is 士 lus，如圖3 所示。C、主時鐘輸出的秒脈沖受到干擾，在正確秒脈沖之間會有毛刺，如圖4所示。d、主時鐘由同步狀態(tài)切換到失步守時狀態(tài)，輸出的秒脈沖間隔均勻，秒脈沖間隔 為Is士 lus，如圖3所示。1、FPGA 檢測 PPS 方法
FPGA檢測秒脈沖PPS上升沿，用晶振計數(shù)記錄秒脈沖PPS上升時刻(即秒脈沖的準時時 刻)，并計算相鄰脈沖間間隔，以檢測是否為秒脈沖輸入。檢測主要分為初始上電檢測和正 常工作狀態(tài)檢測，設定最新已確認正確的秒脈沖準時時刻為Tr，本次脈沖的前一個脈沖上 升時刻為Tn，本次脈沖上升時刻為Tc，如圖5所示。1)初始上電
當連續(xù)3個秒脈沖間隔在閾值范圍內(nèi)，滿足Is 士 IOOus時，確定為正常的秒脈沖，第3 個秒脈沖觸發(fā)DSP中斷，Tr=Tn=T3, T3為第三個秒脈沖時刻，F(xiàn)PGA進入正常工作狀態(tài)。注用于智能變電站的主時鐘輸出的秒脈沖精度應優(yōu)于lus，用溫度穩(wěn)定性為 50PPM的晶體測量PPS，最大誤差為Is士51us，如間隔超過lOOus，可判定為非正常秒脈沖的 間隔。2)正常工作狀態(tài)
確認有效秒脈沖后，根據(jù)如圖6所示邏輯判別新脈沖也即是本次脈沖，當新脈沖與最 新正確脈沖間隔在閾值范圍內(nèi)，滿足is 士 ioous時，也即是I(MWIk)時，新脈沖
為正確脈沖，新脈沖有效，觸發(fā)DSP中斷；如間隔不在閾值范圍內(nèi)，則判定為非正常的秒脈 沖，可能為干擾脈沖或主時鐘由失步狀態(tài)切換到同步狀態(tài)；當新脈沖與上一個脈沖間隔在 閾值范圍內(nèi)，滿足Is 士 IOOus時，也即是時，說明最新正確脈沖與上一
個脈沖不是同一個脈沖，可判定上一個脈沖為GPS時鐘由失步狀切換到同步狀態(tài)輸出的脈 沖，新脈沖為同步后的正確脈沖，新脈沖有效，觸發(fā)DSP中斷。通過以上處理，不僅能識別正確的秒脈沖，且能濾除干擾脈沖，而不影響正確的秒 脈沖接收，同時在主時鐘由失步到同步切換時，能迅速跟蹤GPS時鐘的同步狀態(tài)。2、DSP插值方法
對于溫度穩(wěn)定性為50PPM的晶體，當每秒同步一次采樣時，到下一個秒脈沖前的最后 一個采樣時刻，與所要求的采樣時刻最大誤差可達50us，折算到相位上，就是50分的相位 誤差。這對于差動保護有一定影響，對于計量裝置來說，無法滿足其精度要求，示意圖如圖 7。DSP以FPGA接收的秒脈沖為基準插值電子互感器數(shù)據(jù)，PPS的頻率為1Hz，而合并 單元的采樣率一般為4000Hz，需倍頻秒脈沖，如采用硬件倍頻，需增加硬件回路，增加了硬 件的復雜度，而我們采用軟件計算時標，虛擬倍頻，精度更高，具體方法如下
5- =256
I = YjJ 2% (1)
T=Iimm ⑵
式(1)中￡η為第η個秒脈沖的間隔，將最近256個秒脈沖間隔求平均得到秒脈沖間隔 的平均值i ；平均值 除以采樣率4000得采樣間隔插值時標即以最新秒脈沖時標為 基準，以采樣間隔T重采樣，如圖8所示。 上述方法可動態(tài)的補償晶振偏差，在環(huán)境溫度等因素變化時， 輸出數(shù)據(jù)同步誤差 不大于士 lus，滿足保護、測控及計量等智能變電站中自動化裝置的要求。
權(quán)利要求
1.一種基于秒脈沖的電子式互感器同步方法，其特征在于，合并單元接收智能變電站 中同步系統(tǒng)主時鐘輸出的秒脈沖PPS，合并單元利用其內(nèi)的現(xiàn)場門編程門陣列FPGA檢測 PPS信號，根據(jù)晶振計數(shù)濾除干擾脈沖，合并單元中的DSP根據(jù)PPS準時時刻以及合并單元 的采樣率確定插值時刻，即重采樣時刻，同時DSP通過動態(tài)調(diào)整重采樣時刻來動態(tài)補償晶振偏差。
2.根據(jù)權(quán)利要求1所述的基于秒脈沖的電子式互感器同步方法，其特征在于所述合 并單元利用FPGA檢測PPS信號，根據(jù)晶振計數(shù)濾除干擾脈沖是FPGA檢測PPS上升沿，用晶 振計數(shù)記錄PPS上升時刻即PPS準時時刻，并計算相鄰PPS間隔，以檢測是否為PPS輸入， 設定最新已確認正確的秒脈沖準時時刻為Tr，本次脈沖的前一個脈沖上升時刻為Tn，本次 脈沖上升時刻為Tc ；具體PPS檢測過程分為初始上電檢測和正常工作狀態(tài)檢測。
3.根據(jù)權(quán)利要求2所述的基于秒脈沖的電子式互感器同步方法，其特征在于所述初 始上電檢測是當連續(xù)3個PPS間隔在閾值范圍內(nèi)時，確定為正常的秒脈沖，第3個脈沖觸發(fā) DSP中斷，Tr=Tn=T3，其中T3為第三個脈沖時刻，F(xiàn)PGA進入正常工作狀態(tài)。
4.根據(jù)權(quán)利要求3所述的基于秒脈沖的電子式互感器同步方法，其特征在于所述閾 值范圍是在Is士 IOOus內(nèi)。
5.根據(jù)權(quán)利要求2所述的基于秒脈沖的電子式互感器同步方法，其特征在于所述正 常工作狀態(tài)檢測是在確認有效脈沖后，當本次脈沖與最新正確脈沖間隔在閾值范圍內(nèi)時， 本次脈沖為正確脈沖，本次脈沖有效，觸發(fā)DSP中斷；如間隔沒有在閾值范圍內(nèi)，判定為非 正常的秒脈沖，可能為干擾脈沖或主時鐘由失步狀態(tài)切換到同步狀態(tài)；當本次脈沖與上一 個脈沖間隔在閾值范圍內(nèi)時，表明最新正確脈沖與上一個脈沖不是同一個脈沖，可判定上 一個脈沖為GPS時鐘由失步狀切換到同步狀態(tài)輸出的脈沖，本次脈沖為同步后的正確脈 沖，本次脈沖有效，觸發(fā)DSP中斷。
6.根據(jù)權(quán)利要求5所述的基于秒脈沖的電子式互感器同步方法，其特征在于所述閾 值范圍是在Is 士 IOOus范圍內(nèi)。
7.根據(jù)權(quán)利要求1所述的基于秒脈沖的電子式互感 器同步方法，其特征在于，所述重采樣時刻計算公式如下- ？3=256 = Σ /256 -,其中#為第η個秒脈沖的間隔，將最近256個秒脈沖間隔求平均 =1 7=1/4000 In得到秒脈沖間隔的平均值i;平均值i除以合并單元的采樣率得采樣間隔插值時標即以最新秒脈沖時標■^為基準，以采樣間隔T重采樣。
8.根據(jù)權(quán)利要求7所述的基于秒脈沖的電子式互感器同步方法，其特征在于，所述 PPS的頻率為IHz，合并單元的采樣率為4000Hz。
9.根據(jù)權(quán)利要求1-8中任一項所述的基于秒脈沖的電子式互感器同步方法，其特征 在于所述主時鐘是北斗或GPS時鐘服務器。
全文摘要
本發(fā)明涉及基于秒脈沖的電子式互感器同步方法，合并單元接收智能變電站中同步系統(tǒng)主時鐘輸出的秒脈沖PPS，合并單元利用其內(nèi)的現(xiàn)場門編程門陣列FPGA檢測PPS信號，根據(jù)晶振計數(shù)濾除干擾脈沖，合并單元中的DSP根據(jù)PPS準時時刻以及合并單元的采樣率確定插值時刻，即重采樣時刻，同時DSP通過動態(tài)調(diào)整重采樣時刻來動態(tài)補償晶振偏差；本方法不僅能識別正確的秒脈沖，而且能濾除干擾脈沖，且不影響正確的秒脈沖接收，同時在主時鐘由失步到同步切換時，能迅速跟蹤GPS時鐘的同步狀態(tài)；通過DSP動態(tài)調(diào)整重采樣時刻，在環(huán)境溫度等因素變化時，輸出數(shù)據(jù)同步誤差不大于±1us，不僅解決了累積偏差的問題，而且滿足保護、測控及計量等智能變電站中自動化裝置的要求。
文檔編號H03K5/1252GK102118007SQ20101058726
公開日2011年7月6日 申請日期2010年12月14日 優(yōu)先權(quán)日2010年12月14日
發(fā)明者周水斌, 張克元, 李富生, 李瑞生, 趙應兵, 馬朝陽 申請人:許昌許繼軟件技術(shù)有限公司, 許繼電氣股份有限公司, 許繼集團有限公司