專利名稱：時鐘調(diào)整電路和時鐘電路的調(diào)整方法
技術(shù)領(lǐng)域：
本發(fā)明屬于微電子領(lǐng)域，特別涉及一種時鐘調(diào)整電路和時鐘電路的調(diào)整方法，用 于高速高精度流水線模數(shù)轉(zhuǎn)換器。
背景技術(shù)：
隨著現(xiàn)代通信技術(shù)的發(fā)展，高速高精度模數(shù)轉(zhuǎn)換器的應(yīng)用日漸廣泛，尤其是軍事 數(shù)據(jù)通訊系統(tǒng)、數(shù)據(jù)采集系統(tǒng)對高速、高分辨率模數(shù)轉(zhuǎn)換器的需求在不斷地增加。在高速模 數(shù)轉(zhuǎn)換器中，采樣時鐘的時序誤差往往會限制一個數(shù)字I/O接口的最大速率，同時還會增 大通信鏈路的誤碼率，限制模數(shù)轉(zhuǎn)換器的動態(tài)范圍，降低其信噪比，直接影響到模數(shù)轉(zhuǎn)換器 的精度。通常來說，50%占空比的時鐘信號是保證系統(tǒng)穩(wěn)定工作的必要保障，而低抖動的 時鐘占空比穩(wěn)定電路作為高速、高精度模數(shù)轉(zhuǎn)換器的核心單元，對轉(zhuǎn)換器的信噪比(Signal to NoiseRatio，簡稱為 SNR)和有效位(Effective Number of Bits，簡稱為 ΕΝ0Β)等性能 起著至關(guān)重要的作用?，F(xiàn)有的占空比穩(wěn)定電路可以分為數(shù)字調(diào)整方式和模擬調(diào)整方式。數(shù)字調(diào)整方式 通常具有較高的環(huán)路穩(wěn)定性和較快的調(diào)整時間，但調(diào)整精度和調(diào)整的頻率范圍、占空比范 圍有限，而且結(jié)構(gòu)復(fù)雜，占用芯片面積大；相比之下，模擬調(diào)整方式則具有高精度、寬調(diào)整范 圍、結(jié)構(gòu)簡單等優(yōu)勢。模擬調(diào)整方式中最為常見的占空比檢測方式為電荷泵檢測，但由于電 荷泵存在著開關(guān)延遲，會使得控制電壓產(chǎn)生周期性紋波，而充放電電流失配、電荷注入和電 荷共享等缺點又會進(jìn)一步增加相位誤差和控制電壓的紋波。然而，目前尚未提出更加完善的占空比調(diào)整方案。

發(fā)明內(nèi)容
針對相關(guān)技術(shù)中由于電荷泵存在著開關(guān)延遲，會使得控制電壓產(chǎn)生周期性紋波， 而充放電電流失配、電荷注入和電荷共享等缺點又會進(jìn)一步增加相位誤差和控制電壓的紋 波的問題，本發(fā)明提出了一種時鐘調(diào)整電路和時鐘電路的調(diào)整方法。本發(fā)明的技術(shù)方案是這樣實現(xiàn)的一種時鐘調(diào)整電路，包括時鐘緩沖放大器，用于接收外部差分時鐘信號，將所述差分時鐘信號整形為單端 方波時鐘信號，并將所述單端方波時鐘信號輸出；鑒相器，用于接收來自所述時鐘緩沖放大器的單端方波時鐘信號和來自占空比調(diào) 整電路的反饋信號，將所述單端方波時鐘信號的相位和所述反饋信號的相位進(jìn)行比較，得 到相位差值，并將所述相位差值輸出；所述占空比調(diào)整電路，用于利用所述相位差值調(diào)整所述反饋信號的占空比，得到 調(diào)整后的反饋信號。其中，所述時鐘調(diào)整電路還包括占空比檢測電路，用于接收所述相位差值，將所述相位差值轉(zhuǎn)換為模擬電壓，并將
4所述模擬電壓輸出給所述占空比調(diào)整電路；則所述占空比調(diào)整電路具體用于通過利用所述模擬電壓調(diào)整所述反饋信號的占 空比，得到調(diào)整后的反饋信號。優(yōu)選地，所述時鐘緩沖放大器包括兩級差分放大電路和整形電路，其中，所述兩級差分放大電路用于接收所述外部差分時鐘信號，將所述外部差分時鐘信 號進(jìn)行放大處理，并將放大的所述外部差分時鐘信號發(fā)送給所述整形電路；所述整形電路用于將放大的所述外部差分時鐘信號整形為所述單端方波時鐘信號。其中，所述鑒相器包括第一支路、第二支路、基本RS觸發(fā)電路；其中，所述第一支路包括第一延遲單元和第一與非門，所述第一與非門用于對所 述單端方波時鐘信號和經(jīng)過所述第一延遲單元的所述單端方波時鐘信號執(zhí)行與非操作，并 將執(zhí)行所述與非操作的結(jié)果輸入到所述基本RS觸發(fā)器；所述第二支路包括第二延遲單元和第二與非門，所述第二與非門用于對所述反饋 信號和經(jīng)過所述第二延遲單元的所述反饋信號執(zhí)行與非操作，并將執(zhí)行所述與非操作的結(jié) 果輸入到所述基本RS觸發(fā)器；所述基本RS觸發(fā)器用于根據(jù)執(zhí)行所述與非操作后的單端方波時鐘信號和執(zhí)行所 述與非操作后的反饋信號得到相位差值，并將所述相位差值輸出。優(yōu)選地，所述第一延遲單元由M個反相器串聯(lián)組成，其中，M為奇數(shù)；所述第二延遲 單元由N個反相器串聯(lián)組成，其中，N為奇數(shù)。其中，所述占空比檢測電路包括連續(xù)時間積分器和共源級放大器，其中，所述連續(xù) 時間積分器接收所述相位差值，將所述相位差值轉(zhuǎn)換為模擬電壓，并將所述模擬電壓發(fā)送 給所述共源級放大器，所述共源級放大器將所述模擬電壓執(zhí)行反相處理。其中，所述占空比調(diào)整電路包括延遲線和鎖存器，其中，所述延遲線利用所述相位 差值調(diào)整所述反饋信號的占空比，得到調(diào)整后的反饋信號，并將調(diào)整后的所述反饋信號發(fā) 送給所述鎖存器，所述鎖存器接收調(diào)整后的所述反饋信號，將調(diào)整后的所述反饋信號整形 為方波信號。優(yōu)選地，所述鎖存器包括P個串聯(lián)的反相器，所述鎖存器還包括一個與所述P個反 相器中的任意一個反向連接的反相器，其中，P為奇數(shù)。一種時鐘電路的調(diào)整方法，包括時鐘緩沖放大器接收外部差分時鐘信號，將所述差分時鐘信號整形為單端方波時 鐘信號，并將所述單端方波時鐘信號輸出；鑒相器接收來自所述時鐘緩沖放大器的單端方波時鐘信號和來自占空比調(diào)整電 路的反饋信號，將所述單端方波時鐘信號的相位和所述反饋信號的相位進(jìn)行比較，得到相 位差值，并將所述相位差值輸出；所述占空比調(diào)整電路利用所述相位差調(diào)整所述反饋信號的占空比，得到調(diào)整后的 反饋信號。其中，所述調(diào)整方法還包括占空比檢測電路接收所述相位差值，將所述相位差值轉(zhuǎn)換為模擬電壓，并將所述模擬電壓輸出給所述占空比調(diào)整電路；則所述占空比調(diào)整電路利用所述相位差調(diào)整所述反饋信號的占空比，得到調(diào)整后 的反饋信號的處理包括所述占空比調(diào)整電路利用所述模擬電壓調(diào)整所述反饋信號的占空比，得到調(diào)整后 的反饋信號。借助于本發(fā)明的上述技術(shù)方案，通過將差分信號轉(zhuǎn)換為方波信號，并將方波信號 與反饋信號進(jìn)行比較得到相位差，之后根據(jù)相位差來調(diào)整占空比，能夠有效減少占空比調(diào) 整處理和硬件實現(xiàn)的復(fù)雜度，提高調(diào)整的速度，并且能夠減小相位誤差和控制電壓的紋波 的產(chǎn)生，提高調(diào)整的精確度。


圖1是根據(jù)本發(fā)明實施例的時鐘調(diào)整電路的結(jié)構(gòu)框圖2a是根據(jù)本發(fā)明實施例的時鐘緩沖放大器中的兩級差分放大電路的電路圖
圖2b是根據(jù)本發(fā)明實施例的時鐘緩沖放大器中的整形電路的電路圖3a是根據(jù)本發(fā)明實施例的鑒相器的電路圖3b是根據(jù)本發(fā)明實施例的鑒相器中的延遲單元的電路圖4a是根據(jù)本發(fā)明實施例的鑒相器的工作波形圖的一個實例；
圖4b是根據(jù)本發(fā)明實施例的鑒相器的工作波形圖的另一個實例；
圖5是根據(jù)本發(fā)明實施例的占空比檢測電路的電路圖6a是根據(jù)本發(fā)明實施例的占空比檢測電路的工作波形圖的第一 個實例；
圖6b是根據(jù)本發(fā)明實施例的占空比檢測電路的工作波形圖的第二.個實例；
圖6c是根據(jù)本發(fā)明實施例的占空比檢測電路的工作波形圖的第三個實例；
圖7a是根據(jù)本發(fā)明實施例的占空比調(diào)整電路的電路圖7b是根據(jù)本發(fā)明實施例的占空比調(diào)整電路中的鎖存器的電路圖8是根據(jù)本發(fā)明實施例的占空比調(diào)整電路的工作波形圖9是根據(jù)本發(fā)明實施例的時鐘電路的調(diào)整方法的流程圖。
具體實施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及具體實施 例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)該理解，此處所描述的具體實施例僅用于解釋本發(fā) 明，并不用于限定本發(fā)明。圖1是根據(jù)本發(fā)明實施例的時鐘調(diào)整電路的結(jié)構(gòu)框圖，如圖1所示，該占空比調(diào)整 電路包括時鐘緩沖放大器10，用于接收外部差分時鐘信號，將差分時鐘信號整形為單端方 波時鐘信號，并將單端方波時鐘信號輸出；鑒相器20，用于接收來自時鐘緩沖放大器的單端方波時鐘信號和來自占空比調(diào)整 電路40的反饋信號，將單端方波時鐘信號的相位和反饋信號的相位進(jìn)行比較，得到相位差 值，并將相位差值輸出；占空比調(diào)整電路40，用于利用相位差值調(diào)整反饋信號的占空比，得到調(diào)整后的反饋信號。然后，再將該調(diào)整后的反饋信號輸入到鑒相器20中，重復(fù)執(zhí)行，直至單端方波時鐘 信號的相位和反饋信號的相位差值為，其中，η為奇數(shù)。進(jìn)一步地，該時鐘調(diào)整電路還包括占空比檢測電路30，用于接收相位差值，將相位差值轉(zhuǎn)換為模擬電壓，并將模擬電 壓輸出給占空比調(diào)整電路，則占空比調(diào)整電路40具體用于通過利用模擬電壓調(diào)整反饋信 號的占空比，得到調(diào)整后的反饋信號。具體地，時鐘緩沖放大器10包括兩級差分放大電路和整形電路，其中，兩級差分 放大電路用于接收外部差分時鐘信號，將外部差分時鐘信號進(jìn)行放大處理，并將放大的外 部差分時鐘信號發(fā)送給整形電路；整形電路用于將放大的外部差分時鐘信號整形為單端方 波時鐘信號。由于本發(fā)明采用了兩級差分放大電路，因此能夠達(dá)到較好的共模噪聲抑制效果； 并且，對于輸入管可以采用BJT，這樣，與同尺寸MOS管相比寄生電容小，且由于BJT是體遷 移率而MOS管是面遷移率，會使得BJT比MOS管工作速度快，有效改善高頻特性。鑒相器20包括第一支路、第二支路、基本RS觸發(fā)電路；其中，第一支路包括第一 延遲單元和第一與非門，第一與非門用于對單端方波時鐘信號和經(jīng)過第一延遲單元的單端 方波時鐘信號執(zhí)行與非操作，并將執(zhí)行與非操作的結(jié)果輸入到基本RS觸發(fā)器；第二支路包 括第二延遲單元和第二與非門，第二與非門用于對反饋信號和經(jīng)過第二延遲單元的反饋信 號執(zhí)行與非操作，并將執(zhí)行與非操作的結(jié)果輸入到基本RS觸發(fā)器；基本RS觸發(fā)器用于根據(jù) 執(zhí)行與非操作后的單端方波時鐘信號和執(zhí)行與非操作后的反饋信號得到相位差值，并將相 位差值輸出。其中，第一延遲單元由M個反相器串聯(lián)組成，其中，M為奇數(shù)；第二延遲單元由 N個反相器串聯(lián)組成，其中，N為奇數(shù)。并且，由于本發(fā)明采用了帶有延遲單元的鑒相器，因此可保持調(diào)整前后輸出時鐘 信號(CKot)與鑒相器輸入信號(CK)上升沿對齊，便于與延遲鎖相環(huán)結(jié)合，提高鎖定速度；占空比檢測電路30包括連續(xù)時間積分器和共源級放大器，其中，連續(xù)時間積分器 接收相位差值，將相位差值轉(zhuǎn)換為模擬電壓，并將模擬電壓發(fā)送給共源級放大器，共源級放 大器將模擬電壓執(zhí)行反相處理。占空比調(diào)整電路40包括延遲線和鎖存器，其中，延遲線利用相位差值調(diào)整反饋信 號的占空比，得到調(diào)整后的反饋信號，并將調(diào)整后的反饋信號發(fā)送給鎖存器，鎖存器接收調(diào) 整后的反饋信號，將調(diào)整后的反饋信號整形為方波信號。優(yōu)選地，鎖存器包括P個串聯(lián)的反 相器，鎖存器還包括一個與P個反相器中的任意一個反向連接的反相器，其中，P為奇數(shù)。根據(jù)本發(fā)明的另一實施例，還提供了一種時鐘調(diào)整電路，該電路是基于延遲鎖相 環(huán)的低抖動時鐘穩(wěn)定電路，能夠?qū)r鐘占空比穩(wěn)定在50%左右，從而有效提高占空比調(diào)節(jié) 范圍與調(diào)整精度。參照圖1，本發(fā)明的時鐘調(diào)整電路(也可稱為時鐘穩(wěn)定電路)包括緩沖放大器10、 鑒相器20、占空比檢測電路30、占空比調(diào)整電路40。其中，時鐘緩沖放大器用于接收來自 ADC外部的小擺幅差分時鐘信號，將其轉(zhuǎn)換為單端輸出的方波信號，并使其與轉(zhuǎn)換器采樣時 鐘輸入電平兼容，這種結(jié)構(gòu)對共模噪聲具有較強(qiáng)的抑制能力；鑒相器第一輸入端接收時鐘 緩沖放大器產(chǎn)生的時鐘信號，第二輸入端接收來自占空比調(diào)整電路的反饋信號，并對兩時 鐘信號的上升沿進(jìn)行檢測，完成相位比較功能；占空比檢測電路接收來自鑒相器第一輸出端的時鐘信號，將其占空比信息轉(zhuǎn)化為電壓信息并輸出；占空比調(diào)整電路根據(jù)占空比檢測 電路輸出的電壓信息，對輸出信號做出相應(yīng)調(diào)整并反饋至鑒相器的第二輸入端。鑒相器第 一輸出端的時鐘信號為本發(fā)明所設(shè)計的時鐘穩(wěn)定電路的最終輸出，其占空比約為50%。下面結(jié)合附圖對時鐘緩沖放大器、鑒相器、占空比檢測電路和占空比調(diào)整電路的 結(jié)構(gòu)和工作原理分別進(jìn)行說明。本發(fā)明中使用的時鐘緩沖放大器包括兩級差分放大電路(101)和整形電路 (102)，其中，圖加是兩級差分放大電路的電路圖，圖2b是整形電路的電路圖。如圖加所 示，兩級差分放大電路接收來自ADC外部的小擺幅差分時鐘信號(CKN，CKP)，對其進(jìn)行預(yù)放 大。差分放大器對共模噪聲具有良好的抑制能力，這里的輸入對管采用BJT，與同尺寸MOS 管相比寄生電容小，且由于BJT是體遷移率而MOS管是面遷移率，導(dǎo)致BJT比MOS管工作速 度快，高頻特性得到本質(zhì)改善。如圖2b所示，整形電路(10 將來自全差分放大器的雙端 信號轉(zhuǎn)換為單端方波信號。第一晶體管(Pl)截止時，第四晶體管(擬)也截止，第二晶體 管(P2)由于與第一晶體管(Pl)相位相反處在線性區(qū)，第二晶體管(P2)的漏端輸出高電平 (VDD)；第一晶體管(Pl)處在線性區(qū)時，第四晶體管(N2)也進(jìn)入線性區(qū)，第二晶體管(P2) 由于與第一晶體管(Pl)相位相反發(fā)生截止，第四晶體管(N2)的漏端輸出低電平(GND)，這 種結(jié)構(gòu)能夠使輸出信號擺幅達(dá)到最大，配合后級的反相器(INVO)對信號進(jìn)行整形。通過對 反相器(INVO)的參數(shù)進(jìn)行合理的設(shè)置，可使其開關(guān)閾值處在VDD/2，這樣得到的方波信號 (CK)占空比就接近50%;反相器(INVO)輸出信號(CK)的占空比越接近50%，后級占空比 穩(wěn)定電路達(dá)到鎖定時所用的時間就越短。圖3a是根據(jù)本發(fā)明實施例的鑒相器的電路圖，圖北是根據(jù)本發(fā)明實施例的鑒 相器中的延遲單元的電路圖。如圖3a所示，鑒相器20采用反相器鏈實現(xiàn)的延遲單元 201 (即上文的第一延遲單元)和延遲單元202 (即上文的第二延遲單元)、兩輸入與非門 (NAND2_1,NAND2_2)和基本RS觸發(fā)器(20 連接組成。在該結(jié)構(gòu)中，鑒相器第一輸入端接 時鐘緩沖放大器10的輸出信號(CK)，第二輸入端接占空比調(diào)整電路的反饋信號(CKvaJ。 兩輸入信號經(jīng)過延遲單元后并各自與自身信號相與非，其輸出(CK3，CK4)經(jīng)過RS觸發(fā)器后 完成鑒相功能。其中，與非門(NAND2_1，NAND2_2)的輸出信號(CK3，CK4)為一窄脈沖(這 里假定CK3、CK4的低電平持續(xù)時間為脈沖寬度，對其它信號采取默認(rèn)說法)，脈沖寬度為延 遲單元O01，202)的延遲時間，其下降沿與鑒相器第一輸入端信號(CK)的上升沿同步；該 窄脈沖用于在固定時間對占空比調(diào)整電路中的電容(C3)充放電，并可在調(diào)整過程中避免 信號CKv■的下降沿與上升沿重合。RS觸發(fā)器是通過檢測兩輸入信號(CK，CKvcdl)的上升 沿，并以輸出信號(CKot)的脈沖寬度表示兩輸入信號的相位差的。當(dāng)兩輸入信號相位差為 η π (η為奇數(shù))時，鑒相器輸出信號(CKqut)的占空比為50%，占空比檢測電路30輸出電壓 穩(wěn)定，占空比調(diào)整電路40不做調(diào)整，電路發(fā)生鎖定；若輸出時鐘信號(CKott)的占空比發(fā)生 失配，在調(diào)整過程中，占空比調(diào)整電路40保持輸出信號(CKvaJ下降沿不變，僅將其上升沿 延遲或提前，直到輸出時鐘信號占空比達(dá)到50%為止。如圖3b所示，延遲單元201和延遲 單元202分別由七個反相器串聯(lián)組成。圖4為本發(fā)明中使用的鑒相器的工作波形。當(dāng)輸出時鐘信號(CKot)占空比小于 50%時，占空比調(diào)整電路的反饋信號(CKvaJ上升沿推遲，脈寬變窄，使得鑒相器兩輸入信 號的相位差增大，輸出信號(CKott)脈寬展寬，直到占空比達(dá)到50%時為止；當(dāng)輸出時鐘信號(CKott)占空比大于50%時，占空比調(diào)整電路的反饋信號(CK·)上升沿提前，脈寬展寬， 使得鑒相器兩輸入信號的相位差減小，輸出信號(CKot)脈寬變窄，直到占空比達(dá)到50%為 止。在此過程中，被調(diào)整信號(CKvaJ的下降沿保持不變，始終保持與鑒相器第一輸入端信 號(CK)的上升沿對齊。圖5是根據(jù)本發(fā)明實施例的占空比檢測電路的電路圖，如圖5所示，本發(fā)明中使用 的占空比檢測電路包括連續(xù)時間積分器301和共源級放大器302。具體地，占空比檢測電路 30由運(yùn)放(OA)、積分電阻(Rl)、積分電容(R2)實現(xiàn)的積分器(301)和第五晶體管(P3)、第 六晶體管(N3)、電容(以)實現(xiàn)的共源級放大器302連接組成。其中，連續(xù)時間積分器301 由積分電阻(Rl)、積分電容(Cl)和運(yùn)放(OA)組成；共源級放大器302由第五晶體管(P3)、 第六晶體管(N； )和充放電電容(以)組成。積分電容兩端分別跨接在運(yùn)放的反相輸入端和 輸出端，積分器的正相輸入端接大小為VDD/2的基準(zhǔn)電壓(VREF)，反相輸入端通過電阻接 鑒相器20的第一輸出端。積分器用于檢測輸入信號(CKott)的占空比信息，并將以電壓信號 輸出；當(dāng)輸入信號(CKqut)占空比為50%時，共源級放大器的輸出信號(Vaw)與積分器的輸 出電壓(Vq)保持穩(wěn)定，當(dāng)輸入信號(CKqut)占空比偏離50%時，共源級放大器的輸出(Vaw) 與積分器的輸出電壓(V向相反方向變化。由于積分器的基準(zhǔn)電壓決定其輸出控制電壓的大小，必要時，可通過改變積分器 的基準(zhǔn)電壓，來對時鐘穩(wěn)定電路輸出時鐘信號的占空比進(jìn)行靈活的調(diào)整。圖6a至6c為本發(fā)明中使用的占空比檢測電路的工作波形。如圖6a至6c所示， 當(dāng)輸入時鐘信號(CKqut)為低電平時，電容充電，積分器的輸出電壓(Vq)線性上升；當(dāng)輸入 時鐘信號(CKott)為高電平時，電容放電，積分器的輸出電壓(Vtj)線性下降；無論電容充電 還是放電狀態(tài)，積分器輸出電壓的上升斜率與下降斜率均相等，積分器的輸出為三角波。如 圖6a所示，當(dāng)輸入時鐘信號(CKqut)的占空比為50%時，由于上升時間與下降時間相等，積 分器輸出電壓為圍繞一共模電壓上下波動的三角波；如圖6b所示，當(dāng)輸入時鐘信號(CKqut) 占空比小于50%時，上升時間大于下降時間，積分器輸出電壓為逐漸上升的三角波；如圖 6c所示，當(dāng)輸入時鐘信號(CKqut)占空比大于50%時，上升時間小于下降時間，積分器輸出 電壓為逐漸下降的三角波。時間常數(shù)τ = Rl ·α的大小決定積分器的檢測精度，τ越大， 精度越高，積分器輸出達(dá)到穩(wěn)定所需時間越長；通過適當(dāng)提高時間常數(shù)τ的大小，可提高 整個時鐘穩(wěn)定電路的性能，使輸出信號(CKot)的占空比接近50%，降低時鐘抖動。圖7a是根據(jù)本發(fā)明實施例的占空比調(diào)整電路中的電路圖，圖7b是根據(jù)本發(fā)明實 施例的占空比調(diào)整電路中的鎖存器的電路圖。如圖7a所示，本發(fā)明中使用的占空比調(diào)整電 路包括壓控延遲線401和鎖存器402。具體地，占空比調(diào)整電路40由第七晶體管(P4)、第 八晶體管(N4)、第九晶體管(N5)、電容(C3)實現(xiàn)的壓控延遲線(401)和多個反相器(INV1， INV2, INV3, INV4)實現(xiàn)的鎖存器(402)組成。其中，壓控延遲線由第七晶體管(P4)、第八 晶體管(N4)、第九晶體管(N5)和電容(C3)組成，鎖存器由四個反相器(INV1, INV2, INV3, INV4)組成，反相器INV2與INV4首尾相接，鎖存器對壓控延遲線的輸出信號鎖存并完成反 相功能。壓控延遲線第一輸入端的信號(CD)為一窄脈沖(假定CK3、CK4的低電平持續(xù)時 間為脈沖寬度)，其下降沿與鑒相器第一輸入端信號(CK3)的上升沿同步，用于在固定時間 對電容(C3)充放電。當(dāng)壓控延遲線第一輸入端的信號(CK3)為低電平時，第七晶體管(P4) 導(dǎo)通，第八晶體管(N4)截止，電容(C3)通過第七晶體管(P4)充電，當(dāng)其為高電平時，第七晶體管(P4)截止，第八晶體管(N4)導(dǎo)通，電容(O)通過八晶體管(N4)和第九晶體管(N5) 放電，放電時間的長短將決定占空比調(diào)整電路輸出信號(CKvmJ上升沿的發(fā)生時間。圖8為本發(fā)明中使用的占空比調(diào)整電路的工作波形，如圖8所示，當(dāng)時鐘穩(wěn)定電路 輸出信號(CKqut)的占空比小于50%時，壓控延遲線第二輸入端上的電壓(CKaw)下降，流過 第九晶體管(N5)的電流減小，由Q = IT可知，由于電流減小，放電時間延長，輸出時鐘信號 (CKvcdl)的上升沿將會推遲，鑒相器兩輸入端信號的相位差增大，輸出信號(CKott)占空比逐 漸增大，直到達(dá)到50%為止。由于總是在固定時刻對電容(C3)充電，壓控延遲線輸出信號 的上升沿總是發(fā)生在固定時刻，在調(diào)整過程中輸出信號(CKvmJ的上升沿不會發(fā)生與 下降沿重合的現(xiàn)象。當(dāng)時鐘穩(wěn)定電路輸出信號(CKqut)的占空比大于50%時，壓控延遲線第 二輸入端上的電壓(CKaw)上升，流過第九晶體管(陽)的電流增大，放電時間縮短，輸出時 鐘信號(CKvaJ的上升沿將會提前，鑒相器兩輸入端信號的相位差減小，輸出信號(CKott)占 空比逐漸減小，直到達(dá)到50%為止。圖9是根據(jù)本發(fā)明實施例的時鐘電路的調(diào)整方法的流程圖，如圖9所示，該方法包 括步驟S901，時鐘緩沖放大器接收外部差分時鐘信號，將差分時鐘信號整形為單端 方波時鐘信號，并將單端方波時鐘信號輸出；步驟S903，鑒相器接收來自時鐘緩沖放大器的單端方波時鐘信號和來自占空比調(diào) 整電路的反饋信號，將單端方波時鐘信號的相位和反饋信號的相位進(jìn)行比較，得到相位差 值，并將相位差值輸出；步驟S905，占空比調(diào)整電路利用相位差調(diào)整反饋信號的占空比，得到調(diào)整后的反 饋信號。然后，再將該調(diào)整后的反饋信號輸入到鑒相器20中，重復(fù)執(zhí)行步驟S903和步驟 S905，直至單端方波時鐘信號的相位和反饋信號的相位差值為η π，其中，n為奇數(shù)。優(yōu)選地，在步驟S903中，占空比檢測電路可以接收相位差值，將相位差值轉(zhuǎn)換為 模擬電壓，并將模擬電壓輸出給占空比調(diào)整電路；這樣，在步驟S905中，則占空比調(diào)整電路 利用相位差調(diào)整反饋信號的占空比，得到調(diào)整后的反饋信號的處理包括占空比調(diào)整電路 利用模擬電壓調(diào)整反饋信號的占空比，得到調(diào)整后的反饋信號。本發(fā)明的時鐘穩(wěn)定電路包括時鐘緩沖放大器、鑒相器、占空比檢測電路和占空比 調(diào)整電路。外部差分時鐘信號經(jīng)時鐘緩沖放大器后被整形為方波，再與來自占空比調(diào)整電 路的反饋信號通過鑒相器進(jìn)行相位差的比較，將得到的輸出信號送至占空比檢測電路，占 空比檢測電路檢測信號的占空比信息并以電壓信息輸出，占空比調(diào)整電路接收占空比檢測 電路的輸出電壓，并將輸出信號反饋至鑒相器的第二輸入端，從而實現(xiàn)占空比的穩(wěn)定。綜上所述，借助于本發(fā)明的上述技術(shù)方案，通過將差分信號轉(zhuǎn)換為方波信號，并將 方波信號與反饋信號進(jìn)行比較得到相位差，之后根據(jù)相位差來調(diào)整占空比，能夠有效減少 占空比調(diào)整處理和硬件實現(xiàn)的復(fù)雜度，提高調(diào)整的速度，并且能夠減小相位誤差和控制電 壓的紋波的產(chǎn)生，提高調(diào)整的精確度。另外，在具體實現(xiàn)過程中，時鐘緩沖放大器可以采用兩級差分放大電路來達(dá)到更 好的共模噪聲抑制效果；并且，輸入管可以采用BJT，與同尺寸MOS管相比寄生電容小，且由 于BJT是體遷移率而MOS管是面遷移率，導(dǎo)致BJT比MOS管工作速度快，高頻特性得到本質(zhì)改善。
10
此外，由于采用了帶延遲單元的鑒相器結(jié)構(gòu)，可保持調(diào)整前后輸出時鐘信號 (CKout)與鑒相器輸入信號(CK)上升沿對齊，便于與延遲鎖相環(huán)結(jié)合，提高鎖定速度；由于 本發(fā)明采用了連續(xù)時間積分器，使得積分電路輸出電壓的相對誤差與運(yùn)放的開環(huán)增益、積 分時間常數(shù)Rl · Cl成反比，通過設(shè)計高的運(yùn)放開環(huán)增益與積分時間常數(shù)，可提高占空比檢 測精度，降低時鐘抖動；并且，由于積分器的基準(zhǔn)電壓決定其輸出控制電壓的大小，必要時， 可通過改變積分器的基準(zhǔn)電壓，來對時鐘穩(wěn)定電路輸出時鐘信號的占空比進(jìn)行靈活的調(diào) 整；此外，本發(fā)明的電路結(jié)構(gòu)對電路、工藝失配抑制能力強(qiáng)，能夠進(jìn)一步避免產(chǎn)生時鐘抖動。以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精 神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種時鐘調(diào)整電路，其特征在于，包括時鐘緩沖放大器，用于接收外部差分時鐘信號，將所述差分時鐘信號整形為單端方波 時鐘信號，并將所述單端方波時鐘信號輸出；鑒相器，用于接收來自所述時鐘緩沖放大器的單端方波時鐘信號和來自占空比調(diào)整電 路的反饋信號，將所述單端方波時鐘信號的相位和所述反饋信號的相位進(jìn)行比較，得到相 位差值，并將所述相位差值輸出；所述占空比調(diào)整電路，用于利用所述相位差值調(diào)整所述反饋信號的占空比，得到調(diào)整 后的反饋信號。
2.根據(jù)權(quán)利要求1所述的時鐘調(diào)整電路，其特征在于，所述時鐘調(diào)整電路還包括 占空比檢測電路，用于接收所述相位差值，將所述相位差值轉(zhuǎn)換為模擬電壓，并將所述模擬電壓輸出給所述占空比調(diào)整電路；則所述占空比調(diào)整電路具體用于通過利用所述模擬電壓調(diào)整所述反饋信號的占空比， 得到調(diào)整后的反饋信號。
3.根據(jù)權(quán)利要求1所述的時鐘調(diào)整電路，其特征在于，所述時鐘緩沖放大器包括兩級 差分放大電路和整形電路，其中，所述兩級差分放大電路用于接收所述外部差分時鐘信號，將所述外部差分時鐘信號進(jìn) 行放大處理，并將放大的所述外部差分時鐘信號發(fā)送給所述整形電路；所述整形電路用于將放大的所述外部差分時鐘信號整形為所述單端方波時鐘信號。
4.根據(jù)權(quán)利要求1所述的時鐘調(diào)整電路，其特征在于，所述鑒相器包括 第一支路、第二支路、基本RS觸發(fā)電路；其中，所述第一支路包括第一延遲單元和第一與非門，所述第一與非門用于對所述單 端方波時鐘信號和經(jīng)過所述第一延遲單元的所述單端方波時鐘信號執(zhí)行與非操作，并將執(zhí) 行所述與非操作的結(jié)果輸入到所述基本RS觸發(fā)器；所述第二支路包括第二延遲單元和第二與非門，所述第二與非門用于對所述反饋信號 和經(jīng)過所述第二延遲單元的所述反饋信號執(zhí)行與非操作，并將執(zhí)行所述與非操作的結(jié)果輸 入到所述基本RS觸發(fā)器；所述基本RS觸發(fā)器用于根據(jù)執(zhí)行所述與非操作后的單端方波時鐘信號和執(zhí)行所述與 非操作后的反饋信號得到相位差值，并將所述相位差值輸出。
5.根據(jù)權(quán)利要求4所述的時鐘調(diào)整電路，其特征在于， 所述第一延遲單元由M個反相器串聯(lián)組成，其中，M為奇數(shù)； 所述第二延遲單元由N個反相器串聯(lián)組成，其中，N為奇數(shù)。
6.根據(jù)權(quán)利要求2所述的時鐘調(diào)整電路，其特征在于，所述占空比檢測電路包括連續(xù) 時間積分器和共源級放大器，其中，所述連續(xù)時間積分器接收所述相位差值，將所述相位差 值轉(zhuǎn)換為模擬電壓，并將所述模擬電壓發(fā)送給所述共源級放大器，所述共源級放大器將所 述模擬電壓執(zhí)行反相處理。
7.根據(jù)權(quán)利要求1所述的時鐘調(diào)整電路，其特征在于，所述占空比調(diào)整電路包括延遲 線和鎖存器，其中，所述延遲線利用所述相位差值調(diào)整所述反饋信號的占空比，得到調(diào)整后 的反饋信號，并將調(diào)整后的所述反饋信號發(fā)送給所述鎖存器，所述鎖存器接收調(diào)整后的所 述反饋信號，將調(diào)整后的所述反饋信號整形為方波信號。
8.根據(jù)權(quán)利要求7所述的時鐘調(diào)整電路，其特征在于，所述鎖存器包括P個串聯(lián)的反相 器，所述鎖存器還包括一個與所述P個反相器中的任意一個反向連接的反相器，其中，P為奇數(shù)。
9.一種時鐘電路的調(diào)整方法，其特征在于，包括時鐘緩沖放大器接收外部差分時鐘信號，將所述差分時鐘信號整形為單端方波時鐘信 號，并將所述單端方波時鐘信號輸出；鑒相器接收來自所述時鐘緩沖放大器的單端方波時鐘信號和來自占空比調(diào)整電路的 反饋信號，將所述單端方波時鐘信號的相位和所述反饋信號的相位進(jìn)行比較，得到相位差 值，并將所述相位差值輸出；所述占空比調(diào)整電路利用所述相位差調(diào)整所述反饋信號的占空比，得到調(diào)整后的反饋 信號。
10.根據(jù)權(quán)利要求9所述的調(diào)整方法，其特征在于，所述調(diào)整方法還包括占空比檢測電路接收所述相位差值，將所述相位差值轉(zhuǎn)換為模擬電壓，并將所述模擬 電壓輸出給所述占空比調(diào)整電路；則所述占空比調(diào)整電路利用所述相位差調(diào)整所述反饋信號的占空比，得到調(diào)整后的反 饋信號的處理包括所述占空比調(diào)整電路利用所述模擬電壓調(diào)整所述反饋信號的占空比，得到調(diào)整后的反饋信號。
全文摘要
本發(fā)明提供一種時鐘調(diào)整電路和時鐘電路的調(diào)整方法，包括時鐘緩沖放大器，用于接收外部差分時鐘信號，將差分時鐘信號整形為單端方波時鐘信號，并將單端方波時鐘信號輸出；鑒相器，用于接收來自時鐘緩沖放大器的單端方波時鐘信號和來自占空比調(diào)整電路的反饋信號，將單端方波時鐘信號的相位和反饋信號的相位進(jìn)行比較，得到相位差值，并將相位差值輸出；占空比調(diào)整電路，用于利用相位差值調(diào)整反饋信號的占空比，得到調(diào)整后的反饋信號。本發(fā)明將差分信號整形為單端方波時鐘信號后與反饋信號進(jìn)行比較得到相位差，根據(jù)相位差來調(diào)整占空比，能夠有效減少占空比調(diào)整處理和硬件實現(xiàn)的復(fù)雜度，能夠減小相位誤差和控制電壓的紋波的產(chǎn)生，提高調(diào)整的精確度。
文檔編號H03K5/19GK102075167SQ20101055737
公開日2011年5月25日 申請日期2010年11月22日 優(yōu)先權(quán)日2010年11月22日
發(fā)明者丁瑞雪, 劉簾曦, 彭增欣, 楊銀堂, 趙磊 申請人:西安電子科技大學(xué)