專利名稱：用于數(shù)模轉換器(dac)的積分非線性(inl)和微分非線性(dnl)校正技術的制作方法
技術領域：
本發(fā)明的實施例一般涉及數(shù)模轉換器(DAC)、包括DAC的設備、以及與DAC —起使 用以提供積分非線性(INL)校正和微分非線性(DNL)校正的方法。
背景技術：
如果當至數(shù)模轉換器(DAC)的數(shù)字輸入碼的值增加時模擬輸出始終增加，并且當 至數(shù)模轉換器(DAC)的數(shù)字輸入碼的值減小時模擬輸出始終減小，那么數(shù)模轉換器是單調 的。換言之，對于輸入碼的每次增加，單調的DAC都具有在相同方向上改變的輸出。在DAC 中，單調性質量是重要的，特別是在控制回路中使用DAC時。這是因為當在控制回路中使用 非單調DAC時，該回路會卡住(例如，在局部最小處)，這會導致DAC始終在多個輸入碼之間 觸發(fā)。兩個重要的DAC參數(shù)包括積分非線性(INL)和微分非線性(DNL)，它們定義如下。對于DAC而言，INL(通常稱為“相對正確度”)是實際DAC傳遞函數(shù)與直線的偏 差。在對偏移和增益誤差取零之后，取決于實現(xiàn)直線可以是理想線、最佳擬合直線或在傳遞 函數(shù)端點之間畫出的線。對于DAC而言，微分非線性(DNL)是連續(xù)DAC碼的理想輸出響應和測量輸出響應 之間的差。理想的DAC響應具有確實分隔開一個碼(例如，1個LSB (—個最低有效位))的 模擬輸出值，在該情況下DNL = 0。為了確保DAC是單調的，DAC必須具有小于1個最低有 效位的負DNL。另一種說法，如果DNL始終大于-1，則保證DAC是單調的。 用于提高DAC的線性的一種眾所周知的技術是通過表征DAC對給定輸入碼確定最接近的輸出電壓，并且在查找表(LUT)中存儲校正碼。這個技術基本上取N位DAC，并且重 新映射輸入碼以得到線性提高了的經(jīng)截尾的N位DAC。該類型技術的一個挑戰(zhàn)是對于通常 情況下N的任何現(xiàn)實值LUT都是極大的。此外，INL最優(yōu)化會導致小于-1. 0的DNL值，從 而產(chǎn)生非單調的DAC，如上所述這在控制回路的使用中是不合需要的。

發(fā)明內容
在離線測試DAC以提高DAC的線性并確保DAC單調的期間，執(zhí)行本發(fā)明的某些方 法。根據(jù)一個實施例，這種方法可包括確定適于接受N位數(shù)字輸入碼(例如，N= 16)的 DAC的多個子分段的INL值，確定可以用于減小到一范圍的INL值(從而提高DAC的線性) 的第一組校正碼，并且將該第一組校正碼存儲在與DAC相關聯(lián)的非易失性存儲器中，以使 第一組校正碼可在數(shù)模轉換期間訪問。此外，該方法可以包括確定用于確定INL值的多個 子分段的DNL值，確定可以用于確保DNL的所有值都>-1的第二組校正碼(從而確保DAC 是單調的)，并且將第二組校正碼存儲在與DAC相關聯(lián)的非易失性存儲器中，以使第二組校 正碼可在數(shù)模轉換期間訪問。這可包括使用分辨率的M個附加位⑶是》1的整數(shù))來將 2~N個可能的數(shù)字輸入碼中的至少一些(DAC可接受的)重新映射為2~N個以上可能的數(shù)字 輸出碼，以確保DNL的所有值都> -1。假定使用第一組校正碼執(zhí)行DNL校正，可以通過測量 或計算DNL值來確定DNL值。當將N位數(shù)字輸入碼轉換成模擬信號時，DAC可使用本發(fā)明的某些方法。根據(jù)一 個實施例，這種方法可包括在DAC的輸入處接受N位數(shù)字輸入碼，基于N位數(shù)字輸入碼的 最高有效位(MSB)的預定位數(shù)X(例如，X = 4)從第一組校正碼中選擇第一校正碼，并且基 于N位數(shù)字輸入碼從第二組校正碼中選擇第二校正碼。該方法還可以包括基于所接受的N 位數(shù)字輸入碼、所選擇的第一校正碼以及所選擇的第二校正碼產(chǎn)生N+M位數(shù)字輸出碼(M是 ^ 1的整數(shù))。此外，該方法還可以包括將N+M位數(shù)字輸出碼轉換成模擬輸出信號，其中模 擬輸出信號或其經(jīng)緩沖形式是DAC的模擬輸出。在一具體實施例中，可通過將所選擇的第 一校正碼與所接受的N位數(shù)字輸入碼相加產(chǎn)生N+M位數(shù)字輸出碼以產(chǎn)生N位經(jīng)INL校正代 碼(INLCC)。例如，通過將作為最低有效位的M個0位與N位INLCC級聯(lián)，將該N位INLCC 位擴展以產(chǎn)生N+M位INLCC的位，。然后作出N+M位INLCC是否需要DNL校正的判定。這 可通過對需要DNL校正的N+M位INLCC的范圍進行計算，并且判定N+M位INLCC是否在該 范圍中來完成。如果N+M位INLCC需要DNL校正，則基于標定形式的第二校正碼來修改N+M 位INLCC，從而產(chǎn)生N+M位數(shù)字輸出碼。如果N+M位INLCC不需要DNL校正，則使N+M位數(shù) 字輸出碼等于N+M位INLCC。在這些實施例中，分辨率的M個附加位⑶是》1的整數(shù))是/用于將至少某些 2~N個可能的數(shù)字輸入碼(DAC可以接受的)重新映射為2~N個以上可能的數(shù)字輸出碼，以 確保所有DNL的值都> -1。根據(jù)具體實施例，在與DAC相關聯(lián)的非易失性存儲器中存儲第 一組校正碼作為INL校正查找表(LUT)，且在與DAC相關聯(lián)的非易失性存儲器中存儲第二組 校正碼作為DNL校正查找表(LUT)。在這些實施例中，可以基于N位數(shù)字輸入碼的最高有效 位(MSB)的預定位數(shù)從INL校正查找表中選擇第一校正碼，并且可以基于N位數(shù)字輸入碼 的相同最高有效位(MSB)從DNL校正查找表中選擇第二校正碼。本發(fā)明的實施例還涉及一些設備，諸如DAC或包括DAC的設備。根據(jù)一個實施例，設備包括代碼校正器和原始N+M位DAC。代碼校正器適于接受N位數(shù)字輸入碼并基于N位 數(shù)字輸入碼輸出N+M位數(shù)字輸出碼。N+M位DAC適于接受代碼校正器輸出的N+M位數(shù)字碼， 并且基于所接受的N+M位數(shù)字碼輸出模擬信號。根據(jù)一個實施例，代碼校正器包括適于存 儲用于減小到一范圍的INL值的第一組校正碼的第一查找表，以及適于存儲用于確保所有 的DNL的值都> -1的第二組校正碼的第二查找表。代碼校正器適于基于N位數(shù)字輸入碼 的最高有效位的預定位數(shù)從第一查找表選擇第一校正碼，并且基于N位數(shù)字輸入碼的最高 有效位的預定位數(shù)從第二查找表選擇第二校正碼。代碼校正器基于所接受的N位數(shù)字輸入 碼、從第一查找表選擇的第一校正碼以及從第二查找表選擇的第二校正碼而產(chǎn)生N+M位數(shù) 字輸出碼。例如，代碼校正器可以使從第一查找表選擇的第一校正碼與接受到的N位數(shù)字 輸入碼相加以產(chǎn)生N位經(jīng)INL校正代碼(INLCC)。N位INLCC可被位擴展成N+M位，并且代 碼校正器可以判定N+M位INLCC是否需要DNL校正。如果N+M位INLCC需要DNL校正，則 代碼校正可以基于從第二查找表選擇的第二校正碼的定標形式來修改N+M位INLCC。如果 N+M位INLCC不需要DNL校正，則代碼校正可以具有等于N+M位INLCC的N+M位數(shù)字輸出 碼。在一個實施例中，代碼校正器包括和/或訪問適于存儲第一查找表和第二查找表的非 易失性存儲器。從下面闡明的詳細說明、附圖和權利要求書，再有的和另外的實施例和本發(fā)明實 施例的特征、方面以及優(yōu)點會變得更顯而易見。附圖簡述

圖1示出示例性分段的DAC。圖2是根據(jù)本發(fā)明一實施例的示出N位DAC 200的高級示圖。圖3A示出根據(jù)本發(fā)明一實施例的圖2的代碼校正器的細節(jié)，其中A是N位數(shù)字輸 入碼；B是N位INL經(jīng)校正的代碼(INLCC) ；C是N+M位INLCC ( S卩，位擴展的INLCC) ；D是 N+M位代碼，其X個最高有效位等于通過其ILSB遞增的C的最高有效位，而其余N+M-X個 最低有效位全為0 ；E是D-DNL校正碼的N+M位代碼；F是等于E-C的X個位代碼；G是等于 DNL校正代碼-F的X個位代碼；H是等于C或等于C-G (取決于是否為D > C > E)的N+M 位代碼。圖:3B示出根據(jù)本發(fā)明另一實施例的圖2的代碼校正器的細節(jié)，其中A是N位數(shù)字 輸入碼；B是N位經(jīng)INL校正的代碼(INLCC) ；C是N+M位INLCC (即，位擴展的INLCC) ；D’ 是N+M位代碼，其X個最高有效位等于通過其ILSB遞增的C的最高有效位，而其余N+M-X 個最低有效位全為0 ；E’是等于D’ -DNL校正碼的N+M位代碼；F’是等于E’ -C的X個位代 碼；G’是等于DNL校正代碼-F’的X個位代碼；H是等于C或等于C_G’ (取決于是否為D’ > C > E’)的N+M位代碼。圖4A示出原始的未經(jīng)校正的16+1位DAC的示例性INL曲線。圖4B示出使用根據(jù)本發(fā)明一實施例的簡單零階INL校正技術的、圖4A中表示的 DAC的經(jīng)校正INL曲線。圖5A示出在根據(jù)本發(fā)明一實施例的INL校正之后的、圖4A中表示的DAC的示例 性DNL曲線。圖5B示出根據(jù)本發(fā)明一實施例的、使用與“備用和慢生長” DNL校正技術組合的 簡單零階校正INL校正技術的、圖4A中所示DAC的經(jīng)校正的DNL曲線。
圖6示出根據(jù)本發(fā)明一實施例的、經(jīng)INL校正但尚未經(jīng)DNL校正的DAC的非單調 傳遞曲線。圖7示出使用本發(fā)明一實施例的備用和慢生長技術的經(jīng)INL校正以及DNL校正的 DAC的單調傳遞曲線。圖8示出20個DAC的組合INL曲線。圖9示出與圖8中所示相同的20個DAC的經(jīng)組合的經(jīng)校正的INL曲線，示出使用 本發(fā)明一實施例得到的INL中約為2倍的提高。圖10示出與圖8和圖9中所示相同的20個DAC的組合DNL曲線。 圖11示出與圖8中所示相同的20個DAC的經(jīng)組合的經(jīng)校正的DNL曲線，示出使 用本發(fā)明一實施例得到的DNL中約為2倍的提高。圖12是根據(jù)本發(fā)明一實施例的、用于概括一種方法的高級示圖，該方法在DAC的 離線測試期間執(zhí)行以用于提高DAC的線性和確保DAC單調。圖13是用于概括當將N位數(shù)字輸入碼轉換成模擬信號時DAC使用的一種方法的 高級示圖。
具體實施例方式對于INL校正而言，可以使用減少INL的效果的多種技術，因為這些效果技術涉及 計算要求和芯片上存儲所以會導致不同的折衷方式。如下更詳細描述地，在一個實施例中， 可對DAC的最高有效分段(例如，圖1中分段110_1)的每個子分段(除末端子分段外，用 以消除INL校正產(chǎn)生的非故意增益誤差)確定一個校正碼?？墒褂酶鞣N校正技術，包括但 不限于，零階校正(實質上是INL偏移校正)、或一階校正(INL曲線中的主拐點之間的線性 擬合)。本發(fā)明的具體實施例涉及使用查找表來減小DAC的INL而無需修改DAC輸出電壓 范圍，同時仍提供單調DAC的系統(tǒng)、設備和方法。在某些實施例中，與現(xiàn)有技術查找表相比 減小查找表的大小，并且優(yōu)選進行最小化。在各種類型DAC的情況下本發(fā)明的實施例都是有用的，這些DAC包括但不限于分 段DAC。為了說明的目的，圖1中示出示例性分段DAC 100。參考圖1，所示分段的N位DAC 100包括三個電阻器串110_1、110_2和110_3。還可以將每個電阻器串110_1、110_2和 110_3稱為DAC分段(或簡稱分段)。在圖1的例子中，第一分段110_1包括16個等加權分壓器子分段(電阻器Rl_l 到R16_l)，這些子分段基于至DAC的16位輸入碼的4個最高有效位(MSB)通過開關(未示 出)選擇性地耦合到第二電阻器串110_2。第二分段110_2包括64個等加權分壓器子分 段(電阻器Rl_2到R64_2)，這些子分段基于至DAC的16位輸入碼的后續(xù)6個位通過開關 (未示出)選擇性地耦合到第三分段110_3。第三電阻器串110_3包括64個等加權分壓器 子分段(電阻器Rl_3到R64J3)，這些子分段基于至DAC的16位輸入碼的6個最低有效位 通過開關(未示出)選擇性地耦合到DAC的輸出。第一電阻器串110_1的電阻器加權得最 多，而第三電阻器串110_3的電阻器加權得最少。分段DAC 100還包括解碼器120，該解碼器120接收至DAC的N位數(shù)字輸入碼(例 如16位)，并且控制DAC中的開關以確定接入和切斷各個分段中的哪些電阻器以在DAC輸出處產(chǎn)生模擬電壓。任選緩沖器112被示為包括在內以隔離各個分段。這僅是分段DAC的 一個例子，這并非意味著限制。已經(jīng)提供了圖1中的示例性分段DAC從而提供了可使用本 發(fā)明實施例的DAC的一個例子。然而，對于閱讀本說明書的熟悉本領域普通技術的人員，很 清楚的是本發(fā)明的實施例可使用各種其它類型的DAC。例如，當?shù)诙罡哂行AC分段(例如，110_2)被接入最高有效DAC分段(例如， 110_1)的子分段之一(例如，Rl_l到Rl_16)或與之斷開時，主進位傳遞發(fā)生在諸如DAC 100之類的分段DAC中。由于最高有效DAC分段的子分段失配，這種DAC會在這種主進位傳 遞時經(jīng)歷非單調性能。根據(jù)本發(fā)明的具體實施例，使用N+M位DAC來提高線性、減少INL效果、并且確保 DNL始終大于-1 (即，大于或等于0，或在-0. 999...和0之間)，從而始終提供單調DAC。圖2是示出根據(jù)本發(fā)明這種實施例的N位DAC 200的高級示圖。如下更詳細描 述地，將對該DAC 200進行測試且在測試時進行截尾，并且將校正碼存儲在非易失性存儲 器(例如，EEPROM或熔絲)中的芯片上，而且在需要時(例如，在啟動和在DAC輸入碼寫入 時)，可讀出和處理校正碼。參考圖2，N位DAC 200包括代碼校正器230和N+M位DAC M0，其中M是大于或等 于1的整數(shù)。還可以在N+M位DAC 240的輸出處(在N位DAC200中或N位DAC 200外部) 添加任選緩沖器250。根據(jù)本發(fā)明的實施例，在圖3A和;3B中示出代碼校正器230的其它 細節(jié)。例如，N+M位DAC 240可以與圖1所示的N位DAC相像，但是在最低有效分段110_3 中有個電阻器。例如，如果M= 1，則分段110_3可以包括27(S卩，128)個電阻器而不是 26(即，64)個電阻器，而其它分段(110_1和110_2)可以與圖1所示的相同。代碼校|H器參考圖2和3A，將通過N位DAC 200接收到的N位數(shù)字輸入碼(標號A)提供給代 碼校正器230。參考圖3A，根據(jù)一個實施例，代碼校正器230包括INL校正查找表302和DNL校 正查找表304。INL校正查找表302存儲INL校正碼，而DNL校正查找表304存儲DNL校正 碼。下面參考圖4A和4B描述用于產(chǎn)生INL校正碼的示例性技術。下面參考圖5A、5B、6和 7描述用于產(chǎn)生DNL校正碼的示例性技術。參考圖3A，INL校正查找表302使用N位數(shù)字輸入碼(標號A)的最高有效位(MSB) 的預定位數(shù)X來選擇INL校正碼(例如，X = 4)。在一個實施例中，INL校正碼包括X個符 號位，其中X個符號位的最高有效位(MSB)表示代碼是正的還是負的。通過加法器306將 使用INL校正查找表302選擇的INL校正碼與N位數(shù)字輸入碼(標號A)相加，以產(chǎn)生仍是 N位的經(jīng)INL校正代碼(INLCC)(標號B)。通過使N位代碼位擴展到N+M位代碼來使N位 INLCC (標號B)轉換成N+M位INLCC (標號C)。這可通過將N位INLCC與作為最低有效位 (LSB)的M個0位級聯(lián)來實現(xiàn)。根據(jù)一個實施例，M= I0然而，可選地M可以是大于1的 其它整數(shù)。根據(jù)一實施例，預定位數(shù)X(即，查找表302所使用的最高有效位的位數(shù))取決 于最高有效DAC分段(例如，圖1中的110_1)中的子分段(例如，圖1中的Rl_l到R16_l) 的數(shù)量。更具體地，X = log2(最高有效分段中的子分段數(shù)量)。因此，對于圖1的示例性 分段 DAC 100，X = log2 (16) = 4。將N+M位INLCC (標號C)提供給減法器310以產(chǎn)生提供給N+M位DAC240 (如圖2所示)的N+M位輸出碼(標號H)。如果N+M位INLCC (標號C)對應于經(jīng)INL校正的DAC 的傳遞曲線的非單調部分，則需要DNL校正，在該情況中減法器310從N+M位INLCC (標號 C)減去X個無符號位(標號G)，從而導致H = C-G。如以下參考圖6和7描述地，這實質 上將N+M位INLCC(標號C)重新映射在傳遞曲線下面，以便于避開傳遞曲線的非單調部分。 分辨率的M個附加位允許其發(fā)生。如果N+M位INLCC (標號C)對應于經(jīng)INL校正的DAC的 傳遞曲線的單調部分，則不需要DNL校正，并且減法器310從N+M位INLCC(標號C)減去X 個0位(例如，4個0位)，從而導致N+M位輸出碼(標號H)等于N+M位INLCC (標號C)。根據(jù)一個實施例，可如下所述地產(chǎn)生用于DNL校正的X個無符號位。仍參考圖3A，DNL校正查找表304還使用N位數(shù)字輸入碼的最高有效位的預定位 數(shù)X來選擇DNL校正碼。在一個實施例中，DNL校正碼包括X個無符號位(例如，X = 4)。如框312所示，通過X個最高有效位中的1個最低有效位來遞增N+M位INLCC (標 號C)的X個最高有效位，并且用0位來代替N+M位INLCC的其余N+M-X個最低有效位，以 產(chǎn)生N+M位代碼(標號D)。例如，假定N = 16、M = 1、X = 4以及N+M位INLCC (標號C) 是 01101010101010101，則 N+M 位代碼(標號 D)為 01110000000000000。換言之，4 個最高 有效位0110通過4個最高有效位的1個最低有效位遞增而變成為0111，而用0位來代替其 余 13 個最低有效位 1010101010101 而成為 0000000000000，產(chǎn)生 01110000000000000。N+M 位代碼(標號D)對應于引起主進位傳遞的下一個較高代碼值。通過減法器314從N+M位代碼(標號D)中減去使用DNL校正查找表304選擇的 DNL校正碼以產(chǎn)生N+M位代碼(標號Ε)。N+M位代碼(標號D)和N+M位代碼(標號E)定 義與經(jīng)INL校正的DAC傳遞曲線的非單調部分相對應的代碼值的范圍，且代碼D是該范圍 的低端，而代碼E是該范圍的高端。換言之，如果INLCC (標號C)具有使得D>C>E的值， 則需要DNL校正。通過減法器316從N+M位代碼(標號D)減去N+M位INLCC (標號C)，以產(chǎn)生N+M 位代碼(標號F)，它規(guī)定INLCC (標號C)在代碼D之下有多遠。減法器318從使用DNL校 正查找表304選擇的DNL校正碼減去它的N+M位代碼(標號F)，以產(chǎn)生X個無符號位(標 號G)。該X個無符號位(標號G)實質上是標定的DNL校正碼。對于圖3A中的代碼校正器 230，所選擇的DNL校正碼的標定進行如下。N+M位INLCC (標號C)越接近D，F(xiàn)就越小，從 而導致G的值接近所選擇的DNL校正碼的值(因為只從所選擇的DNL校正碼中減去小的F 來產(chǎn)生G)。N+M位INLCC (標號C)離D越遠，F(xiàn)就越大，從而導致G的值比所選擇的DNL校 正碼小得多(因為從所選擇的DNL校正碼中減去較大的F來產(chǎn)生G)。當需要時，使用X個無符號位(標號G)將N+M位INLCC (標號C)重新映射到傳遞 曲線下面，以便于避開傳遞曲線的非單調部分。更具體地，在框320，判定D >C>E是真的 還是假的。如果D > C > E是真的，則這意味著應該使N+M位INLCC(標號C)重新映射到 傳遞曲線下面，以便于避開傳遞曲線的非單調部分。這是通過從N+M位INLCC (標號C)中 減去X個無符號位(標號G)以產(chǎn)生提供給N+M位DAC 240的N+M位輸出碼(標號H)而完 成的。如果在框320判定D >C>E是假的，則意味著N+M位INLCC (標號C)對應于經(jīng)INL 校正的DAC的傳遞曲線的單調部分，并且不需要DNL校正，在該情況中減法器310從N+M位 INLCC (標號C)減去X個0位(例如，4個0位)，從而導致N+M位輸出碼(標號H)等于N+M 位INLCC (標號C)。
參考圖3A描述的DNL校正對應于“備用和慢生長"DNL校正技術，這將在下面進一 步說明。可以使用“前進和慢生長”DNL校正技術來代替使用“備用和慢生長”，這也在下面 進一步說明。圖3B所示的代碼校正器230’對應于“前進和慢生長”DNL校正技術。在圖 :3B中，與圖3A部件相同的部件使用相同的標號。與圖3A比較，圖:3B中已經(jīng)改變的部件使 用相同的標號但是后面有一個撇號(例如，320改變成320’)。圖:3B和3A的比較示出例如 某些減法器已經(jīng)變成加法器以及其它改變。INL校ιΗ的示例件說明為了說明本發(fā)明實施例的INL校正技術的效果，將該校正技術應用于N = 16和M =1(即，16+1位分段的DAC)。例如，16+1位DAC可以與圖1所示的N位DAC 100相像，但 是在最低有效分段110_3中，用27( BP, 128)個電阻器來代替26(即，64)個電阻器，其它分 段110-1和110-2與圖1所示的相同。這在以上也作過說明。圖4A示出原始的、未校正的16+1位DAC的示例性INL曲線。在圖4A中，最大的 正INL約為+7(對于子分段4和7)，而最大的負INL (即，最負INL)約為_4(對于子分段 15)。因此，可以說INL具有[+7，-4]的范圍。根據(jù)一個實施例，為了校正INL，使用零階(或更高階)校正來校正最高有效分段 的非末端子分段。例如，參考圖1，分段110-1是最高有效分段，它包括16個子分段。因此， 根據(jù)一個實施例，可以對非末端子分段(即，14個中間子分段)的每一個確定校正碼。換言 之，對除末端子分段之外的最高有效分段的所有子分段執(zhí)行INL校正。保持末端子分段不 作校正，以確保DAC電壓范圍的使用。根據(jù)一個實施例，對于已經(jīng)校正了 INL的每個子分段，通過取測量到的INL值的 (所有代碼的，或僅僅是最小值和最大值的)平均的負值來計算INL校正碼。參考圖4A的 INL曲線，可以看到，對于子分段2，平均INL約為+1，對于子分段3，平均INL約為+5，對于 子分段4，平均INL約為+6...對于子分段14，平均INL約為-2，以及對于子分段15，平均 INL約為-3。因此，對于其INL如圖4A中所示的DAC的校正可以是
。如果每個校正碼是4位，并且正在存儲14個校正碼(因為末端子分段不需要存 儲)，則可以存儲總數(shù)4X14 = 56個INL校正位。在本例中，56個INL校正位可以是圖3A 和:3B中的INL校正查找表302，或包括在圖3A和中的INL校正查找表302中。圖4B示出使用簡單零階校正技術的(關于圖4A中以前表示的DAC的)經(jīng)校正的 INL曲線。圖4B示出INL已經(jīng)從圖4A中表示的原始DAC的[+7,-4]范圍減小到[+1.5,-3. 5] 范圍，降了約2倍。DNL校ιΗ的示例性說明圖5A示出在上述INL校正之后的同一個16+1位DAC的示例性DNL曲線。此時， 可以將DAC稱為經(jīng)INL校正的DAC。注意，存在許多比_1更負的負DNL尖峰，這使DAC變成 非單調的。根據(jù)一個實施例，通過使用N+M位DAC的額外分辨率，使用“備用和慢生長”或 “前進和慢生長” DNL校正技術對將使DAC成為非單調的負DNL尖峰進行校正，以壓縮負的 DNL事件之前的代碼來避開所有負DNL事件。圖5B示出已經(jīng)使用這里描述的技術經(jīng)過INL和DNL兩種校正的DAC的DNL。更 具體地，圖5B示出使用與“備用和慢生長” DNL校正技術結合的簡單零階校正INL校正技 術的經(jīng)校正DNL曲線。注意，與圖4B相比存在許多更負的DNL點。這些負的DNL事件是原始DAC的固有DNL的結果以及通過上述INL和DNL校正技術引入的負DNL的結果。然而， 有利地，DNL范圍已經(jīng)從[+2. 5,-3. 5]范圍減小到[+2. 5,-0. 5]范圍，相對于未校正DAC降 了約2倍。在本例中，DNL校正需要用于DNL校正的另外4X14 = 56位。在本例中，這56 個DNL校正位是圖3A和;3B中的DNL校正查找表304或包括在圖3A和中的DNL校正查 找表304中。圖5B示出使用與“備用和慢生長”DNL校正技術結合的簡單零階校正INL校正技 術的經(jīng)校正DNL曲線，現(xiàn)在將進行描述。根據(jù)一個實施例，“備用和慢生長” DNL校正技術從測量或計算經(jīng)INL校正的DAC 的DNL開始。上述圖5A示出經(jīng)INL校正DAC的測量到的或計算出的DNL。如果DNL比-1 更負，則使一個或多個N+M位INLCC重新映射到傳遞曲線下面并且使之緊湊，以便于避免傳 遞曲線中的DNL <-1事件。可以如此進行是因為過度提供，即，N+M位DAC的M個附加位
分辨率?，F(xiàn)在將使用圖6和7較佳地說明“備用和慢生長”技術。圖6示出已經(jīng)經(jīng)過INL 校正但是尚未經(jīng)過DNL校正的DAC的傳遞曲線。從圖6可以理解，經(jīng)INL校正的DAC具有 非單調的傳遞函數(shù)，即，它具有DNL < -1。圖7示出通過壓縮增量可以就在DNL < -1事件 之前將原始代碼重新映射為N+M DAC中的較低代碼，從而產(chǎn)生單調的傳遞函數(shù)。在圖7中， 使三個原始代碼重新映射以得到單調的DAC?？梢允褂昧硗獾牡窍嗨频姆椒▽⒋a重新 映射到傳遞曲線上面(與圖7中傳遞曲線下面相反)，并且相似地壓縮經(jīng)重新映射的代碼。 可以將這種另外的技術稱為“前進和慢生長”技術，并且會產(chǎn)生等效的單調結果?？梢允褂?圖3B中的代碼校正器230’來實現(xiàn)“前進和慢生長”技術。使用以偽-Matlab代碼寫出的以下示例性校正程序來測試本發(fā)明的具體實施例 的INL和DNL校正技術%%計算非線性([inl，dnl] = Calc_NL (dac_raw)；% %計算校正和校正INL % %%% Ex (Ex 使用最小和最大INL/分段的零階平均)％ %for segment = I (2" (inl_msb)_2)，
bgn_ind = segment * 2A(inl_lsb) + I;
end—ind = (segment + I) 2A(inl_lsb);max_inl = max (inl (bgn_ind :end_ind))；min_inl = min (inl (bgn_ind :end_ind))；
inl—adj = ceil(inl_gain * (max_inl + min_inl));code_lut(bgn_ind :end_ind)=code_lut(bgn_ind :end_ind)_inl_adj ；end% %計算經(jīng)INL校正的DAC的非線性％ %
12
[inl，dnl] = Calc_NL (code_lut (dac_raw))；% %計算校正和校正DNL % %for χ = I (length (code_lut))，if (dnl(x) < -0. 5)
correction = 2*ceil(-dnl(x));%%備用和慢生長
for γ = 0:floor(dnl_gain * correction),code_lut(χ-y) = code_lut(x-y)-floor ((correction-y))；endendend對于20條不同的DAC樣本曲線執(zhí)行Monte-Carlo (蒙特卡洛)模擬。圖8示出 20個DAC (尚未經(jīng)過INL校正)的經(jīng)組合INL曲線。圖9示出相同的20個DAC (在使用本 發(fā)明實施例進行INL校正之后)的經(jīng)組合經(jīng)校正的INL曲線，示出INL中約為2倍的改進。 圖10示出相同的20個DAC(尚未經(jīng)過DNL校正)的經(jīng)組合的DNL曲線。圖11示出相同的 20個DAC (在使用本發(fā)明實施例進行DNL校正之后)的經(jīng)組合經(jīng)校正的DNL曲線，示出DNL 中約為2倍的改進。本發(fā)明的實施例提供用于M+N位DAC的INL和DNL校正技術。模擬已經(jīng)示出使用 16+1位DAC中的額外分辨率而提高INL和DNL性能的優(yōu)良結果。所示的例子符合Monte Carlo模擬的提高水平。圖12是根據(jù)本發(fā)明實施例的、用于概括在DAC的離線測試期間執(zhí)行的、用于提高 DAC的線性以及確保DAC是單調的一種方法的高級示圖。參考圖12，在步驟1202，對于適 于接受N位數(shù)字輸入碼(例如，N= 16)的DAC的多個子分段，確定INL值(例如，在離線 測試期間測量)。例如，子分段可以是分段DAC(例如，與圖1所示的DAC相似的)的最高 有效分段的電阻器串中的電阻器。在步驟1204，確定可以用來減小到一 INL值范圍(從而 提高DAC的線性)的第一組校正碼，并且在步驟1206，將第一組校正碼(例如，作為第一查 找表)存儲在與DAC相關聯(lián)的非易失性存儲器中，以使第一組校正碼可在數(shù)碼轉換期間訪 問。在步驟1208，確定用于確定INL值的多個子分段的DNL值。假定使用第一組校正碼執(zhí) 行INL校正，就可以測量或計算這些DNL值。在步驟1201，確定可以用來確保所有的DNL值 >-1(從而確保DAC單調)的第二組校正碼，并且在步驟1212，將第二組校正碼(例如，作 為第二查找表)存儲在與DAC相關聯(lián)的非易失性存儲器中，以使第二組校正碼可在數(shù)模轉 換期間訪問。可以使用在步驟1210和1212與M(M是彡1的整數(shù))個分辨率附加位一起存 儲的代碼，使2~N個可能的數(shù)字輸入碼中的至少某一些重新映射，DAC可以接受這些至少某 一些代碼以確保所有的DNL值> -1。圖13是用來概括當將N位數(shù)字輸入碼轉換成模擬信號時DAC(已經(jīng)對其執(zhí)行過圖 12的方法)使用的一種方法的高級示圖，其中N是> 2的整數(shù)，而其中N最好> 6，甚至更好彡8。參考圖13，在步驟1302，在DAC的輸入處接受N位數(shù)字輸入碼。在步驟1304，基于 N位數(shù)字輸入碼的最高有效位的預定位數(shù)(例如4)，從第一組校正碼(可以稱之為INL校 正碼組)中選擇第一校正碼(可以稱之為INL校正碼)。在步驟1306，基于N位數(shù)字輸入 碼的最高有效位的預定位數(shù)(例如4)，從第二組校正碼(可以稱之為DNL校正碼組)中選 擇第二校正碼(可以稱之為DNL校正碼)。在步驟1308，基于所接受的N位數(shù)字輸入碼、所 選擇的第一校正碼以及所選擇的第二校正碼產(chǎn)生N+M位數(shù)字輸出碼⑶是》1的整數(shù))。在 步驟1310，將N+M位數(shù)字輸出碼轉換成模擬輸出信號。參考圖2，N+M位DAC 240可以執(zhí)行 步驟1310。模擬輸出信號或其經(jīng)緩沖形式是DAC 200的模擬輸出。再參考圖13，根據(jù)一個實施例，步驟1308可以包括步驟1312-320。在步驟1312， 將所選擇的第一校正碼與所接受的N位數(shù)字輸入碼相加以產(chǎn)生INL經(jīng)校正的碼(INLCC)，在 步驟1314將INLCC進行位擴展以產(chǎn)生N+M位INLCC (例如，通過將作為最低有效位的M個 0位與N位INLCC級聯(lián))。在步驟1316，判定N+M位INLCC是否需要DNL校正。這可以通 過計算需要DNL校正的N+M位INLCC的范圍，并且判定N+M位INLCC是否在該范圍內來完 成。如果N+M位INLCC需要DNL校正，則基于定標形式的第二校正碼修改N+M位INLCC，從 而產(chǎn)生N+M位數(shù)字輸出碼，如在步驟1318表示的。如果N+M位INLCC不需要DNL校正，則 N+M位數(shù)字輸出碼等于N+M位INLCC，如在步驟1320表示的?？梢允褂酶鶕?jù)本發(fā)明的實施例校正的DAC，例如，在控制系統(tǒng)(例如，馬達控制) 中、與視頻和音頻一起使用、用于照明控制、用于電壓基準，但是不局限于這些。上述說明是本發(fā)明較佳實施例的說明。已經(jīng)為了示意和說明的目的而提供了這些 實施例，但是并不旨在窮盡本發(fā)明或將本發(fā)明限制于所揭示的精確形式。許多修改和變化 對于熟悉本領域的技術人員是顯而易見的。選擇和描述一些實施例以便最佳地描述本發(fā)明 的原理及其實際應用，從而使其它熟悉本領域的技術人員可以理解本發(fā)明。相信稍微的修 改和變化都落在本發(fā)明的精神和范圍內。旨在使所附的權利要求書及其等效物來定義本發(fā) 明的范圍。
權利要求
1.一種與數(shù)模轉換器(DAC) —起使用的方法，所述方法包括(a)確定適用于接受N位數(shù)字輸入碼的DAC的多個子分段的積分非線性(INL)值；(b)確定可用于減小到一范圍的INL值從而提高DAC的線性的第一組校正碼；(c)將第一組校正碼存儲在與DAC相關聯(lián)的非易失性存儲器中，以使第一組校正碼可 在數(shù)碼轉換期間訪問；(d)對在步驟(a)確定了INL值的多個子分段，確定微分非線性(DNL)值；(e)確定可用來確保所有的DNL值>-1從而確保DAC單調的第二組校正碼；以及(f)將第二組校正碼存儲在與DAC相關聯(lián)的非易失性存儲器中，以使第二組校正碼可 在數(shù)碼轉換期間訪問。
2.如權利要求1所述的方法，其特征在于，在DAC的離線測試期間執(zhí)行步驟(a)、(b)、 (c)、(d)、(e)和(f)，以提高DAC的線性并確保DAC是單調的。
3.如權利要求1所述的方法，其特征在于，還包括(g)在DAC的輸入處接受N位數(shù)字輸入碼；(h)基于N位數(shù)字輸入碼的最高有效位(MSB)的預定位數(shù)從第一組校正碼中選擇第一 校正碼；(i)基于N位數(shù)字輸入碼的最高有效位(MSB)的預定位數(shù)從第二組校正碼中選擇第二 校正碼；(j)基于在步驟(g)接受的N位數(shù)字輸入碼、在步驟(h)選擇的第一校正碼以及在步驟 ⑴選擇的第二校正碼產(chǎn)生N+M位數(shù)字輸出碼；以及(k)將N+M位數(shù)字輸出碼轉換成模擬輸出信號，其中模擬輸出信號或其經(jīng)緩沖形式是 DAC的模擬輸出。
4.如權利要求3所述的方法，其特征在于，N+M位DAC包括含最高有效位和最低有效位的多個分段，其中最高有效位包括通過電 阻器實現(xiàn)的2~X個子分段；以及在步驟(h)和(i)，用于從第一組和第二組校正碼中選擇第一和第二校正碼的最高有 效位的預定位數(shù)包括X個最高有效位。
5.如權利要求3所述的方法，其特征在于，步驟(j)包括(j. 1)將在步驟(h)選擇的第一校正碼與在步驟(g)接受的N位數(shù)字輸入碼相加以產(chǎn) 生N位經(jīng)INL校正代碼(INLCC)；(j. 2)將N位INLCC進行位擴展以產(chǎn)生N+M位INLCC ； (j. 3)判定N+M位INLCC是否需要DNL校正；(j. 4)如果N+M位INLCC需要DNL校正，則基于在步驟⑴選擇的定標形式第二校正碼 修改N+M位INLCC，從而產(chǎn)生N+M位數(shù)字輸出碼；以及(j. 5)如果N+M位INLCC不需要DNL校正，則使N+M位數(shù)字輸出碼等于N+M位INLCC。
6.如權利要求3所述的方法，其特征在于，步驟(c)包括在與DAC相關聯(lián)的非易失性存儲器中存儲第一組校正碼作為INL校正查 找表(LUT)；步驟(f)包括在與DAC相關聯(lián)的非易失性存儲器中存儲第二組校正碼作為DNL校正查 找表；步驟(h)包括基于N位數(shù)字輸入碼的最高有效位的預定位數(shù)從INL校正查找表中選擇 第一校正碼；以及步驟(i)包括基于N位數(shù)字輸入碼的最高有效位的預定位數(shù)從DNL校正查找表中選擇 第二校正碼。
7.如權利要求6所述的方法，其特征在于， N = 16，M= 1，以及最高有效位的預定位數(shù)=4。
8.如權利要求3所述的方法，其特征在于，步驟(j)包括使用分辨率的一個或多個附 加位將DAC可以接受的2~N個可能的數(shù)字輸入碼中的至少某一些重新映射，以確保所有的 DNL 值〉-I0
9.如權利要求3所述的方法，其特征在于，步驟(j)包括如果未校正的結果在DNL<-1 中，則使用附加分辨率中的M位將一個或多個代碼之前和/或之后的代碼壓縮。
10.如權利要求1所述的方法，其特征在于，在步驟(d)通過測試儀測量INL值。
11.如權利要求1所述的方法，其特征在于，在步驟(d)通過測試儀測量DNL值或計算DNL 值。
12.—種與數(shù)模轉換器(DAC) —起使用的方法，所述方法包括(a)存儲可以在數(shù)碼轉換期間訪問的第一組校正碼，其中第一組校正碼用來減小到一 范圍的積分非線性(INL)值，從而提高DAC的線性；以及(b)存儲可以在數(shù)碼轉換期間訪問的第二組校正碼，其中第二組校正碼用來確保所有 的DNL值> -1，從而確保DAC是單調的。
13.如權利要求12所述的方法，其特征在于，在DAC測試期間離線執(zhí)行步驟(a)和(b) 以提高DAC的線性并確保DAC是單調的。
14.如權利要求12所述的方法，其特征在于，還包括(c)在DAC的輸入處接受N位數(shù)字輸入碼；(d)基于N位數(shù)字輸入碼的最高有效位(MSB)的預定位數(shù)從第一組校正碼中選擇第一 校正碼；(e)基于N位數(shù)字輸入碼的最高有效位(MSB)的預定位數(shù)從第二組校正碼中選擇第二 校正碼；以及(f)基于在步驟(c)接受的N位數(shù)字輸入碼、在步驟(d)選擇的第一校正碼以及在步驟 (e)選擇的第二校正碼產(chǎn)生N+M位數(shù)字輸出碼。
15.如權利要求15所述的方法，其特征在于，步驟(f)包括(f. 1)將在步驟(d)選擇的第一校正碼與在步驟(c)接受的N位數(shù)字輸入碼相添加以 產(chǎn)生N位經(jīng)INL校正代碼(INLCC)；(f. 2)將N位INLCC進行位擴展以產(chǎn)生N+M位INLCC ； (f. 3)判定N+M位INLCC是否需要DNL校正；(f. 4)如果N+M位INLCC需要DNL校正，則基于在步驟(e)選擇的定標形式第二校正碼 修改N+M位INLCC，從而產(chǎn)生N+M位數(shù)字輸出碼；以及(f. 5)如果N+M位INLCC不需要DNL校正，則使N+M位數(shù)字輸出碼等于N+M位INLCC。
16.一種設備，包括代碼校正器，適于接受N位數(shù)字輸入碼并基于N位數(shù)字輸入碼輸出N位數(shù)字輸出碼；以及N+M位DAC，適于接受代碼校正器所輸出的N+M位數(shù)字碼以及基于所接受的N+M位數(shù)字 碼輸出模擬信號；其中所述代碼校正器包括第一查找表(LUT)，適于存儲第一組校正碼，所述第一組校正碼用于減小到一范圍的積 分非線性(INL)值；以及第二查找表(LUT)，適于存儲第二組校正碼，所述第二組校正碼用于確保所有微分非線 性(DNL)值 > -1。
17.如權利要求16所述的設備，其特征在于，所述代碼校正器適于 基于N位數(shù)字輸入碼的最高有效位(MSB)的預定位數(shù)選擇第一校正碼； 基于N位數(shù)字輸入碼的最高有效位的預定位數(shù)選擇第二校正碼；以及基于所接受的N位數(shù)字輸入碼、從第一查找表中選擇的第一校正碼以及從第二查找表 中選擇的第二校正碼，產(chǎn)生N+M位數(shù)字輸出碼。
18.如權利要求17所述的設備，其特征在于，N+M位DAC包括 包括最高有效分段和最低有效分段的多個分段；其中最高有效分段包括通過電阻器實現(xiàn)的2~X個子分段；以及 其中由代碼校正器用來從第一和第二子查找表中選擇第一和第二校正碼的最高有效 位的預定位數(shù)包括X個最高有效位。
19.如權利要求17所述的設備，其特征在于，所述代碼校正器適于將從第一查找表中選擇的第一校正碼與所接受的N位數(shù)字輸入碼相加以產(chǎn)生N位經(jīng) INL校正代碼(INLCC)；將N位INLCC進行位擴展以產(chǎn)生N+M位INLCC ； 判定N+M位INLCC是否需要DNL校正；如果N+M位INLCC需要DNL校正，則基于從第二查找表選擇的定標形式的第二校正碼 修改N+M位INLCC ；以及如果N+M位INLCC不需要DNL校正，則使N+M位數(shù)字輸出碼等于N+M位INLCC。
20.如權利要求17所述的設備，其特征在于，所述代碼校正器包括和/或具有對適于存 儲第一查找表和第二查找表的非易失性存儲器的訪問權。
21.如權利要求17所述的設備，其特征在于， N = 16，M= 1，以及最高有效位的預定位數(shù)=4。
22.如權利要求16所述的設備，其特征在于，在N位DAC的離線測試期間確定第一組校 正碼和第二組校正碼。
23.如權利要求22所述的設備，其特征在于，在設備的離線測試期間測量INL值。
24.如權利要求23所述的設備，其特征在于，在設備的離線測試期間測量或計算DNL
全文摘要
對于適于接受N位數(shù)字輸入碼的DAC的多個子分段確定INL值，并且確定和存儲可以用來減小INL值的范圍(從而提高DAC的線性)的第一組校正碼。此外，對確定了INL值的多個子分段確定DNL值，并且確定和存儲可以用于保證所有的DNL值＞-1的(從而保證DAC是單調的)第二組校正碼。這可以包括使用分辨率的一個或多個附加位使(DAC可以接受的)2^N個可能的數(shù)字輸入碼中的至少某一些重新映射成2^N個以上的可能數(shù)字輸出碼，以確保所有的DNL值＞-1。此后當執(zhí)行數(shù)模轉換時使用如此存儲的第一和第二組。
文檔編號H03M1/10GK102064829SQ20101055407
公開日2011年5月18日 申請日期2010年11月11日 優(yōu)先權日2009年11月12日
發(fā)明者I·阿希 申請人:英特賽爾美國股份有限公司