專利名稱：一種并行模數(shù)轉(zhuǎn)化裝置及控制模數(shù)轉(zhuǎn)換通道偏斜的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及并行模數(shù)轉(zhuǎn)換裝置，具體涉及并行ADC裝置及其控制ADC通道偏斜的 方法。
背景技術(shù)：
模數(shù)轉(zhuǎn)換器(ADC，Analog Digital Converter)，是指一個將模擬信號轉(zhuǎn)變?yōu)閿?shù)字 信號的電子元件。模數(shù)轉(zhuǎn)換器最重要的參數(shù)是采樣率，定義了每秒從模擬信號中提取并轉(zhuǎn) 換為數(shù)字信號的樣值個數(shù)。采樣率越高，表示轉(zhuǎn)換器能夠處理輸入信號的能力越強(qiáng)，轉(zhuǎn)換器 的性能也就越好。
隨著通信產(chǎn)業(yè)向高速率，大容量，高帶寬發(fā)展的趨勢，新一代光傳輸通信系統(tǒng)，尤 其是100G以太網(wǎng)系統(tǒng)中，為了增強(qiáng)通信系統(tǒng)的傳送能力，需要將高速率的模擬信號轉(zhuǎn)換成 數(shù)字信號后進(jìn)行數(shù)字信號處理。單個ADC的采樣速率往往不能滿足要求。所以在處理高速 模擬信號時，涉及一種用多個ADC協(xié)同工作，共同完成對一路模擬信號采樣并相應(yīng)地轉(zhuǎn)換 為數(shù)字信號的裝置，這種復(fù)合裝置被稱為并行ADC裝置。
圖1為現(xiàn)有的并行ADC裝置的結(jié)構(gòu)框圖，該裝置由時鐘單元產(chǎn)生多路采樣時鐘，N 個通道的ADC并行工作，共同完成對一路模擬信號的采樣。這種方式雖然解決了高速采樣 的采樣率問題，但由于高速信號經(jīng)過不同通道采樣再復(fù)用，且由于采樣時鐘及采樣路徑等 的偏差，都會造成最終各路采樣信號之間的偏斜。并且，圖1中的“同步檢測器”在其中尚 只是一個設(shè)計設(shè)想，并沒有具體實(shí)施的結(jié)構(gòu)和相應(yīng)的功能。
目前，為了精確控制各ADC通道之間的偏斜，采用的方法是增加至少一個ADC通 道，利用多出的一個空閑通道計算任意2路之間的偏斜量，進(jìn)而利用延遲器和乘法器等模 擬電路搭建調(diào)整電路，調(diào)整輸出數(shù)字信號的相位和幅度，參見申請?zhí)枮镃N00809405. 5的專 利文獻(xiàn)“并行模/數(shù)轉(zhuǎn)換器”。但是，此類方法需要多使用至少1個ADC通道進(jìn)行偏差比較， 降低了設(shè)備的利用率，提高了成本；并且，補(bǔ)償電路多采用模擬電路實(shí)現(xiàn)，控制環(huán)路的響應(yīng) 特性很容易受到外界環(huán)境的影響，故可靠性差。發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種并行模數(shù)轉(zhuǎn)化裝置及控制模數(shù)轉(zhuǎn)換通道 偏斜的方法，能夠以低成本有效地抑制ADC通道的偏斜。
為了解決上述技術(shù)問題，本發(fā)明提供了一種并行模數(shù)轉(zhuǎn)換裝置，包括一時鐘裝置、 由多個采樣保持器和多個模數(shù)轉(zhuǎn)換器構(gòu)成的多路模數(shù)轉(zhuǎn)換通道，此外還包括一綜合檢測處 理器；其中
時鐘裝置，用于輸出經(jīng)相位調(diào)整的各時鐘信號，提供給采樣保持器進(jìn)行采樣和模 數(shù)轉(zhuǎn)換器進(jìn)行模數(shù)轉(zhuǎn)換；
綜合檢測處理器，用于根據(jù)模數(shù)轉(zhuǎn)換器轉(zhuǎn)換的數(shù)字信號檢測獲取各模數(shù)轉(zhuǎn)換通道 的偏斜量，并將根據(jù)各偏斜量對時鐘裝置輸出的各時鐘信號進(jìn)行相應(yīng)相位調(diào)整的各時鐘信號反饋給時鐘裝置。
進(jìn)一步地，綜合檢測處理器包括同步檢測器和時鐘相位調(diào)整器，其中
同步檢測器，用于從模數(shù)轉(zhuǎn)換器輸出的數(shù)字信號中檢測到相應(yīng)的模數(shù)轉(zhuǎn)換通道發(fā) 出的偽隨機(jī)二進(jìn)制序列，并對相應(yīng)的序列進(jìn)行自相關(guān)運(yùn)算，獲取各模數(shù)轉(zhuǎn)換通道的偏斜量 輸出給時鐘相位調(diào)整器；
時鐘相位調(diào)整器，用于將根據(jù)輸入的各模數(shù)轉(zhuǎn)換通道的偏斜量對時鐘裝置輸出的 各時鐘信號進(jìn)行相應(yīng)的相位調(diào)整，并將經(jīng)過相位調(diào)整的各個時鐘信號反饋給時鐘裝置。
進(jìn)一步地，時鐘裝置包括依次連接的鑒相器、電荷泵以及壓控延遲線，其中
鑒相器，用于將從綜合檢測處理器輸出的各經(jīng)相應(yīng)相位調(diào)整的時鐘信號和一參考 時鐘的相位進(jìn)行比較，將比較出的各時鐘信號的相位差輸出給電荷泵；
電荷泵，用于根據(jù)輸入的各時鐘信號的相位差確定是將電荷泵的電流泵出還是將 電流泵入到電荷泵，以輸出對相應(yīng)時鐘信號的調(diào)整電壓；
壓控延遲線，包括相應(yīng)于多個模數(shù)轉(zhuǎn)換通道的多個延遲鎖相環(huán)單元，每一延遲鎖 相環(huán)單元根據(jù)相應(yīng)時鐘信號的調(diào)整電壓調(diào)整該時鐘信號的相位，并輸出經(jīng)相位調(diào)整的時鐘信號。
進(jìn)一步地，電荷泵的相應(yīng)調(diào)整電壓的輸出端還包括相應(yīng)的環(huán)路濾波器，用于通過 中心頻率ω，抑制相應(yīng)調(diào)整電壓的高頻分量。
進(jìn)一步地，
電荷泵包括相應(yīng)于多個模數(shù)轉(zhuǎn)換通道的多個電流源，每一電流源帶有一開關(guān)，每 一開關(guān)受相應(yīng)時鐘信號的相位差的控制閉合或斷開，以確定是將相應(yīng)的電流源的電流泵出 到環(huán)路濾波器還是將電流從環(huán)路濾波器中泵入到該電流源，由此輸出相應(yīng)的抑制高頻分量 的調(diào)整電壓。
進(jìn)一步地，該裝置還包括功分器，其中
功分器，用于將輸入的一路模擬信號按功率分為多路模擬信號，多路模擬信號中 的每一路分別輸出給相應(yīng)的采樣保持器。
為了解決上述技術(shù)問題，本發(fā)明提供了一種并行模數(shù)轉(zhuǎn)換裝置實(shí)現(xiàn)控制模數(shù)轉(zhuǎn)換 通道偏斜的方法，包括
根據(jù)并行模數(shù)轉(zhuǎn)換裝置相應(yīng)的模數(shù)轉(zhuǎn)換通道輸出的數(shù)字信號，檢測獲取各模數(shù)轉(zhuǎn) 換通道的偏斜量，并根據(jù)各個偏斜量對各模數(shù)轉(zhuǎn)換通道相應(yīng)的時鐘信號進(jìn)行相位調(diào)整，以 減小各模數(shù)轉(zhuǎn)換通道的偏斜量。
進(jìn)一步地，該方法還包括
將經(jīng)過相位調(diào)整的各時鐘信號與一參考時鐘信號進(jìn)行相位比較，根據(jù)比較出的各 時鐘信號的相位差，對經(jīng)調(diào)整的時鐘信號再次進(jìn)行相位調(diào)整，以進(jìn)一步減小各模數(shù)轉(zhuǎn)換通 道的偏斜量。
進(jìn)一步地，根據(jù)并行模數(shù)轉(zhuǎn)換裝置相應(yīng)的模數(shù)轉(zhuǎn)換通道輸出的數(shù)字信號，檢測獲 取各模數(shù)轉(zhuǎn)換通道的偏斜量，具體包括
從數(shù)字信號中檢測到相應(yīng)的模數(shù)轉(zhuǎn)換通道發(fā)出的偽隨機(jī)二進(jìn)制序列，并對相應(yīng)的 序列進(jìn)行自相關(guān)運(yùn)算，獲取各模數(shù)轉(zhuǎn)換通道的偏斜量。
進(jìn)一步地，將經(jīng)過相位調(diào)整的各時鐘信號與一參考時鐘信號進(jìn)行相位比較，根據(jù)比較出的各時鐘信號的相位差，對經(jīng)調(diào)整的時鐘信號再次進(jìn)行相位調(diào)整，具體包括
通過鑒相器將經(jīng)相位調(diào)整的各時鐘信號和一參考時鐘信號進(jìn)行相位比較，輸出比 較出的各時鐘信號的相位差；
通過電荷泵根據(jù)各時鐘信號的相位差確定是將電流泵出還是將電流泵入，以輸出 相應(yīng)的時鐘信號的調(diào)整電壓；
壓控延遲線相應(yīng)的延遲鎖相環(huán)單元根據(jù)電荷泵輸出的調(diào)整電壓，調(diào)整相應(yīng)輸出的 時鐘信號的相位。
本發(fā)明提供的并行模數(shù)轉(zhuǎn)換器裝置通過檢測計算各ADC通道之間的相關(guān)性來檢 測各路時鐘偏斜量，通過該裝置中的時鐘裝置根據(jù)檢測的各路時鐘偏斜量對各路采樣時鐘 進(jìn)行分析，得出各路采樣時鐘信號相位的調(diào)整值，并據(jù)此將各路采樣時鐘相位偏斜控制在 允許偏差范圍內(nèi)，從而有效地抑制ADC通道的偏斜。
本發(fā)明的裝置及方法由于引入了 DSP單元，能夠很方便地實(shí)現(xiàn)數(shù)字化，與其它現(xiàn) 有的裝置相比，具有非常明顯的成本優(yōu)勢，且控制方法也靈活簡單，不易受到外界環(huán)境的影 響，能夠?qū)⒏髀凡蓸訒r鐘鎖定在任意需要的相位上。


圖1為現(xiàn)有的多路并行模數(shù)轉(zhuǎn)換裝置結(jié)構(gòu)框圖。
圖2為本發(fā)明的并行模數(shù)轉(zhuǎn)換裝置實(shí)施例的結(jié)構(gòu)框圖3為圖2實(shí)施例中綜合檢測處理器實(shí)施例的結(jié)構(gòu)框圖
圖4為圖2實(shí)施例中時鐘裝置實(shí)施例的結(jié)構(gòu)框圖。
具體實(shí)施方式
以下結(jié)合附圖和優(yōu)選實(shí)施例對本發(fā)明的技術(shù)方案進(jìn)行詳細(xì)地闡述。以下例舉的實(shí) 施例僅用于說明和解釋本發(fā)明，而不構(gòu)成對本發(fā)明技術(shù)方案的限制。
本發(fā)明通過圖2給出一個兩路并行模數(shù)轉(zhuǎn)換裝置實(shí)施例的結(jié)構(gòu)。實(shí)際上本發(fā)明可 擴(kuò)展并適用于兩路以上的多路并行模數(shù)轉(zhuǎn)換裝置的結(jié)構(gòu)。
假設(shè)現(xiàn)有的ADC其最高采樣率為20GSa/s，要求達(dá)到的ADC采樣率為40GSa/s，因 此設(shè)計采用兩路ADC(2片ADC)并行工作，并且要求該兩路ADC輸出信號的偏斜小于5ps。
圖2所示的并行模數(shù)轉(zhuǎn)換裝置實(shí)施例包括一時鐘裝置、兩個采樣保持器(采樣保 持器1、2)、兩個ADC(ADC1、ADC2)以及一綜合檢測處理器；其中
時鐘裝置，用于輸出經(jīng)相位調(diào)整的各時鐘信號；
時鐘裝置在初始時輸出對參考時鐘經(jīng)相位零調(diào)整的各時鐘信號；在并行ADC工作 時，輸出對綜合檢測處理器反饋的各時鐘信號進(jìn)行相位調(diào)整的各時鐘信號。
當(dāng)然，時鐘裝置也可以直接將綜合檢測處理器反饋的各時鐘信號輸出，也能起到 減小ADC通道偏斜的作用。
采樣保持器，用于在時鐘裝置輸出的相應(yīng)的時鐘的驅(qū)動下對輸入的模擬信號進(jìn)行 采樣，并將采樣信號輸出給相應(yīng)的ADC ；
在此實(shí)施例中，要求采樣保持器具有高帶寬、低孔徑延遲的特性。
ADC，用于在時鐘裝置輸出的相應(yīng)的時鐘信號的驅(qū)動下對輸入的采樣信號進(jìn)行模數(shù)轉(zhuǎn)換，將轉(zhuǎn)換的數(shù)字信號輸出給綜合檢測處理器；
在此實(shí)施例中，ADC為現(xiàn)有的相對較低速的ADC即可。
綜合檢測處理器，用于根據(jù)輸入相應(yīng)的數(shù)字信號檢測獲取各ADC通道偏斜量，并 根據(jù)各ADC通道偏斜量對時鐘裝置輸出的各時鐘信號進(jìn)行相應(yīng)的相位調(diào)整，將經(jīng)調(diào)整的各 時鐘信號反饋給時鐘裝置；
綜合檢測處理器還將兩個數(shù)字信號合成為一個數(shù)字信號輸出。
圖2所示的并行模數(shù)轉(zhuǎn)換裝置實(shí)施例還包括一功分器，用于將輸入的一路模擬信 號以1:2功率均分為兩路，分別輸出給相應(yīng)的采樣保持器。
除了上述實(shí)施例外，本發(fā)明還可以例舉出另一實(shí)施例。例如假設(shè)現(xiàn)有的兩個ADC 其最高采樣率分別為20G&i/S和lOGSa/s，要求達(dá)到的ADC采樣率為30GSa/s，因此設(shè)計 采用兩路ADC(2片ADC)并行工作，一路對20GSa/s的模擬信號進(jìn)行AD轉(zhuǎn)換，另一路則對 10GSa/s的模擬信號進(jìn)行AD轉(zhuǎn)換，并且要求該兩路ADC輸出信號的偏斜小于5ps。
則在圖2所示的并行模數(shù)轉(zhuǎn)換裝置實(shí)施例中，位于上側(cè)的采樣轉(zhuǎn)換通道仍對 20GSa/s的模擬信號進(jìn)行轉(zhuǎn)換，而位于下側(cè)的采樣轉(zhuǎn)換通道則對lOGSa/s的模擬信號進(jìn)行 轉(zhuǎn)換；作為上、下側(cè)的采樣轉(zhuǎn)換通道的時鐘仍是時鐘裝置輸出的時鐘1、時鐘2，只是時鐘1 的頻率應(yīng)為時鐘2的2倍。
在此情況下，功分器不僅可采用1 :N均分功率，而且還可采用倍分功率的形式實(shí) 現(xiàn)，譬如一路為2/3功率，另一路為1/3功率。
如圖3所示，表示了在圖2的并行模數(shù)轉(zhuǎn)換裝置實(shí)施例中綜合檢測處理器實(shí)施例 的結(jié)構(gòu)，該綜合檢測處理器包括同步檢測器、時鐘相位調(diào)整器以及數(shù)字合成器，其中
同步檢測器，用于從輸入的數(shù)字信號中檢測到相應(yīng)的ADC通道發(fā)出的偽隨機(jī)二進(jìn) 制序列(PRBS 1、PRBS2)，并進(jìn)行自相關(guān)運(yùn)算，獲取各ADC通道偏斜量輸出給時鐘相位調(diào)整 器；
在此實(shí)施例中，PRBS 1、PRBS2為27_1的偽隨機(jī)序列。
時鐘相位調(diào)整器，用于將根據(jù)輸入的各ADC通道偏斜量對時鐘裝置輸出的各時鐘 信號進(jìn)行相位調(diào)整，并反饋輸出經(jīng)過相位調(diào)整的各個時鐘信號(al θ n，a2 θ 12)。
其中，θη，θ 12為時鐘相位調(diào)整器檢測到的時鐘裝置輸出的各時鐘信號的相位， 時鐘相位調(diào)整器通過調(diào)整加權(quán)值α 1和α 2(或者，α 1和α 2也可以相等，均為α )，使得 ADC通道偏斜量逐漸減小。
數(shù)字合成器，用于將各ADC通道轉(zhuǎn)換的數(shù)字信號合成為一個數(shù)字信號后輸出。
上述綜合檢測處理器可以通過數(shù)字信號處理器(DSP)裝置(DSP芯片)或現(xiàn)場可 編程門陣列(FPGA)裝置實(shí)現(xiàn)。
如圖4所示，表示了在圖2的并行模數(shù)轉(zhuǎn)換裝置實(shí)施例中時鐘裝置實(shí)施例的結(jié)構(gòu)， 該時鐘裝置包括依次連接的鑒相器、電荷泵以及壓控延遲線，其中
鑒相器，用于將從綜合檢測處理器輸出的各個經(jīng)相位調(diào)整的時鐘信號和一參考時 鐘的相位進(jìn)行比較，將比較出的各時鐘信號的相位差Θ21，θ &輸出給電荷泵；
在此實(shí)施例中，鑒相器通過一數(shù)字鑒相器實(shí)現(xiàn)；參考時鐘是一低抖動的時鐘源，作 為鎖相環(huán)的參考時鐘。
電荷泵，用于根據(jù)輸入的各時鐘信號的相位差Θ21，θ &確定是將電荷泵的電流泵出還是將電流泵入到電荷泵，以輸出相應(yīng)的時鐘信號的調(diào)整電壓；
由于鑒相器在初始時，將從綜合檢測處理器輸出的各時鐘零信號和一參考時鐘的 相位進(jìn)行比較，將比較出的各時鐘信號的最大相位差輸出給電荷泵；因此電荷泵也在初始 時輸出相應(yīng)的時鐘信號的最大調(diào)整電壓。
在此實(shí)施例中，電荷泵包括各帶有一開關(guān)的2個電流源(圖中未示)，其中每一開 關(guān)受相應(yīng)的相位差信號的控制閉合或斷開，從而確定是將相應(yīng)的電流源的電流泵出到環(huán)路 濾波器還是將電流從環(huán)路濾波器中泵入到電流源，由此輸出相應(yīng)的調(diào)整電壓。
壓控延遲線，包括兩個延遲鎖相環(huán)單元(由圖中的三角形器件表示)，每一延遲 鎖相環(huán)單元用于根據(jù)電荷泵輸出的各調(diào)整電壓，調(diào)整相應(yīng)輸出的時鐘信號的相位β 1 θ 21， β 2 θ 或者，β 1和β 2也可以相等，均為β )，從而進(jìn)一步減小ADC通道的偏斜量。
通過電荷泵輸出相應(yīng)的調(diào)整電壓，調(diào)整加權(quán)值β，使得ADC通道的偏斜量進(jìn)一步 減小，直至達(dá)到理想值。
圖4所示的時鐘裝置實(shí)施例還包括連接在電荷泵各輸出端的各環(huán)路濾波器，用于 通過合適的中心頻率ω，使高頻分量得到抑制，同時使得電荷泵輸出的各電壓信號具有穩(wěn) 定、合適的時間常數(shù)。
在此實(shí)施例中，各環(huán)路濾波器由一低通濾波器實(shí)現(xiàn)。
圖4從電荷泵輸出的相應(yīng)的調(diào)整電壓只是示意性地給出，電荷泵實(shí)際應(yīng)輸出兩線 作為相應(yīng)的時鐘信號的調(diào)整電壓，相應(yīng)的環(huán)路濾波器也相應(yīng)地為兩個。
本發(fā)明針對上述并行ADC裝置實(shí)施例，相應(yīng)地還提供了并行ADC裝置實(shí)現(xiàn)控制ADC 通道偏斜的方法實(shí)施例，包括
根據(jù)并行ADC裝置相應(yīng)的ADC通道輸出的數(shù)字信號檢測獲取各ADC通道的偏斜 量，并根據(jù)各ADC通道偏斜量對各ADC通道的相應(yīng)的時鐘信號進(jìn)行相位調(diào)整，以減小各ADC 通道的偏斜量。
該方法還包括
將經(jīng)相位調(diào)整的各時鐘信號與一參考時鐘信號進(jìn)行相位比較，根據(jù)比較出的各時 鐘信號的相位差對經(jīng)調(diào)整的時鐘信號再次進(jìn)行相位調(diào)整，以進(jìn)一步減小各ADC通道的偏斜量。
在此實(shí)施例中，根據(jù)并行ADC裝置相應(yīng)的ADC通道輸出的數(shù)字信號檢測獲取各ADC 通道的偏斜量，具體包括
從數(shù)字信號中檢測到相應(yīng)的ADC通道發(fā)出的偽隨機(jī)二進(jìn)制序列(PRBS)，并對相應(yīng) 的PRBS進(jìn)行自相關(guān)運(yùn)算獲取各ADC通道的偏斜量。
在此實(shí)施例中，將經(jīng)相位調(diào)整的各時鐘信號與一參考時鐘進(jìn)行比較，根據(jù)比較出 的各時鐘信號的相位差對經(jīng)調(diào)整的時鐘信號再次進(jìn)行相位調(diào)整，是在時鐘裝置內(nèi)進(jìn)行，具 體包括
通過鑒相器將各個經(jīng)相位調(diào)整的時鐘信號和一參考時鐘源的時鐘信號相位進(jìn)行 比較，將輸出比較出的各時鐘信號的相位差；
通過電荷泵根據(jù)各時鐘信號的相位差確定是將電荷泵的電流泵出還是將電流泵 入到電荷泵，以輸出相應(yīng)的時鐘信號的調(diào)整電壓；
壓控延遲線的每一延遲鎖相環(huán)單元根據(jù)電荷泵輸出的調(diào)整電壓，調(diào)整相應(yīng)輸出的時鐘信號的相位。
本發(fā)明所采用的方案不僅利于數(shù)字實(shí)現(xiàn)，且可靠性高，靈活方便。并行ADC裝置針 對ADC通道偏斜量，通過綜合檢測處理器對各采樣時鐘的相位進(jìn)行第一級調(diào)整，再通過時 鐘裝置對經(jīng)過相位調(diào)整的時鐘信號的相位進(jìn)行第二級調(diào)整，使得ADC通道的偏斜量逐漸減 小，從而對各時鐘信號的相位進(jìn)行精確的控制。
權(quán)利要求
1.一種并行模數(shù)轉(zhuǎn)換裝置，包括一時鐘裝置、由多個采樣保持器和多個模數(shù)轉(zhuǎn)換器構(gòu) 成的多路模數(shù)轉(zhuǎn)換通道，其特征在于，還包括一綜合檢測處理器；其中所述時鐘裝置，用于輸出經(jīng)相位調(diào)整的各時鐘信號，提供給所述采樣保持器進(jìn)行采樣 和所述模數(shù)轉(zhuǎn)換器進(jìn)行模數(shù)轉(zhuǎn)換；所述綜合檢測處理器，用于根據(jù)所述模數(shù)轉(zhuǎn)換器轉(zhuǎn)換的數(shù)字信號檢測獲取各模數(shù)轉(zhuǎn)換 通道的偏斜量，并將根據(jù)各偏斜量對所述時鐘裝置輸出的各時鐘信號進(jìn)行相應(yīng)相位調(diào)整的 各時鐘信號反饋給所述時鐘裝置。
2.按照權(quán)利要求1所述的并行模數(shù)轉(zhuǎn)換裝置，其特征在于，所述綜合檢測處理器包括 同步檢測器和時鐘相位調(diào)整器，其中所述同步檢測器，用于從所述模數(shù)轉(zhuǎn)換器輸出的所述數(shù)字信號中檢測到相應(yīng)的模數(shù)轉(zhuǎn) 換通道發(fā)出的偽隨機(jī)二進(jìn)制序列，并對相應(yīng)的序列進(jìn)行自相關(guān)運(yùn)算，獲取各模數(shù)轉(zhuǎn)換通道 的偏斜量輸出給所述時鐘相位調(diào)整器；所述時鐘相位調(diào)整器，用于將根據(jù)輸入的各模數(shù)轉(zhuǎn)換通道的偏斜量對時鐘裝置輸出 的各時鐘信號進(jìn)行相應(yīng)的相位調(diào)整，并將經(jīng)過相位調(diào)整的各個時鐘信號反饋給所述時鐘裝 置。
3.按照權(quán)利要求1所述的并行模數(shù)轉(zhuǎn)換裝置，其特征在于，所述時鐘裝置包括依次連 接的鑒相器、電荷泵以及壓控延遲線，其中所述鑒相器，用于將從綜合檢測處理器輸出的各經(jīng)相應(yīng)相位調(diào)整的時鐘信號和一參考 時鐘的相位進(jìn)行比較，將比較出的各時鐘信號的相位差輸出給所述電荷泵；所述電荷泵，用于根據(jù)輸入的各時鐘信號的相位差確定是將電荷泵的電流泵出還是將 電流泵入到電荷泵，以輸出對相應(yīng)時鐘信號的調(diào)整電壓；所述壓控延遲線，包括相應(yīng)于多個模數(shù)轉(zhuǎn)換通道的多個延遲鎖相環(huán)單元，每一延遲鎖 相環(huán)單元根據(jù)相應(yīng)時鐘信號的調(diào)整電壓調(diào)整該時鐘信號的相位，并輸出經(jīng)相位調(diào)整的時鐘 信號。
4.按照權(quán)利要求3所述的并行模數(shù)轉(zhuǎn)換裝置，其特征在于，所述電荷泵的相應(yīng)調(diào)整電 壓的輸出端還包括相應(yīng)的環(huán)路濾波器，用于通過中心頻率ω，抑制相應(yīng)調(diào)整電壓的高頻分量。
5.按照權(quán)利要求4所述的并行模數(shù)轉(zhuǎn)換裝置，其特征在于，所述電荷泵包括相應(yīng)于多個模數(shù)轉(zhuǎn)換通道的多個電流源，每一電流源帶有一開關(guān)，每 一開關(guān)受相應(yīng)時鐘信號的相位差的控制閉合或斷開，以確定是將相應(yīng)的電流源的電流泵出 到所述環(huán)路濾波器還是將所述電流從環(huán)路濾波器中泵入到該電流源，由此輸出相應(yīng)的抑制 高頻分量的調(diào)整電壓。
6.按照權(quán)利要求1至5任一項(xiàng)所述的并行模數(shù)轉(zhuǎn)換裝置，其特征在于，還包括功分器， 其中所述功分器，用于將輸入的一路模擬信號按功率分為多路模擬信號，所述多路模擬信 號中的每一路分別輸出給相應(yīng)的采樣保持器。
7.一種并行模數(shù)轉(zhuǎn)換裝置實(shí)現(xiàn)控制模數(shù)轉(zhuǎn)換通道偏斜的方法，包括根據(jù)并行模數(shù)轉(zhuǎn)換裝置相應(yīng)的模數(shù)轉(zhuǎn)換通道輸出的數(shù)字信號，檢測獲取各模數(shù)轉(zhuǎn)換通 道的偏斜量，并根據(jù)各個偏斜量對各模數(shù)轉(zhuǎn)換通道相應(yīng)的時鐘信號進(jìn)行相位調(diào)整，以減小所述各模數(shù)轉(zhuǎn)換通道的偏斜量。
8.按照權(quán)利要求7所述的方法，其特征在于，還包括將經(jīng)過相位調(diào)整的各時鐘信號與一參考時鐘信號進(jìn)行相位比較，根據(jù)比較出的各時鐘 信號的相位差，對經(jīng)調(diào)整的時鐘信號再次進(jìn)行相位調(diào)整，以進(jìn)一步減小所述各模數(shù)轉(zhuǎn)換通 道的偏斜量。
9.按照權(quán)利要求7或8所述的方法，其特征在于，根據(jù)所述并行模數(shù)轉(zhuǎn)換裝置相應(yīng)的模 數(shù)轉(zhuǎn)換通道輸出的數(shù)字信號，檢測獲取各模數(shù)轉(zhuǎn)換通道的偏斜量，具體包括從所述數(shù)字信號中檢測到相應(yīng)的模數(shù)轉(zhuǎn)換通道發(fā)出的偽隨機(jī)二進(jìn)制序列，并對相應(yīng)的 所述序列進(jìn)行自相關(guān)運(yùn)算，獲取各模數(shù)轉(zhuǎn)換通道的偏斜量。
10.按照權(quán)利要求7或8所述的方法，其特征在于，將經(jīng)過相位調(diào)整的各時鐘信號與一 參考時鐘信號進(jìn)行相位比較，根據(jù)比較出的各時鐘信號的相位差，對經(jīng)調(diào)整的時鐘信號再 次進(jìn)行相位調(diào)整，具體包括通過鑒相器將經(jīng)相位調(diào)整的各時鐘信號和一參考時鐘信號進(jìn)行相位比較，輸出比較出 的各時鐘信號的相位差；通過電荷泵根據(jù)所述各時鐘信號的相位差確定是將電流泵出還是將電流泵入，以輸出 相應(yīng)的時鐘信號的調(diào)整電壓；壓控延遲線相應(yīng)的延遲鎖相環(huán)單元根據(jù)電荷泵輸出的調(diào)整電壓，調(diào)整相應(yīng)輸出的時鐘 信號的相位。
全文摘要
本發(fā)明披露了一種并行模數(shù)轉(zhuǎn)化裝置及控制模數(shù)轉(zhuǎn)換通道偏斜的方法，其中裝置包括一時鐘裝置和一綜合檢測處理器；其中，時鐘裝置輸出經(jīng)相位調(diào)整的各時鐘信號，提供給采樣保持器進(jìn)行采樣和模數(shù)轉(zhuǎn)換器進(jìn)行模數(shù)轉(zhuǎn)換；綜合檢測處理器根據(jù)模數(shù)轉(zhuǎn)換器轉(zhuǎn)換的數(shù)字信號檢測獲取各模數(shù)轉(zhuǎn)換通道的偏斜量，并將根據(jù)各偏斜量對時鐘裝置輸出的各時鐘信號進(jìn)行相應(yīng)相位調(diào)整的各時鐘信號反饋給時鐘裝置。本發(fā)明具有明顯的成本優(yōu)勢，且控制方法也靈活簡單，不易受到外界環(huán)境的影響，能夠?qū)⒏髀凡蓸訒r鐘鎖定在任意需要的相位上。
文檔編號H03M1/12GK102035553SQ201010546288
公開日2011年4月27日 申請日期2010年11月15日 優(yōu)先權(quán)日2010年11月15日
發(fā)明者高健 申請人:中興通訊股份有限公司