專利名稱：一種用于大功率脈沖調(diào)制器中的信號發(fā)射電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明脈沖調(diào)制器技術(shù)領(lǐng)域，具體涉及一種用于醫(yī)用直線加速器大功率脈沖調(diào)制 器中的信號發(fā)射電路。
背景技術(shù)：
脈沖調(diào)制器本質(zhì)上是一種功率轉(zhuǎn)換器，其任務(wù)是為磁控管等射頻放大管提供性能 合符要求的調(diào)制脈沖。它把電網(wǎng)送來的交流功率轉(zhuǎn)換成合適電壓的直流功率，然后通過脈 沖形成網(wǎng)絡(luò)產(chǎn)生負(fù)載所需要的脈沖功率。調(diào)制器主要由充電電路、脈沖形成網(wǎng)絡(luò)以及控制電路等幾個部分組成?？刂齐娐?中的信號發(fā)射電路主要用來提供充電電路控制開關(guān)管開通時間的充電控制信號和脈沖形 成網(wǎng)絡(luò)中控制閘流管開通時間的放電控制信號。這種控制電路結(jié)構(gòu)復(fù)雜，使得器件體積較 大。而且，大功率的脈沖調(diào)制器工作時產(chǎn)生強烈的電磁干擾會嚴(yán)重干擾設(shè)計復(fù)雜的信號發(fā) 射電路，使得電路性能不夠穩(wěn)定，從而影響調(diào)制器的正常工作。而且復(fù)雜的信號發(fā)射電路還 導(dǎo)致調(diào)試工作上的不便。因此設(shè)計一個性能穩(wěn)定可靠的信號發(fā)射電路是必要的。

發(fā)明內(nèi)容
本發(fā)明提供了一種用于醫(yī)用直線加速器的大功率脈沖調(diào)制器的信號發(fā)射電路，該 電路采用一片可編程邏輯器件，替代結(jié)構(gòu)復(fù)雜的控制電路來控制計數(shù)器對存儲器進行訪 問，從而產(chǎn)生調(diào)制器工作時各部分所需要的各種控制信號，整個信號發(fā)射電路具有結(jié)構(gòu)簡 單、體積較小、受電磁干擾較輕、性能穩(wěn)定的優(yōu)點。該信號發(fā)射電路用于醫(yī)用直線加速器，包括控制芯片D21、計數(shù)器D17、計數(shù)器 D18、預(yù)存有所需波形的存儲器D19、輸出緩沖器D10、輸出緩沖器D11、以及若干電阻和若干 電容；其中，計數(shù)器D17和D18均采用74HC590芯片，存儲器D19采用27C512芯片，輸出緩 沖器DlO和Dll采用74HC14，控制芯片D21為可編程邏輯器件AT22V10 ；控制芯片D21的管腳定義為管腳1為基準(zhǔn)頻率輸入端、管腳2為故障2信號輸 入端、管腳3為故障1輸入端、管腳10為故障復(fù)位信號輸入端、管腳13為賦能原始波形輸 入端、管腳11為賦能脈沖使能信號輸入端、管腳21為間流管脈沖反饋信號輸入端、管腳9 為禁止間流管觸發(fā)脈沖信號輸入端、管腳8為禁止賦能信號輸入端、管腳4為同步信號輸入 端、管腳7為賦能穩(wěn)壓脈沖輸入端、管腳6為間流管原始脈沖輸入端、管腳5為計數(shù)結(jié)束脈 沖輸入端、管腳19為計數(shù)清零輸出端、管腳18為計數(shù)使能輸出端、管腳17為間流管觸發(fā)脈 沖輸出端、管腳16為賦能脈沖輸出端、管腳14為信號源故障信號輸出端、管腳23為故障2 指示輸出端、管腳22為故障1指示輸出端、管腳20為計數(shù)基準(zhǔn)信號輸出端；基準(zhǔn)頻率信號輸入控制芯片D21的管腳1以及計數(shù)器D17和D18的管腳13，控制 芯片D21的管腳20連接計數(shù)器D17和D18的管腳11，控制芯片D21的管腳19連接計數(shù)器 D17和D18的管腳10，控制芯片D21的管腳18連接計數(shù)器D17的管腳12，計數(shù)器D17的管 腳9連接計數(shù)器D18的管腳12;
計數(shù)器D17的管腳15和管腳1 7分別連接存儲器D19的管腳10 3，計數(shù)器 D18的管腳15和管腳1 7分別連接存儲器D19的管腳25、M、21、23、2、26、27和1 ；存儲器D19的管腳11、12和13分別通過各自的電阻接輸出緩沖器DlO的管腳9、 11和13 ；存儲器D19的管腳15 19分別通過各自的電阻接輸出緩沖器Dll的管腳13、3、 5、11、9 ；在輸出緩沖器DlO上，管腳9通過電容C17接地，管腳11通過并聯(lián)在一起的電容 C18和C19接地，管腳1、3、5均接地，管腳8接控制芯片D21的管腳5，管腳10接控制芯片 D21的管腳6，管腳12接控制芯片D21的管腳13 ；在輸出緩沖器Dll上，管腳3、5、9、11和13分別通過一個電容接地，管腳1直接接 地，管腳4輸出束流前沿切割系統(tǒng)BLC同步信號，管腳6輸出自動頻率控制系統(tǒng)AFC同步信 號，管腳8輸出劑量監(jiān)控系統(tǒng)ADC2的系統(tǒng)同步信號，管腳10輸出柵控槍AIC的系統(tǒng)同步信 號，管腳12輸出ADCl的系統(tǒng)同步信號；在控制芯片D21上，管腳22通過電阻R15連接發(fā)光二極管HL2的陽極，管腳23通 過電阻R16連接發(fā)光二極管HL3的陽極，發(fā)光二極管HL2和HL3的陰極接地；所述控制芯片D21的內(nèi)部電路設(shè)計為管腳2通過輸入緩沖器U39接或非門U19的第一輸入端，或非門U19的第二輸入端 接管腳23，或非門U19的輸出端接或非門U20的第一輸入端；管腳10通過輸入緩沖器U40 輸出復(fù)位信號Reset，該Reset信號接或非門U20的第二輸入端和或非門U22的第二輸入 端，或非門U20的輸出端通過輸出緩沖器似6接管腳23 ；管腳3通過輸入緩沖器U41接或 非門U21的第一輸入端，或非門U21的第二輸入端接管腳22，或非門U21的輸出端接或非門 U22的第一輸入端；或非門U22的輸出端通過輸出緩沖器U51接管腳22 ；管腳22和23分別 接或門U23的兩個輸入端，或門U23的輸出端通過輸出緩沖器U55接管腳14 ；管腳9通過輸入緩沖器U48接與門U24的反向輸入端，管腳6通過輸入緩沖器U49 接與門U24的正向輸入端，與門U24的輸出端通過輸出緩沖器U53接管腳17 ；管腳5通過輸入緩沖器U42接D觸發(fā)器Ull的數(shù)據(jù)端，D觸發(fā)器Ull的輸出端通 過輸出緩沖器U47接管腳19，D觸發(fā)器Ull的時鐘端接時鐘信號CLK1，輸入緩沖器U42的 輸出端進一步通過非門U32輸出ClrPlusl信號；管腳4通過輸入緩沖器U43接或非門似8的第一輸入端，或非門似8的輸出端通過 輸出緩沖器U57接管腳18 ；所述ClrPlusl信號輸入或非門U29的第二輸入端，或非門U29 的第一輸入端接管腳18，或非門U29的輸出端接或非門似8的第二輸入端；管腳1通過輸入緩沖器U50輸出時鐘信號CLKl，該CLKl接D觸發(fā)器U27的時鐘端 和D觸發(fā)器Ull的時鐘端，D觸發(fā)器U27的輸出端通過非門U37接D觸發(fā)器U27的數(shù)據(jù)端， D觸發(fā)器U27的輸出端進一步通過輸出緩沖器UM接管腳20 ；管腳11接與門U33的第一輸入端和與門U34的反向輸入端，管腳21通過輸入緩 沖器U44接與門U33的第二輸入端和與門U34的正向輸入端；與門U33的輸出端接或非門 U30的第一輸入端，或非門U30的第二輸入端接管腳15，或非門U30的輸出端接或非門U31 的第一輸入端；與門U34的輸出端接或非門U31的第二輸入端，所述ClrPlusl信號輸入或 非門U31的第三輸入端，或非門U31的輸出端通過輸出緩沖器U58接管腳15 ；管腳8通過輸入緩沖器U45接與門U60的第一反向輸入端，所述Reset信號接與門TOO的第二反向輸入端，管腳13和7分別接與門TOO的第一正向輸入端和第二正向輸入 端，與門U60的第三正向輸入端接管腳15，與門U60的輸出端通過輸出緩沖器U52接管腳 16。由以上方案可以看出，本發(fā)明可以帶來如下效果1)由1片可編程GAL器件替代了復(fù)雜的傳統(tǒng)TTL電路，電路得到了大面積的精簡。2)結(jié)構(gòu)簡化使電路本身工作的穩(wěn)定性更強。3)存儲器的波形和控制芯片的內(nèi)容可根據(jù)需要寫入，不需要硬件變動，方便了調(diào) 試，降低了電路成本。


圖1為本發(fā)明用于大功率脈沖調(diào)制器中的信號發(fā)射電路的原理框圖。圖2為本發(fā)明用于大功率脈沖調(diào)制器中的信號發(fā)射電路的電路圖。圖3為存儲器中所預(yù)存波形的示意圖。圖4(a) 圖4(d)為圖2中控制芯片AT22V10的內(nèi)部電路設(shè)計的原理圖。
具體實施例方式下面結(jié)合附圖并舉實施例，對本發(fā)明進行詳細(xì)描述。本發(fā)明提供了一種用于醫(yī)用直線加速器的大功率脈沖調(diào)制器中控制電路的信號 發(fā)射電路，該信號發(fā)射電路的組成框圖如圖1所示，其包括計數(shù)器、存儲器、邏輯控制電路 幾個部分。計數(shù)器用于訪問存儲器，存儲器用于存放波形；控制電路根據(jù)接收的外部信號和 存儲器輸出的若干信號，控制計數(shù)器的工作狀態(tài)，從而實現(xiàn)對存儲器的訪問，令存儲器輸出 所需的控制信號波形。圖2示出了本發(fā)明信號發(fā)射電路的具體電路圖。如圖2所示，該信號發(fā)射電路包 括控制芯片D21、計數(shù)器D17、計數(shù)器D18、存儲器D19、輸出緩沖器D10、輸出緩沖器D11、 以及若干電阻和若干電容；其中，計數(shù)器D17和D18均采用74HC590芯片，存儲器D19采用 27C512芯片，輸出緩沖器DlO和Dll采用74HC14，控制芯片D21為可編程邏輯器件AT22V10。 存儲器D19中預(yù)存了波形，如圖3所示，預(yù)存波形包括由D19-11腳輸出的計數(shù)結(jié)束脈沖 (清零脈沖)，由D19-12腳輸出的閘流管原始脈沖，由D19-13腳輸出的賦能原始波形，由 D19-15腳輸出的ADCl系統(tǒng)同步信號，由D19-16腳輸出的BLC系統(tǒng)同步信號，由D19-17腳 輸出的AFC系統(tǒng)同步信號，由D19-18腳輸出的AIC系統(tǒng)同步信號，以及由D19-19腳輸出的 ADC2系統(tǒng)同步信號。控制芯片D21的管腳定義為管腳1為基準(zhǔn)頻率輸入端、管腳2為故障2信號輸 入端、管腳3為故障1輸入端、管腳10為故障復(fù)位信號輸入端、管腳13為賦能原始波形輸 入端、管腳11為賦能脈沖使能信號輸入端、管腳21為間流管脈沖反饋信號輸入端、管腳9 為禁止間流管觸發(fā)脈沖信號輸入端、管腳8為禁止賦能信號輸入端、管腳4為同步信號輸入 端、管腳7為賦能穩(wěn)壓脈沖輸入端、管腳6為間流管原始脈沖輸入端、管腳5為計數(shù)結(jié)束脈 沖輸入端、管腳19為計數(shù)清零輸出端、管腳18為計數(shù)使能輸出端、管腳17為間流管觸發(fā)脈 沖輸出端、管腳16為賦能脈沖輸出端、管腳14為信號源故障輸出端、管腳23為故障2指示 輸出端、管腳22為故障1指示輸出端、管腳20為計數(shù)基準(zhǔn)信號輸出端。
6
基準(zhǔn)頻率信號輸入控制芯片D21的管腳1以及計數(shù)器D17和D18的管腳13，控制 芯片D21的管腳20連接計數(shù)器D17和D18的管腳11，控制芯片D21的管腳19連接計數(shù)器 D17和D18的管腳10，控制芯片D21的管腳18連接計數(shù)器D17的管腳12，計數(shù)器D17的管 腳9連接計數(shù)器D18的管腳12。計數(shù)器D17的管腳15和管腳1 7分別連接存儲器D19的管腳10 3，計數(shù)器 D18的管腳15和管腳1 7分別連接存儲器D19的管腳25、M、21、23、2、26、27和1。存儲器D19的管腳11、12和13分別通過各自的電阻接輸出緩沖器DlO的管腳9、 11和13 ；存儲器D19的管腳15 19分別通過各自的電阻接輸出緩沖器Dll的管腳13、3、 5、11、9。在輸出緩沖器DlO上，管腳9通過電容C17接地，管腳11通過并聯(lián)在一起的電容 C18和C19接地，管腳1、3、5均接地，管腳8接控制芯片D21的管腳5，管腳10接控制芯片 D21的管腳6，管腳12接控制芯片D21的管腳13。在輸出緩沖器Dll上，管腳3、5、9、11和13分別通過一個電容接地，管腳1直接 接地，管腳4輸出束流前沿切割系統(tǒng)(BLC)系統(tǒng)同步信號，管腳6輸出自動頻率控制系統(tǒng) (AFC)系統(tǒng)同步信號，管腳8輸出劑量監(jiān)控系統(tǒng)(ADC)2的系統(tǒng)同步信號，管腳10輸出柵控 槍(AIC)的系統(tǒng)同步信號，管腳12輸出ADCl的系統(tǒng)同步信號。在控制芯片D21上，管腳22通過電阻R15連接發(fā)光二極管HL2的陽極，管腳23通 過電阻R16連接發(fā)光二極管HL3的陽極，發(fā)光二極管HL2和HL3的陰極接地。控制芯片D21為編程GAL器件，本發(fā)明的具體實施例中，其內(nèi)部電路設(shè)計包括如圖 4(a) (d)所示的幾個部分，以下所述的管腳均為D21中的管腳。如圖4(a)所示，管腳2(L0C_PIN[2])通過輸入緩沖器U39接或非門U19的第一輸 入端，或非門U19的第二輸入端接管腳23，或非門U19的輸出端接或非門U20的第一輸入 端；管腳10通過輸入緩沖器U40輸出復(fù)位信號Reset，該Reset信號接或非門U20的第二 輸入端和或非門U22的第二輸入端，或非門U20的輸出端通過輸出緩沖器似6接管腳23 ； 管腳3通過輸入緩沖器U41接或非門U21的第一輸入端，或非門U21的第二輸入端接管腳 22，或非門U21的輸出端接或非門U22的第一輸入端；或非門U22的輸出端通過輸出緩沖器 U51接管腳22 ；管腳22和23分別接或門U23的兩個輸入端，或門U23的輸出端通過輸出緩 沖器U55接管腳14。如圖4(b)所示，管腳9通過輸入緩沖器U48接與門U24的反向輸入端，管腳6通 過輸入緩沖器U49接與門U24的正向輸入端，與門U24的輸出端通過輸出緩沖器U53接管 腳17。如圖4(c)所示，管腳5通過輸入緩沖器U42接D觸發(fā)器Ull的數(shù)據(jù)端，D觸發(fā)器 Ull的輸出端通過輸出緩沖器U47接管腳19，D觸發(fā)器Ull的時鐘端接時鐘信號CLKl，輸入 緩沖器U42的輸出端進一步通過非門U32輸出ClrPlusl信號。管腳4通過輸入緩沖器U43接或非門似8的第一輸入端，或非門似8的輸出端通過 輸出緩沖器U57接管腳18 ；所述ClrPlusl信號輸入或非門U29的第二輸入端，或非門U29 的第一輸入端接管腳18，或非門U29的輸出端接或非門似8的第二輸入端。管腳1通過輸入緩沖器U50輸出時鐘信號CLKl，該CLKl接D觸發(fā)器U27的時鐘端 和D觸發(fā)器Ull的時鐘端，D觸發(fā)器U27的輸出端通過非門U37接D觸發(fā)器U27的數(shù)據(jù)端，D觸發(fā)器U27的輸出端進一步通過輸出緩沖器UM接管腳20。如圖4(d)所示，管腳11接與門U33的第一輸入端和與門U34的反向輸入端，管腳 21通過輸入緩沖器U44接與門U33的第二輸入端和與門U34的正向輸入端；與門U33的輸 出端接或非門U30的第一輸入端，或非門U30的第二輸入端接管腳15，或非門U30的輸出端 接或非門U31的第一輸入端；與門U34的輸出端接或非門U31的第二輸入端，所述ClrPlusl 信號輸入或非門U31的第三輸入端，或非門U31的輸出端通過輸出緩沖器U58接管腳15 ；管腳8通過輸入緩沖器U45接與門U60的第一反向輸入端，所述Reset信號接與 門U60的第二反向輸入端，管腳13和7分別接與門U60的第一正向輸入端和第二正向輸入 端，與門U60的第三正向輸入端接管腳15，與門U60的輸出端通過輸出緩沖器U52接管腳 16。上述信號發(fā)生器的工作原理為外部送來的基準(zhǔn)頻率信號輸入給計數(shù)器D17、D18的13腳作為計數(shù)器內(nèi)部RS觸發(fā) 器的時鐘信號；基準(zhǔn)頻率信號進一步輸入給控制芯片D21的1腳被D21內(nèi)部的D觸發(fā)器U27 進行分頻后經(jīng)20腳送給D17、D18的11腳作為計數(shù)器的計數(shù)基準(zhǔn)時鐘；當(dāng)控制芯片D21的 4腳收到系統(tǒng)送來的同步信號后經(jīng)D21內(nèi)部的觸發(fā)器將18腳置為低電平送給D17的計數(shù)時 鐘使能端12腳，此時D17開始計數(shù)，存儲器D19將被訪問的地址中的數(shù)據(jù)經(jīng)RC濾波后給輸 出緩沖器輸出；當(dāng)D17計數(shù)滿時其進位端9腳置低送給D18的計數(shù)時鐘使能端12腳，實現(xiàn) 計數(shù)器的級聯(lián)，從而可以訪問整個存儲器。當(dāng)一個工作周期結(jié)束時，計數(shù)器D17和D18的10 腳將產(chǎn)生一個計數(shù)結(jié)束脈沖給D21的5腳，經(jīng)D21內(nèi)部的D觸發(fā)器Ull展寬后通過19腳形 成計數(shù)清零信號送給D17和D18的10腳，此時計數(shù)器D17和D18結(jié)束計數(shù)并清零，等待下 一個工作周期開始。輸出緩沖器DlO的10腳產(chǎn)生的閘流管原始脈沖送給D21的6腳，在D21中，該閘 流管原始脈沖同外部送給D21的9腳的禁止間流管觸發(fā)脈沖信號相與后經(jīng)17腳產(chǎn)生閘流 管觸發(fā)脈沖輸出給外部電路。輸出緩沖器DlO的12腳產(chǎn)生的賦能原始波形送給D21的13腳，在D21內(nèi)部賦能 原始波形送給與門U60 ；當(dāng)D21的21腳收到外部電路送來的閘流管脈沖反饋信號、11腳收 到賦能脈沖使能信號時，這兩個波形經(jīng)內(nèi)部的門電路構(gòu)成的RS觸發(fā)器送給TOO，這兩個波 形同8腳收到的禁止賦能信號、7腳收到賦能穩(wěn)壓脈沖、10腳的故障復(fù)位信號相與后經(jīng)D21 的16腳產(chǎn)生賦能脈沖信號輸出給外部電路。外部電路對信號源產(chǎn)生的波形進行判斷處理后會形成故障信號1、故障信號2送 給D21的2、3腳，這兩個故障信號經(jīng)D21內(nèi)部的觸發(fā)器進行鎖定后分別通過22腳、23腳送 給發(fā)光管HL2和HL3作信號源狀態(tài)指示，并在14腳產(chǎn)生信號源故障信號送給外部電路。系統(tǒng)外部電路產(chǎn)生的故障復(fù)位信號和存儲器產(chǎn)生的計數(shù)結(jié)束脈沖還用來復(fù)位D21 內(nèi)部觸發(fā)器的輸出狀態(tài)，使之恢復(fù)到一個周期的初始狀態(tài)。綜上所述，以上僅為本發(fā)明的較佳實施例而已，并非用于限定本發(fā)明的保護范圍。 凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的 保護范圍之內(nèi)。
權(quán)利要求
1. 一種用于大功率脈沖調(diào)制器中的信號發(fā)射電路，其特征在于，該信號發(fā)射電路用于 醫(yī)用直線加速器，包括控制芯片D21、計數(shù)器D17、計數(shù)器D18、預(yù)存有所需波形的存儲器 D19、輸出緩沖器D10、輸出緩沖器D11、以及若干電阻和若干電容；其中，計數(shù)器D17和D18 均采用74HC590芯片，存儲器D19采用27C512芯片，輸出緩沖器DlO和Dll采用74HC14，控 制芯片D21為可編程邏輯器件AT22V10 ；控制芯片D21的管腳定義為管腳1為基準(zhǔn)頻率輸入端、管腳2為故障2信號輸入端、 管腳3為故障1輸入端、管腳10為故障復(fù)位信號輸入端、管腳13為賦能原始波形輸入端、 管腳11為賦能脈沖使能信號輸入端、管腳21為間流管脈沖反饋信號輸入端、管腳9為禁止 閘流管觸發(fā)脈沖信號輸入端、管腳8為禁止賦能信號輸入端、管腳4為同步信號輸入端、管 腳7為賦能穩(wěn)壓脈沖輸入端、管腳6為間流管原始脈沖輸入端、管腳5為計數(shù)結(jié)束脈沖輸入 端、管腳19為計數(shù)清零輸出端、管腳18為計數(shù)使能輸出端、管腳17為閘流管觸發(fā)脈沖輸出 端、管腳16為賦能脈沖輸出端、管腳14為信號源故障信號輸出端、管腳23為故障2指示輸 出端、管腳22為故障1指示輸出端、管腳20為計數(shù)基準(zhǔn)信號輸出端；基準(zhǔn)頻率信號輸入控制芯片D21的管腳1以及計數(shù)器D17和D18的管腳13，控制芯片 D21的管腳20連接計數(shù)器D17和D18的管腳11，控制芯片D21的管腳19連接計數(shù)器D17 和D18的管腳10，控制芯片D21的管腳18連接計數(shù)器D17的管腳12，計數(shù)器D17的管腳9 連接計數(shù)器D18的管腳12;計數(shù)器D17的管腳15和管腳1 7分別連接存儲器D19的管腳10 3，計數(shù)器D18的 管腳15和管腳1 7分別連接存儲器D19的管腳25、24、21、23、2、26、27和1 ；存儲器D19的管腳11、12和13分別通過各自的電阻接輸出緩沖器DlO的管腳9、11和 13 ；存儲器D19的管腳15 19分別通過各自的電阻接輸出緩沖器Dll的管腳13、3、5、11、 9 ；在輸出緩沖器DlO上，管腳9通過電容C17接地，管腳11通過并聯(lián)在一起的電容C18 和C19接地，管腳1、3、5均接地，管腳8接控制芯片D21的管腳5，管腳10接控制芯片D21 的管腳6，管腳12接控制芯片D21的管腳13 ；在輸出緩沖器Dll上，管腳3、5、9、11和13分別通過一個電容接地，管腳1直接接地， 管腳4輸出束流前沿切割系統(tǒng)BLC同步信號，管腳6輸出自動頻率控制系統(tǒng)AFC同步信號， 管腳8輸出劑量監(jiān)控系統(tǒng)ADC2的系統(tǒng)同步信號，管腳10輸出柵控槍AIC的系統(tǒng)同步信號， 管腳12輸出ADCl的系統(tǒng)同步信號；在控制芯片D21上，管腳22通過電阻R15連接發(fā)光二極管HL2的陽極，管腳23通過電 阻R16連接發(fā)光二極管HL3的陽極，發(fā)光二極管HL2和HL3的陰極接地； 所述控制芯片D21的內(nèi)部電路設(shè)計為管腳2通過輸入緩沖器U39接或非門U19的第一輸入端，或非門U19的第二輸入端接 管腳23，或非門U19的輸出端接或非門U20的第一輸入端；管腳10通過輸入緩沖器U40輸 出復(fù)位信號Reset，該Reset信號接或非門U20的第二輸入端和或非門U22的第二輸入端， 或非門U20的輸出端通過輸出緩沖器似6接管腳23 ；管腳3通過輸入緩沖器U41接或非門 U21的第一輸入端，或非門U21的第二輸入端接管腳22，或非門U21的輸出端接或非門U22 的第一輸入端；或非門U22的輸出端通過輸出緩沖器TOl接管腳22 ；管腳22和23分別接 或門U23的兩個輸入端，或門U23的輸出端通過輸出緩沖器U55接管腳14 ；管腳9通過輸入緩沖器U48接與門UM的反向輸入端，管腳6通過輸入緩沖器U49接 與門U24的正向輸入端，與門U24的輸出端通過輸出緩沖器U53接管腳17 ；管腳5通過輸入緩沖器U42接D觸發(fā)器Ull的數(shù)據(jù)端，D觸發(fā)器Ull的輸出端通過輸 出緩沖器U47接管腳19，D觸發(fā)器Ull的時鐘端接時鐘信號CLKl，輸入緩沖器U42的輸出 端進一步通過非門U32輸出ClrPlusl信號；管腳4通過輸入緩沖器U43接或非門似8的第一輸入端，或非門似8的輸出端通過輸 出緩沖器U57接管腳18 ；所述ClrPlusl信號輸入或非門U29的第二輸入端，或非門U29的 第一輸入端接管腳18，或非門U29的輸出端接或非門似8的第二輸入端；管腳1通過輸入緩沖器U50輸出時鐘信號CLKl，該CLKl接D觸發(fā)器U27的時鐘端和D 觸發(fā)器Ull的時鐘端，D觸發(fā)器U27的輸出端通過非門U37接D觸發(fā)器U27的數(shù)據(jù)端，D觸 發(fā)器U27的輸出端進一步通過輸出緩沖器UM接管腳20 ；管腳11接與門U33的第一輸入端和與門U34的反向輸入端，管腳21通過輸入緩沖器 U44接與門U33的第二輸入端和與門U34的正向輸入端；與門U33的輸出端接或非門U30的 第一輸入端，或非門U30的第二輸入端接管腳15，或非門U30的輸出端接或非門U31的第 一輸入端；與門U34的輸出端接或非門U31的第二輸入端，所述ClrPlusl信號輸入或非門 U31的第三輸入端，或非門U31的輸出端通過輸出緩沖器U58接管腳15 ；管腳8通過輸入緩沖器U45接與門U60的第一反向輸入端，所述Reset信號接與門U60 的第二反向輸入端，管腳13和7分別接與門U60的第一正向輸入端和第二正向輸入端，與 門U60的第三正向輸入端接管腳15，與門U60的輸出端通過輸出緩沖器U52接管腳16。
全文摘要
本發(fā)明公開了一種用于大功率脈沖調(diào)制器中的信號發(fā)射電路，該信號發(fā)射電路用于醫(yī)用直線加速器，屬于脈沖調(diào)制器技術(shù)領(lǐng)域。該信號發(fā)射電路采用一片可編程邏輯器件，替代結(jié)構(gòu)復(fù)雜的控制電路來控制計數(shù)器對存儲器進行訪問，從而產(chǎn)生調(diào)制器工作時各部分所需要的各種控制信號，整個信號發(fā)射電路具有結(jié)構(gòu)簡單、體積較小、受電磁干擾較輕、性能穩(wěn)定的優(yōu)點。
文檔編號H03K19/20GK102075180SQ20101054371
公開日2011年5月25日 申請日期2010年11月15日 優(yōu)先權(quán)日2010年11月15日
發(fā)明者吳建興, 張均衡, 彭東風(fēng), 王春波, 鄧勇 申請人:江蘇海明醫(yī)療器械有限公司