專利名稱：具有低增益壓控振蕩器的鎖相回路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明系有關(guān)于一種鎖相回路及其控制方法，尤指一種具有低增益壓控振蕩器的鎖相回路。
背景技術(shù)：
請參照圖1A，圖IA系為現(xiàn)有技術(shù)說明低增益壓控振蕩器從開機至鎖住時鐘的過程之示意圖。如圖IA所示，當(dāng)振蕩器的控制位Bit_vco為零時，振蕩器控制電壓VCTR從圓圈0的位置慢慢升至大于電壓邊界的上限VH的圓圈1的位置。因此，振蕩器的控制位Bit_ VC0跳至一，然后振蕩器控制電壓VCTR再從圓圈2的位置慢慢升至大于電壓邊界的上限VH 的圓圈3的位置。直到振蕩器的控制位Bit_vco等于二時，振蕩器控制電壓VCTR升至圓圈 5的位置。此時，振蕩器的振蕩時鐘剛好等于欲鎖住的振蕩時鐘FL0CK，且振蕩器控制電壓 VCTR亦落至電壓邊界之內(nèi)。之后，振蕩器的控制位Bit_vco的值不再變動。請參照圖1B，圖IB系為說明低增益壓控振蕩器鎖住時鐘穩(wěn)定后，振蕩器控制電壓 VCTR重新回到不穩(wěn)定狀態(tài)之示意圖。如圖IB所示，當(dāng)系統(tǒng)鎖住振蕩器的振蕩時鐘時，振蕩器控制電壓VCTR落在圓圈5的位置，其中圓圈5很靠近電壓邊界的上限VH。而振蕩器控制電壓VCTR有可能因為溫度或是鎖相回路內(nèi)部的噪聲，移動至圓圈5’。因為圓圈5’所對應(yīng)的振蕩器控制電壓VCTR系大于電壓邊界的上限VH，因此，振蕩器的控制位Bit_vco加一 (亦即Bit_vco = 3)，振蕩器控制電壓VCTR最終停留在圓圈6、7的位置。但當(dāng)鎖相回路穩(wěn)定時，振蕩器的振蕩時鐘所對應(yīng)的振蕩器的控制位Bit_vco忽然間改變時，鎖相回路需重新鎖定，系統(tǒng)將無法正常運作。

發(fā)明內(nèi)容
本發(fā)明的一實施例提供一種具有低增益壓控振蕩器的鎖相回路。該鎖相回路包含一相位/頻率檢測器、一電荷泵、一低通濾波器、一振蕩器、一低增益壓控電路及一第一除頻器。該相位/頻率檢測器系用以根據(jù)一參考時鐘與一除頻振蕩時鐘的相位/頻率差，產(chǎn)生一檢測脈沖；該電荷泵系耦接于該相位/頻率檢測器，用以根據(jù)該檢測脈沖，產(chǎn)生一檢測電壓，并累加該檢測電壓；該低通濾波器系耦接于該電荷泵，用以根據(jù)該檢測電壓，產(chǎn)生一振蕩器控制電壓；該振蕩器系耦接于該低通濾波器，用以根據(jù)該振蕩器控制電壓產(chǎn)生一振蕩時鐘；該低增益壓控電路系耦接于該低通濾波器和該振蕩器，用以根據(jù)至少二組電壓邊界，以調(diào)整該振蕩器的振蕩時鐘，其中利用一第一組電壓邊界暫定該振蕩時鐘，再以范圍較小之一第二組電壓邊界將該振蕩時鐘調(diào)整至較穩(wěn)定之范圍；及該第一除頻器系耦接于該振蕩器和該相位/頻率檢測器，用以對該振蕩器的振蕩時鐘除頻，以產(chǎn)生該除頻振蕩時鐘并傳送至該相位/頻率檢測器。本發(fā)明的另一實施例提供一種低增益壓控振蕩器的控制方法。該方法包含設(shè)定一振蕩器的控制位為一預(yù)設(shè)位及一振蕩器控制電壓為一預(yù)定值；比較該振蕩器控制電壓是否超出一第一組電壓邊界的范圍；如果該振蕩器控制電壓超出該第一組電壓邊界的范圍，將該振蕩器預(yù)設(shè)的控制位調(diào)整一階層，再重復(fù)進(jìn)行上一步驟比較該振蕩器控制電壓是否超出該第一組電壓邊界的范圍；如果該振蕩器控制電壓未超出該第一組電壓邊界的范圍，將該第一組電壓邊界改變?yōu)橐坏诙M電壓邊界；比較該振蕩器控制電壓是否超出該第二組電壓邊界的范圍；如果該振蕩器控制電壓超出該第二組電壓邊界的范圍，將該振蕩器所在的控制位調(diào)整一階層，再重復(fù)進(jìn)行上一步驟比較該振蕩器控制電壓是否超出該第二組電壓邊界的范圍；及如果該振蕩器控制電壓未超出該第二組電壓邊界的范圍，將該第二組電壓邊界調(diào)回該第一組電壓邊界，并將該振蕩器控制電壓輸出；其中該第一組電壓邊界范圍大于該第二組電壓邊界。本發(fā)明所提供的具有低增益壓控振蕩器的鎖相回路及低增益壓控振蕩器的控制方法，系利用至少二組電壓邊界，使得根據(jù)第一組電壓邊界和振蕩器欲鎖住的振蕩時鐘所決定的振蕩器控制電壓，可再被第二組電壓邊界和振蕩器欲鎖住的振蕩時鐘調(diào)整，因而遠(yuǎn)離第一組電壓邊界。而振蕩器控制電壓被第二組電壓邊界和振蕩器欲鎖住的振蕩時鐘調(diào)整過后，可選擇性地將第二組電壓邊界放寬為第一組電壓邊界。如此，將使得鎖相回路更加穩(wěn)定，較不受溫度或是鎖相回路內(nèi)部的噪聲所影響。


圖IA為現(xiàn)有技術(shù)說明低增益壓控振蕩器從開機至鎖住時鐘的過程的示意圖；圖IB為說明低增益壓控振蕩器鎖住時鐘穩(wěn)定后，振蕩器控制電壓重新回到不穩(wěn)定狀態(tài)的示意圖；圖2為本發(fā)明的一實施例說明具有低增益壓控振蕩器的鎖相回路的示意圖；圖3A說明低增益壓控電路根據(jù)第一組電壓邊界鎖住振蕩器的振蕩時鐘的示意圖；圖;3B說明低增益壓控電路根據(jù)第二組電壓邊界鎖住振蕩器的振蕩時鐘的示意圖；圖4A和圖4B為二種實現(xiàn)低增益壓控電路的電路架構(gòu)的示意圖；圖5為本發(fā)明的一實施例說明具有低增益壓控振蕩器的鎖相回路的示意圖；圖6為本發(fā)明的一實施例說明具有低增益壓控振蕩器的鎖相回路的示意圖；圖7為本發(fā)明的一實施例說明具有低增益壓控振蕩器的鎖相回路的示意圖；圖8A和圖8B本發(fā)明的另一實施例說明低增益壓控振蕩器的控制方法的流程圖；圖9A根據(jù)圖8A和圖8B的方法說明低增益壓控電路根據(jù)第一組電壓邊界和第二組電壓邊界，調(diào)整控制位，以鎖住振蕩器的振蕩時鐘的示意圖；圖9B在時間軸上說明圖9A的示意圖；圖IOA和圖IOB本發(fā)明的另一實施例說明低增益壓控振蕩器的控制方法的流程圖；圖IlA根據(jù)圖IOA和圖IOB的方法說明低增益壓控電路根據(jù)第一組電壓邊界和第二組電壓邊界，調(diào)整控制位，以鎖住振蕩器的振蕩時鐘的示意圖；圖IlB在時間軸上說明圖IlA的示意圖；圖12A和圖12B本發(fā)明的另一實施例說明低增益壓控振蕩器的控制方法的流程圖13A根據(jù)圖12A和圖12B的方法說明低增益壓控電路根據(jù)第一組電壓邊界和第二組電壓邊界，調(diào)整控制位，以鎖住振蕩器的振蕩時鐘的示意圖；圖1 在時間軸上說明圖13A的示意圖；圖14A和圖14B本發(fā)明的另一實施例說明低增益壓控振蕩器的控制方法的流程圖；圖15A根據(jù)圖14A和圖14B的方法說明低增益壓控電路根據(jù)第一組電壓邊界和第二組電壓邊界，調(diào)整控制位，以鎖住振蕩器的振蕩時鐘的示意圖；圖15B在時間軸上說明圖15A的示意圖。主要元件符號說明200、500、600、700 鎖相回路202相位/頻率檢測器204電荷泵206低通濾波器208振蕩器614、714 第二除頻器210、510、710低增益壓控電路212第一除頻器2102 比較器2104 控制器5106、7106 延遲電路21022電壓邊界上限比較器21024電壓邊界下限比較器ICLK輸入時鐘CLK, FLOCK 振蕩時鐘CR 比較結(jié)果CREF參考時鐘DCLK除頻振蕩時鐘DP 檢測脈沖ADV累加的檢測電壓VCTR振蕩器控制電壓Vm 預(yù)定值VH 上限VHl第一組電壓邊界的上限VH2第二組電壓邊界的上限VH3第三電壓邊界的上限VHn第η電壓邊界的上限VL 下限VLl第一組電壓邊界的下限VL2第二組電壓邊界的下限
7
VL3第三電壓邊界的下限VLn第η電壓邊界的下限Bit_vco 控制位800-828、1000-1028、1200-1228、1400-1428 步驟
具體實施例方式請參照圖2，圖2系為本發(fā)明的一實施例說明具有低增益壓控振蕩器的鎖相回路 200的示意圖。鎖相回路200包含一相位/頻率檢測器202、一電荷泵204、一低通濾波器 206、一振蕩器208、一低增益壓控電路210及一第一除頻器212。相位/頻率檢測器202系用以根據(jù)一參考時鐘CREF與一除頻振蕩時鐘DCLK的相位/頻率差，產(chǎn)生一檢測脈沖DP，其中檢測脈沖DP和相位/頻率差呈線性比例。電荷泵204系耦接于相位/頻率檢測器202， 用以根據(jù)檢測脈沖DP，產(chǎn)生一檢測電壓ADV ；低通濾波器206系耦接于電荷泵204，用以根據(jù)檢測電壓ADV，產(chǎn)生一振蕩器控制電壓VCTR ；振蕩器208系耦接于低通濾波器206，用以根據(jù)振蕩器控制電壓VCTR，產(chǎn)生一振蕩時鐘CLK ；低增益壓控電路210系耦接于低通濾波器 206和振蕩器208，用以根據(jù)至少二組電壓邊界(VL1-VH1，VL2-VH2)調(diào)控振蕩器208的振蕩時鐘；及第一除頻器212系耦接于振蕩器208和相位/頻率檢測器202，用以對振蕩器208 的振蕩時鐘CLK除頻，以產(chǎn)生除頻振蕩時鐘DCLK并傳送至相位/頻率檢測器202。請參照圖2及圖3A，圖3A系說明低增益壓控電路210根據(jù)第一組電壓邊界 VHl-VLl鎖住振蕩器208的振蕩時鐘之示意圖。如圖2所示，低增益壓控電路210包含一比較器2102和一控制器2104，比較器2102系耦接于低通濾波器206。如圖3A所示，比較器 2102先以第一組電壓邊界VHl-VLl和振蕩器控制電壓VCTR的預(yù)定值Vm做比較，此時振蕩器208的控制位Bit_vco等于0。但本發(fā)明并不受限于振蕩器208從低頻開始起振，振蕩器208亦可從高頻開始起振，再藉由調(diào)整振蕩器的控制位Bit_vco鎖住振蕩器208的振蕩頻率。振蕩器控制電壓VCTR沿著Bit_vco等于0的低增益曲線逐步增加振蕩器208的振蕩頻率，直到振蕩器控制電壓VCTR大于第一組電壓邊界的上限VHl (圖3A的圓圈1)時，比較器2102產(chǎn)生一比較結(jié)果CR?？刂破?104系耦接于比較器2102，用以根據(jù)比較結(jié)果CR， 改變振蕩器208的控制位Bit_vco，因此，此時振蕩器的控制位Bit_vco等于1。振蕩器208 則根據(jù)控制位Bit_vco，調(diào)整振蕩器的振蕩時鐘。然后振蕩器控制電壓VCTR沿著Bit_vco 等于1的低增益曲線逐步增加振蕩器208的振蕩頻率，直到振蕩器控制電壓VCTR大于第一組電壓邊界的上限VHl (圖3A的圓圈2)時，比較器2102再產(chǎn)生比較結(jié)果CR。如此，重復(fù)上述過程，直到振蕩器208的振蕩頻率被鎖住，而振蕩器控制電壓VCTR落在第一組電壓邊界 VHl-VLl范圍之內(nèi)(圖3A的圓圈3)。如圖3A所示，振蕩器控制電壓VCTR (圓圈3)雖落在第一組電壓邊界VHl-VLl范圍之內(nèi)，但離第一組電壓邊界的上限VHl很近。而振蕩器控制電壓VCTR有可能因為溫度或是鎖相回路內(nèi)部的噪聲，移動至第一組電壓邊界VHl-VLl范圍之外。當(dāng)鎖相回路200穩(wěn)定時，振蕩器208的振蕩時鐘所對應(yīng)的控制位Bit_vco忽然間改變時，鎖相回路200需重新鎖定，會造成系統(tǒng)無法正常運作。所以振蕩器208的振蕩頻率被鎖住后經(jīng)過一延遲時間，比較器2102會以較窄的第二組電壓邊界VH2-VL2和振蕩器控制電壓VCTR做比較，但本發(fā)明亦可不需經(jīng)過延遲時間，比較器2102再以較窄的第二組電壓邊界VH2-VL2和振蕩器控制電壓VCTR做比較。請參照圖3B，圖;3B系說明低增益壓控電路210根據(jù)第二組電壓邊界VH2-VL2鎖住振蕩器208的振蕩時鐘之示意圖。因此，如圖3B所示，振蕩器控制電壓VCTR最后會落在圓圈4的位置，圓圈4的位置和圓圈3的位置比起來距離第一組電壓邊界VHl-VLl較遠(yuǎn)。但本發(fā)明并不受限于只有二組電壓邊界VHl-VLl、VH2-VL2，只要低增益壓控電路210具有至少二電壓邊界，皆落入本發(fā)明的范疇。另外，振蕩器控制電壓VCTR最后會落在圓圈4的位置穩(wěn)定后，經(jīng)過一延遲時間，放寬第二組電壓邊界VH2-VL2回到第一組電壓邊界VH1-VL1，但本發(fā)明亦可不需經(jīng)過延遲時間，放寬第二組電壓邊界VH2-VL2回到第一組電壓邊界VHl-VLl。請參照圖4A和圖4B，圖4A和圖4B系為二種實現(xiàn)低增益壓控電路210的電路架構(gòu)的示意圖。如圖4A所示，比較器2102系以電阻分壓決定電壓邊界，而電壓邊界上限比較器21022和電壓邊界下限比較器210 再根據(jù)電壓邊界，產(chǎn)生比較結(jié)果CRH和CRL給控制器2104。如圖4B所示，比較器2102系以不同電流比例決定電壓邊界，而電壓邊界上限比較器21022和電壓邊界下限比較器210 再根據(jù)電壓邊界，產(chǎn)生比較結(jié)果CRH和CRL給控制器2104。另外，電壓邊界上限比較器21022和電壓邊界下限比較器21024皆為具有遲滯空間的比較器。請參照圖5，圖5系為本發(fā)明的一實施例說明具有低增益壓控振蕩器的鎖相回路 500的示意圖。鎖相回路500和鎖相回路200的差異在于鎖相回路500的低增益壓控電路 510另包含一延遲電路5106，用以延遲振蕩器控制電壓VCTR進(jìn)入比較器2102。延遲電路 5106系減緩鎖相回路500的反應(yīng)時間，讓鎖相回路500不致于過度敏感。鎖相回路500的其于操作原理皆和鎖相回路200相同，在此不再贅述。請參照圖6，圖6系為本發(fā)明的一實施例說明具有低增益壓控振蕩器的鎖相回路 600的示意圖。鎖相回路600和鎖相回路200的差異在于鎖相回路600另包含一第二除頻器614，用以對一輸入時鐘ICLK降頻，以產(chǎn)生參考時鐘CREF至相位頻率/檢測器202。鎖相回路600的其于操作原理皆和鎖相回路200相同，在此不再贅述。請參照圖7，圖7系為本發(fā)明的一實施例說明具有低增益壓控振蕩器的鎖相回路 700的示意圖。鎖相回路700和鎖相回路200的差異在于鎖相回路700另包含一第二除頻器714和鎖相回路700的低增益壓控電路710另包含一延遲電路7106。鎖相回路700的其于操作原理皆和鎖相回路200相同，在此不再贅述。請參照圖8A和圖8B，圖8A和圖8B系本發(fā)明的另一實施例說明低增益壓控振蕩器的控制方法之流程圖。圖8A和圖8B之方法系利用圖2的鎖相回路200說明，詳細(xì)步驟如下步驟800:開始；步驟802 設(shè)定振蕩器208的控制位Bit_vco為零及振蕩器控制電壓VCTR為預(yù)定值Vm ；步驟804 經(jīng)過延遲時間DT，低增益壓控電路210中的比較器2102比較振蕩器控制電壓VCTR是否升至第一組電壓邊界的上限VHl ；如果是，進(jìn)行步驟806 ；如果否，跳至步驟 810 ；步驟806 控制器2104將控制位Bit_vco加一；步驟808 將控制位Bit_vco加一后，經(jīng)過延遲時間DT再比較振蕩器控制電壓VCTR是否升至第一組電壓邊界的上限VHl ；如果是，跳回步驟806 ；如果否，進(jìn)行步驟810 ；步驟810 比較器2102判斷振蕩器控制電壓VCTR是否小于或等于第一組電壓邊界的下限VLl ；如果是，跳至步驟814 ；如果否，進(jìn)行步驟812 ；步驟812 經(jīng)過延遲時間后，比較器2102比較振蕩器控制電壓VCTR和第二組電壓邊界VH2-VL2，跳至步驟816 ；步驟814 終止比較振蕩器控制電壓VCTR和第一組電壓邊界VH1-VL1，跳至步驟 828 ；步驟816 低增益壓控電路210中的比較器2102比較振蕩器控制電壓VCTR是否升至第二組電壓邊界的上限VH2 ；如果是，進(jìn)行步驟818 ；如果否，跳至步驟822 ；步驟818 控制器2104將控制位Bit_vco加一；步驟820 將控制位Bit_vco加一后，經(jīng)過延遲時間DT再比較振蕩器控制電壓 VCTR是否升至第二組電壓邊界的上限VH2 ；如果是，跳回步驟818 ；如果否，進(jìn)行步驟822 ；步驟822 比較器2102判斷振蕩器控制電壓VCTR是否小于或等于第二組電壓邊界的下限VL2 ；如果是，跳至步驟826 ；如果否，進(jìn)行步驟824 ；步驟824 經(jīng)過延遲時間后，改變第二組電壓邊界VH2-VL2至第一組電壓邊界 VHl-VLl，跳至步驟828 ；步驟826 終止比較振蕩器控制電壓VCTR和第二組電壓邊界VH2-VL2，跳回步驟 824 ；步驟828:結(jié)束。請參照圖9A和圖9B，圖9A系根據(jù)圖8A和圖8B的方法說明低增益壓控電路210 根據(jù)第一組電壓邊界VHl-VLl和第二組電壓邊界VH2-VL2，調(diào)整控制位Bit_vco，以鎖住振蕩器208的振蕩時鐘之示意圖，圖9B系在時間軸上說明圖9A之示意圖。如圖9A所示，在控制位Bit_vco等于零和一時，振蕩器控制電壓VCTR都會超過第一組電壓邊界VHl (圓圈 2、4)。在控制位Bit_vco等于二時，振蕩器控制電壓VCTR因為振蕩器208欲鎖住的振蕩時鐘FLOCK和控制位Bit_vco等于二的曲線相交而停留在圓圈6。但圓圈6所對應(yīng)的振蕩器控制電壓VCTR距離第一組電壓邊界的上限VHl很近，因此，透過步驟812，比較器2102比較振蕩器控制電壓VCTR和第二組電壓邊界VH2-VL2。如圖9A所示，圓圈6所對應(yīng)的振蕩器控制電壓VCTR大于第二組電壓邊界的上限VH2，因此控制位Bit_vco加一(此時控制位 Bit_vco等于三)。最后，振蕩器控制電壓VCTR因為振蕩器208欲鎖住的振蕩時鐘FLOCK 和控制位Bit_vco等于三的曲線相交而停留在圓圈8。如圖9A所示，圓圈8所對應(yīng)的振蕩器控制電壓VCTR距離第一組電壓邊界的上限VHl較遠(yuǎn)。在步驟擬6中，終止比較振蕩器控制電壓VCTR和第二組電壓邊界后經(jīng)過延遲時間，改變第二組電壓邊界VH2-VL2至第一組電壓邊界VH1-VL1，亦即放寬電壓邊界，但本發(fā)明亦可不需經(jīng)過延遲時間，放寬第二組電壓邊界VH2-VL2回到第一組電壓邊界VHl-VLl。另外，本發(fā)明在步驟812亦可不需經(jīng)一延遲時間比較器2102比較振蕩器控制電壓VCTR和第二組電壓邊界VH2-VL2，以及在步驟擬4亦可不需經(jīng)一延遲時間改變第二組電壓邊界VH2-VL2至第一組電壓邊界VHl-VLl。請參照圖IOA和圖10B，圖IOA和圖IOB系本發(fā)明的另一實施例說明低增益壓控振蕩器的控制方法之流程圖。圖IOA和圖IOB之方法系利用圖2的鎖相回路200說明，詳細(xì)步驟如下
步驟1000 開始；步驟1002 設(shè)定振蕩器208的控制位Bit_vco為N及振蕩器控制電壓VCTR為預(yù)定值Vm;步驟1004 經(jīng)過延遲時間DT，低增益壓控電路210中的比較器2102比較振蕩器控制電壓VCTR是否降至第一組電壓邊界的下限VLl ；如果是，進(jìn)行步驟1006 ；如果否，跳至步驟 1010 ；步驟1006 控制器2104將控制位Bit_vco減一；步驟1008 將控制位Bit_vco減一后，經(jīng)過延遲時間再比較振蕩器控制電壓VCTR 是否降至第一組電壓邊界的下限VLl ；如果是，跳回步驟1006 ；如果否，進(jìn)行步驟1010 ；步驟1010 比較器2102判斷振蕩器控制電壓VCTR是否大于或等于第一組電壓邊界的上限VHl ；如果是，跳至步驟1014 ；如果否，進(jìn)行步驟1012 ；步驟1012 經(jīng)過延遲時間后，比較器2102比較振蕩器控制電壓VCTR和第二組電壓邊界VH2-VL2，跳至步驟1016 ；步驟1014 終止比較振蕩器控制電壓VCTR和第一組電壓邊界VHl-VLl，跳至步驟 1028 ；步驟1016 低增益壓控電路210中的比較器2102比較振蕩器控制電壓VCTR是否降至第二組電壓邊界的下限VL2 ；如果是，進(jìn)行步驟1018 ；如果否，跳至步驟1022 ；步驟1018 控制器2104將控制位Bit_vco減一；步驟1020 將控制位Bit_vco減一后，經(jīng)過延遲時間DT再比較振蕩器控制電壓VCTR是否降至第二組電壓邊界的下限VL2;如果是，跳回步驟1018 ；如果否，進(jìn)行步驟 1022 ；步驟1022 比較器2102判斷振蕩器控制電壓VCTR是否大于或等于第二組電壓邊界的上限VH2 ；如果是，跳至步驟10 ；如果否，進(jìn)行步驟IOM ；步驟IOM 經(jīng)過延遲時間后，改變第二組電壓邊界VH2-VL2至第一組電壓邊界 VHl-VLl，跳至步驟10 ；步驟10 終止比較振蕩器控制電壓VCTR和第二組電壓邊界VH2-VL2，跳回步驟 1024 ；步驟10 結(jié)束。請參照圖IlA和圖11B，圖IlA系根據(jù)圖IOA和圖IOB的方法說明低增益壓控電路 210根據(jù)第一組電壓邊界VHl-VLl和第二組電壓邊界VH2-VL2，調(diào)整控制位Bit_vco，以鎖住振蕩器208的振蕩時鐘之示意圖，圖IlB系在時間軸上說明圖IlA之示意圖。如圖IlA所示， 在控制位Bit_vco等于七和六時，振蕩器控制電壓VCTR都會超過第一組電壓邊界VLl (圓圈2、4)，但本發(fā)明并不受限于控制位Bit_vco從七開始，控制位Bit_vco從七開始僅系用以清楚說明本發(fā)明。在控制位Bit_vco等于五時，振蕩器控制電壓VCTR因為振蕩器208欲鎖住的振蕩時鐘FLOCK和控制位Bit_vco等于五的曲線相交而停留在圓圈6。但圓圈6所對應(yīng)的振蕩器控制電壓VCTR距離第一組電壓邊界的下限VLl很近，因此，透過步驟1012， 比較器2102比較振蕩器控制電壓VCTR和第二組電壓邊界VH2-VL2。如圖IlA所示，圓圈6 所對應(yīng)的振蕩器控制電壓VCTR小于第二組電壓邊界的下限VL1，因此控制位Bit_vco減一 (此時控制位Bit_vco等于四)。最后，振蕩器控制電壓VCTR因為振蕩器208欲鎖住的振
11蕩時鐘FLOCK和控制位Bit_vco等于四的曲線相交而停留在圓圈8。如圖1IA所示，圓圈8 所對應(yīng)的振蕩器控制電壓VCTR距離第一組電壓邊界的下限VLl較遠(yuǎn)。在步驟10 中，終止比較振蕩器控制電壓VCTR和第二組電壓邊界后延遲時間，改變第二組電壓邊界VH2-VL2 至第一組電壓邊界VH1-VL1，亦即放寬電壓邊界，但本發(fā)明亦可不需經(jīng)過延遲時間，放寬第二組電壓邊界VH2-VL2回到第一組電壓邊界VHl-VLl。另外，本發(fā)明在步驟1012亦可不需經(jīng)一延遲時間比較器2102比較振蕩器控制電壓VCTR和第二組電壓邊界VH2-VL2，以及在步驟IOM亦可不需經(jīng)一延遲時間改變第二組電壓邊界VH2-VL2至第一組電壓邊界VHl-VLl。請參照圖12A和圖12B，圖12A和圖12B系本發(fā)明的另一實施例說明低增益壓控振蕩器的控制方法之流程圖。圖12A和圖12B之方法系利用圖2的鎖相回路200說明，詳細(xì)步驟如下步驟1200 開始；步驟1202 設(shè)定振蕩器208的控制位Bit_vco為零及振蕩器控制電壓VCTR為預(yù)定值Vm;步驟1204 經(jīng)過延遲時間DT，低增益壓控電路210中的比較器2102比較振蕩器控制電壓VCTR是否降至第一組電壓邊界的下限VLl ；如果是，進(jìn)行步驟1206 ；如果否，跳至步驟 1210 ；步驟1206 控制器2104將控制位Bit_vco加一；步驟1208 將控制位Bit_vco加一后，經(jīng)過延遲時間再比較振蕩器控制電壓VCTR 是否降至第一組電壓邊界的上限VLl ；如果是，跳回步驟1206 ；如果否，進(jìn)行步驟1210 ；步驟1210 比較器2102判斷振蕩器控制電壓VCTR是否大于或等于第一組電壓邊界的上限VHl ；如果是，跳至步驟1214 ；如果否，進(jìn)行步驟1212 ；步驟1212 經(jīng)過延遲時間后，比較器2102比較振蕩器控制電壓VCTR和第二組電壓邊界VH2-VL2，跳至步驟1216 ；步驟1214 終止比較振蕩器控制電壓VCTR和第一組電壓邊界VH1-VL1，跳至步驟 1228 ；步驟1216 低增益壓控電路210中的比較器2102比較振蕩器控制電壓VCTR是否降至第二組電壓邊界的下限VL2 ；如果是，進(jìn)行步驟1218 ；如果否，跳至步驟1222 ；步驟1218 控制器2104將控制位Bit_vco加一；步驟1220 將控制位Bit_vco加一后，經(jīng)過延遲時間再比較振蕩器控制電壓VCTR 是否降至第二組電壓邊界的上限VL2 ；如果是，跳回步驟1218 ；如果否，進(jìn)行步驟1222 ；步驟1222 比較器2102判斷振蕩器控制電壓VCTR是否大于或等于第二組電壓邊界的上限VH2 ；如果是，跳至步驟12 ；如果否，進(jìn)行步驟12 ；步驟12M 經(jīng)過延遲時間后，改變第二組電壓邊界VH2-VL2至第一組電壓邊界 VHl-VLl，跳至步驟12 ；步驟12 終止比較振蕩器控制電壓VCTR和第二組電壓邊界VH2-VL2，跳回步驟 1224 ；步驟12 :結(jié)束。請參照圖13A和圖13B，圖13A系根據(jù)圖12A和圖12B的方法說明低增益壓控電路 210根據(jù)第一組電壓邊界VHl-VLl和第二組電壓邊界VH2-VL2，調(diào)整控制位Bit_vco，以鎖住
12振蕩器208的振蕩時鐘之示意圖，圖13B系在時間軸上說明圖13A之示意圖。如圖13A所示， 在控制位Bit_vco等于零和一時，振蕩器控制電壓VCTR都會超過第一組電壓邊界VLl (圓圈2、4)。在控制位Bit_vco等于二時，振蕩器控制電壓VCTR因為振蕩器208欲鎖住的振蕩時鐘FLOCK和控制位Bit_vco等于二的曲線相交而停留在圓圈6。但圓圈6所對應(yīng)的振蕩器控制電壓VCTR距離第一組電壓邊界的下限VLl很近，因此，透過步驟1212，比較器2102 比較振蕩器控制電壓VCTR和第二組電壓邊界VH2-VL2。如圖13A所示，圓圈6所對應(yīng)的振蕩器控制電壓VCTR小于第二組電壓邊界的下限VL2，因此控制位Bit_vco加一(此時控制位Bit_vco等于三)。最后，振蕩器控制電壓VCTR因為振蕩器208欲鎖住的振蕩時鐘FLOCK 和控制位Bit_vco等于三的曲線相交而停留在圓圈8。如圖13A所示，圓圈8所對應(yīng)的振蕩器控制電壓VCTR距離第一組電壓邊界的下限VLl較遠(yuǎn)。在步驟12 中，終止比較振蕩器控制電壓VCTR和第二組電壓邊界后延遲時間，改變第二組電壓邊界VH2-VL2至第一組電壓邊界VH1-VL1，亦即放寬電壓邊界，但本發(fā)明亦可不需經(jīng)過延遲時間，放寬第二組電壓邊界 VH2-VL2回到第一組電壓邊界VH1-VL1。另外，本發(fā)明在步驟1212亦可不需經(jīng)一延遲時間比較器2102比較振蕩器控制電壓VCTR和第二組電壓邊界VH2-VL2，以及在步驟12M亦可不需經(jīng)一延遲時間改變第二組電壓邊界VH2-VL2至第一組電壓邊界VHl-VLl。請參照圖14A和圖14B，圖14A和圖14B系本發(fā)明的另一實施例說明低增益壓控振蕩器的控制方法之流程圖。圖14A和圖14B之方法系利用圖2的鎖相回路200說明，詳細(xì)步驟如下步驟1400:開始；步驟1402 設(shè)定振蕩器208的控制位Bit_vco為N及振蕩器控制電壓VCTR為預(yù)定值Vm;步驟1404 經(jīng)過延遲時間DT，低增益壓控電路210中的比較器2102比較振蕩器控制電壓VCTR是否升至第一組電壓邊界的上限VHl ；如果是，進(jìn)行步驟1406 ；如果否，跳至步驟 1410 ；步驟1406 控制器2104將控制位Bit_vco減一；步驟1408 將控制位Bit_vco減一后，經(jīng)過延遲時間再比較振蕩器控制電壓VCTR 是否升至第一組電壓邊界的上限VHl ；如果是，跳回步驟1406 ；如果否，進(jìn)行步驟1410 ；步驟1410 比較器2102判斷振蕩器控制電壓VCTR是否小于或等于第一組電壓邊界的下限VLl ；如果是，跳至步驟1414 ；如果否，進(jìn)行步驟1412 ；步驟1412 經(jīng)過延遲時間后，比較器2102比較振蕩器控制電壓VCTR和第二組電壓邊界VH2-VL2，跳至步驟1416 ；步驟1414 終止比較振蕩器控制電壓VCTR和第一組電壓邊界VH1-VL1，跳至步驟 1428 ；步驟1416 低增益壓控電路210中的比較器2102比較振蕩器控制電壓VCTR是否升至第二組電壓邊界的上限VH2 ；如果是，進(jìn)行步驟1418 ；如果否，跳至步驟1422 ；步驟1418 控制器2104將控制位Bit_vco減一；步驟1420 將控制位Bit_vco減一后，經(jīng)過延遲時間再比較振蕩器控制電壓VCTR 是否升至第二組電壓邊界的上限VH2 ；如果是，跳回步驟1418 ；如果否，進(jìn)行步驟1422 ；步驟1422 比較器2102判斷振蕩器控制電壓VCTR是否小于或等于第二組電壓邊界的下限VL2 ；如果是，跳至步驟14 ；如果否，進(jìn)行步驟14M ；步驟14M 經(jīng)過延遲時間后，改變第二組電壓邊界VH2-VL2至第一組電壓邊界 VHl-VLl，跳至步驟1似8 ；步驟1似6 終止比較振蕩器控制電壓VCTR和第二組電壓邊界VH2-VL2，跳回步驟 1424 ；步驟1似8:結(jié)束。請參照圖15A和圖15B，圖15A系根據(jù)圖14A和圖14B的方法說明低增益壓控電路 210根據(jù)第一組電壓邊界VHl-VLl和第二組電壓邊界VH2-VL2，調(diào)整控制位Bit_vco，以鎖住振蕩器208的振蕩時鐘之示意圖，圖15B系在時間軸上說明圖15A之示意圖。如圖15A所示， 在控制位Bit_vco等于七和六時，振蕩器控制電壓VCTR都會超過第一組電壓邊界VLl (圓圈2、4)，但本發(fā)明并不受限于控制位Bit_vco從七開始，控制位Bit_vco從七開始僅系用以清楚說明本發(fā)明。在控制位Bit_vco等于五時，振蕩器控制電壓VCTR因為振蕩器208欲鎖住的振蕩時鐘FLOCK和控制位Bit_vco等于五的曲線相交而停留在圓圈6。但圓圈6所對應(yīng)的振蕩器控制電壓VCTR距離第一組電壓邊界的上限VHl很近，因此，透過步驟1412， 比較器2102比較振蕩器控制電壓VCTR和第二組電壓邊界VH2-VL2。如圖15A所示，圓圈6 所對應(yīng)的振蕩器控制電壓VCTR大于第二組電壓邊界的上限VH2，因此控制位Bit_vco減一 (此時控制位Bit_vco等于四)。最后，振蕩器控制電壓VCTR因為振蕩器208欲鎖住的振蕩時鐘FLOCK和控制位Bit_vco等于四的曲線相交而停留在圓圈8。如圖15A所示，圓圈8 所對應(yīng)的振蕩器控制電壓VCTR距離第一組電壓邊界的下限VLl較遠(yuǎn)。在步驟14 中，終止比較振蕩器控制電壓VCTR和第二組電壓邊界后延遲時間，改變第二組電壓邊界VH2-VL2 至第一組電壓邊界VH1-VL1，亦即放寬電壓邊界，但本發(fā)明亦可不需經(jīng)過延遲時間，放寬第二組電壓邊界VH2-VL2回到第一組電壓邊界VHl-VLl。另外，本發(fā)明在步驟1412亦可不需經(jīng)一延遲時間比較器2102比較振蕩器控制電壓VCTR和第二組電壓邊界VH2-VL2，以及在步驟14M亦可不需經(jīng)一延遲時間改變第二組電壓邊界VH2-VL2至第一組電壓邊界VHl-VLl。綜上所述，本發(fā)明所提供的具有低增益壓控振蕩器的鎖相回路及低增益壓控振蕩器的控制方法，系利用至少二組電壓邊界，讓根據(jù)第一組電壓邊界和振蕩器欲鎖住的振蕩時鐘所決定的振蕩器控制電壓，可再被第二組電壓邊界和振蕩器欲鎖住的振蕩時鐘調(diào)整， 因而遠(yuǎn)離第一組電壓邊界。而振蕩器控制電壓被第二組電壓邊界和振蕩器欲鎖住的振蕩時鐘調(diào)整過后，可選擇性地將第二組電壓邊界放寬為第一組電壓邊界。如此，將使得鎖相回路更加穩(wěn)定，較不受溫度或是鎖相回路內(nèi)部的噪聲所影響。以上所述僅為本發(fā)明之較佳實施例，凡依本發(fā)明權(quán)利要求范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
1權(quán)利要求
1.一種具有低增益壓控振蕩器的鎖相回路，其特征在于，所述的鎖相回路包含 一相位/頻率檢測器，用以根據(jù)一參考時鐘與一除頻振蕩時鐘的相位/頻率差，產(chǎn)生一檢測脈沖；一電荷泵，耦接于所述的相位/頻率檢測器，用以根據(jù)所述的檢測脈沖，產(chǎn)生一檢測電壓；一低通濾波器，耦接于所述的電荷泵，用以根據(jù)所述的檢測電壓，產(chǎn)生一控制電壓； 一振蕩器，耦接于所述的低通濾波器，用以根據(jù)所述的控制電壓產(chǎn)生一振蕩時鐘； 一低增益壓控電路，耦接于所述的低通濾波器和所述的振蕩器，用以根據(jù)至少二組電壓邊界，以調(diào)控所述的振蕩器的振蕩時鐘，其中利用一第一組電壓邊界暫定所述的振蕩時鐘，再以范圍較小的一第二組電壓邊界將所述的振蕩時鐘調(diào)整至較穩(wěn)定的范圍；及一第一除頻器，耦接于所述的振蕩器和所述的相位/頻率檢測器，用以對所述的振蕩時鐘除頻，以產(chǎn)生所述的除頻振蕩時鐘并傳送至所述的相位/頻率檢測器。
2.如權(quán)利要求1所述的鎖相回路，其特征在于，所述的低增益壓控電路包含一比較器，耦接于所述的低通濾波器，用以比較所述的振蕩器控制電壓和所述的至少二組電壓邊界，以產(chǎn)生一比較結(jié)果；及一控制器，耦接于所述的比較器，用以根據(jù)所述的比較結(jié)果，改變所述的振蕩器的控制位以調(diào)控所述的振蕩器的振蕩時鐘。
3.如權(quán)利要求2所述的鎖相回路，其特征在于，所述的低增益壓控電路另包含一延遲電路，用以延遲所述的振蕩器控制電壓進(jìn)入所述的比較器。
4.如權(quán)利要求1所述的鎖相回路，其特征在于，另包含一第二除頻器，耦接于所述的相位/頻率檢測器，用以對一輸入時鐘降頻，以產(chǎn)生所述的參考時鐘至所述的相位/頻率檢測ο
5.一種低增益壓控振蕩器的控制方法，應(yīng)用于一鎖相回路中，其特征在于，所述的方法包含設(shè)定一振蕩器的控制位為一預(yù)設(shè)位及一振蕩器控制電壓為一預(yù)定值； 比較所述的振蕩器控制電壓是否超出一第一組電壓邊界的范圍； 如果所述的振蕩器控制電壓超出所述的第一組電壓邊界的范圍，將所述的振蕩器預(yù)設(shè)的控制位調(diào)整一階層，再重復(fù)進(jìn)行上一步驟比較所述的振蕩器控制電壓是否超出所述的第一組電壓邊界的范圍；如果所述的振蕩器控制電壓未超出所述的第一組電壓邊界的范圍，將所述的第一組電壓邊界改變?yōu)橐坏诙M電壓邊界；比較所述的振蕩器控制電壓是否超出所述的第二組電壓邊界的范圍； 如果所述的振蕩器控制電壓超出所述的第二組電壓邊界的范圍，將所述的振蕩器所在的控制位調(diào)整一階層，再重復(fù)進(jìn)行上一步驟比較所述的振蕩器控制電壓是否超出所述的第二組電壓邊界的范圍；及如果所述的振蕩器控制電壓未超出所述的第二組電壓邊界的范圍，固定所述的振蕩器所在的控制位，并將所述的第二組電壓邊界調(diào)回所述的第一組電壓邊界； 其中所述的第一組電壓邊界范圍大于所述的第二組電壓邊界。
6.如權(quán)利要求5所述的控制方法，其特征在于，所述的比較所述的振蕩器控制電壓是否超出一第一組電壓邊界的范圍與所述的比較所述的振蕩器控制電壓是否超出所述的第二組電壓邊界的范圍更包含如果所述的振蕩器控制電壓大于所述的第一組電壓邊界的上限，將所述的振蕩器預(yù)設(shè)的控制位調(diào)升一階層；如果所述的振蕩器控制電壓小于所述的第一組電壓邊界的下限，終止比較所述的振蕩器控制電壓和所述的第一組電壓邊界；如果所述的振蕩器控制電壓大于所述的第二組電壓邊界的上限，將所述的振蕩器預(yù)設(shè)的控制位調(diào)升一階層；及如果所述的振蕩器控制電壓小于所述的第二組電壓邊界的下限，終止比較所述的振蕩器控制電壓和所述的第二組電壓邊界，固定所述的振蕩器所在的控制位，并將所述的第二組電壓邊界調(diào)回所述的第一組電壓邊界。
7.如權(quán)利要求5所述的控制方法，其特征在于，所述的比較所述的振蕩器控制電壓是否超出一第一組電壓邊界的范圍與所述的比較所述的振蕩器控制電壓是否超出所述的第二組電壓邊界的范圍更包含如果所述的振蕩器控制電壓小于所述的第一組電壓邊界的下限，將所述的振蕩器預(yù)設(shè)的控制位調(diào)降一階層；如果所述的振蕩器控制電壓大于所述的第一組電壓邊界的上限，終止比較所述的振蕩器控制電壓和所述的第一組電壓邊界；如果所述的振蕩器控制電壓小于所述的第二組電壓邊界的下限，將所述的振蕩器預(yù)設(shè)的控制位調(diào)降一階層；及如果所述的振蕩器控制電壓大于所述的第二組電壓邊界的上限，終止比較所述的振蕩器控制電壓和所述的第二組電壓邊界，固定所述的振蕩器所在的控制位，并將所述的第二組電壓邊界調(diào)回所述的第一組電壓邊界。
8.如權(quán)利要求5所述的控制方法，其特征在于，所述的比較所述的振蕩器控制電壓是否超出一第一組電壓邊界的范圍與所述的比較所述的振蕩器控制電壓是否超出所述的第二組電壓邊界的范圍更包含如果所述的振蕩器控制電壓大于所述的第一組電壓邊界的上限，將所述的振蕩器預(yù)設(shè)的控制位調(diào)降一階層；如果所述的振蕩器控制電壓小于所述的第一組電壓邊界的下限，終止比較所述的振蕩器控制電壓和所述的第一組電壓邊界；如果所述的振蕩器控制電壓大于所述的第二組電壓邊界的上限，將所述的振蕩器預(yù)設(shè)的控制位調(diào)降一階層；及如果所述的振蕩器控制電壓小于所述的第二組電壓邊界的下限，終止比較所述的振蕩器控制電壓和所述的第二組電壓邊界，固定所述的振蕩器所在的控制位，并將所述的第二組電壓邊界調(diào)回所述的第一組電壓邊界。
9.如權(quán)利要求5所述的控制方法，其特征在于，所述的比較所述的振蕩器控制電壓是否超出一第一組電壓邊界的范圍與所述的比較所述的振蕩器控制電壓是否超出所述的第二組電壓邊界的范圍更包含如果所述的振蕩器控制電壓小于所述的第一組電壓邊界的下限，將所述的振蕩器預(yù)設(shè)的控制位調(diào)升一階層；如果所述的振蕩器控制電壓大于所述的第一組電壓邊界的上限，終止比較所述的振蕩器控制電壓和所述的第一組電壓邊界；如果所述的振蕩器控制電壓小于所述的第二組電壓邊界的下限，將所述的振蕩器預(yù)設(shè)的控制位調(diào)升一階層；及如果所述的振蕩器控制電壓大于所述的第二組電壓邊界的上限，終止比較所述的振蕩器控制電壓和所述的第二組電壓邊界，固定所述的振蕩器所在的控制位，并將所述的第二組電壓邊界調(diào)回所述的第一組電壓邊界。
10.如權(quán)利要求5所述的控制方法，其特征在于，將所述的振蕩器預(yù)設(shè)的控制位位調(diào)整一階層步驟后更包含經(jīng)過一第一延遲時間再比較所述的振蕩器控制電壓是否超出所述的電壓邊界的范圍。
11.如權(quán)利要求5所述的控制方法，其特征在于，將所述的第二組電壓邊界調(diào)回所述的第一組電壓邊界步驟前更包含經(jīng)過一第二延遲時間再改變所述的第二組電壓邊界至所述的第一組電壓邊界。
全文摘要
本發(fā)明公開了一種具有低增益壓控振蕩器的鎖相回路，該回路包含一相位/頻率檢測器、電荷泵、低通濾波器、振蕩器、一低增益壓控電路及第一除頻器。該相位/頻率檢測器系根據(jù)參考時鐘與一除頻振蕩時鐘的相位/頻率差，產(chǎn)生檢測脈沖；該電荷泵系根據(jù)該檢測脈沖，產(chǎn)生一檢測電壓，并累加該檢測電壓；該低通濾波器根據(jù)該檢測電壓產(chǎn)生一振蕩器控制電壓；該振蕩器系根據(jù)該振蕩器控制電壓產(chǎn)生振蕩時鐘；該低增益壓控電路系根據(jù)電壓邊界調(diào)整該振蕩器的振蕩時鐘，利用第一組電壓邊界暫定該振蕩時鐘，以范圍較小之一第二組電壓邊界將振蕩時鐘調(diào)整至較穩(wěn)定之范圍；第一除頻器用以對振蕩器的振蕩時鐘除頻，以產(chǎn)生除頻振蕩時鐘并傳送至該相位/頻率檢測器。
文檔編號H03L7/187GK102457270SQ20101052722
公開日2012年5月16日 申請日期2010年10月29日 優(yōu)先權(quán)日2010年10月29日
發(fā)明者林國凱, 趙淳安 申請人:揚智科技股份有限公司