專(zhuān)利名稱：一種高精度遲滯比較器電路及其工作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種比較器電路及其工作方法，尤其是一種高精度遲滯比較器電路及
其工作方法。
(二)
背景技術(shù)：
—般的遲滯比較器電路，都是采用OTA結(jié)構(gòu)，差分放大負(fù)載在二極管連接的基礎(chǔ) 上通過(guò)增加電流鏡正反饋的方式，實(shí)現(xiàn)遲滯特性。其遲滯電壓是由鏡像電流通過(guò)MOS管的
i-v特性折算到輸入電壓而形成的，其遲滯電壓會(huì)隨著工藝、溫度等變化而變化。
(三)

發(fā)明內(nèi)容
本發(fā)明的目的在于設(shè)計(jì)一種高精度遲滯比較器電路及其工作方法，它可以克服現(xiàn) 有技術(shù)的不足，在不增加電路復(fù)雜度的基礎(chǔ)上，實(shí)現(xiàn)遲滯電壓的精確控制，電路結(jié)構(gòu)簡(jiǎn)單， 操作方便，且遲滯電壓不隨工藝、溫度變化而變化。 本發(fā)明的技術(shù)方案一種高精度遲滯比較器電路，包括輸入信號(hào)VP端子、輸入信 號(hào)VN端子、電源電壓VDD端子、輸出電壓V0UT端子，其特征在于它包括遲滯電壓生成單元 和比較器單元；其中，所說(shuō)的遲滯電壓生成單元的輸入端連接輸入信號(hào)VN端子、電源電壓 VDD端子、輸出電壓V0UT端子和地，其輸出端連接比較器單元的負(fù)向輸入端；所說(shuō)的比較器 單元的正向輸入端連接輸入信號(hào)VP端子，其輸出端連接輸出電壓V0UT端子。
上述所說(shuō)的遲滯電壓生成單元由電阻R1、PM0S開(kāi)關(guān)管M1、NM0S開(kāi)關(guān)管M2、電流源 II、電流阱12構(gòu)成；其中，所說(shuō)的電阻Rl —端連接輸入信號(hào)VN端子，另一端與PMOS開(kāi)關(guān)管 Ml的漏端、NM0S開(kāi)關(guān)管M2的漏端以及比較器單元的負(fù)向輸入端連接；所說(shuō)的電流源II的 輸入端與電源電壓VDD端子連接，其輸出端連接PMOS開(kāi)關(guān)管Ml的源極；所說(shuō)的電流阱12 的輸入端連接NMOS開(kāi)關(guān)管M2的源極，其輸出端接地；所說(shuō)的PMOS開(kāi)關(guān)管Ml的柵極與NMOS 開(kāi)關(guān)管M2的柵極以及比較器單元的輸出端連接。 上述所說(shuō)的比較器單元由比較器COMP構(gòu)成；其中，所說(shuō)的比較器COMP的正向輸入 端連接輸入信號(hào)VP端子，其負(fù)向輸入端連接遲滯電壓生成單元中PMOS開(kāi)關(guān)管Ml的漏極、 NMOS開(kāi)關(guān)管M2的漏極及電阻R1的一端，其輸出端與輸出電壓端子VOUT連接。
—種高精度遲滯比較器電路，其特征在于它適用于遲滯比較器電路。
—種高精度遲滯比較器電路的工作方法，其特征在于它包括以下步驟
①輸入信號(hào)端子VN采集待比較輸入信號(hào)電壓，經(jīng)過(guò)遲滯電壓生成單元，產(chǎn)生一個(gè) 電壓信號(hào)VNX， VNX受開(kāi)關(guān)管Ml與M2的控制，在開(kāi)關(guān)管Ml導(dǎo)通、M2截止時(shí)，VNX = VN+11*R1 ; 在開(kāi)關(guān)管M1截止、M2導(dǎo)通時(shí)，VNX = VN-I2*R1 ; ②輸入信號(hào)端子VP采集輸入?yún)⒖茧妷?，與信號(hào)電壓VNX經(jīng)過(guò)比較器COMP比較后， 輸出比較結(jié)果VOUT，輸出電壓V0UT返回去控制開(kāi)關(guān)管M1與M2 ; ③當(dāng)VP > VNX時(shí)，V0UT輸出為高電平，此時(shí)M1截止、M2導(dǎo)通，VNX = VN-I2承R1，此 時(shí)要想使VOUT翻轉(zhuǎn)為低電平，VP需小于VN-I2*R1 ，即VP比VN小I2*R1 ，這樣就形成了下降時(shí)的遲滯電壓；當(dāng)VP < VNX時(shí)，VOUT輸出為低電平，此時(shí)Ml導(dǎo)通、M2截止，VNX = VN+11*R1 ， 此時(shí)要想使VOUT翻轉(zhuǎn)為高電平，VP需大于VN+IWR1，即VP比VN大IWRl，這樣就形成了 上升時(shí)的遲滯電壓；且遲滯電壓只受I1*R1及I2*R1影響。 本發(fā)明的優(yōu)越性①在不增加電路復(fù)雜度的基礎(chǔ)上，實(shí)現(xiàn)遲滯電壓的精確控制； ②電路構(gòu)成簡(jiǎn)單，操作方便，實(shí)用性強(qiáng)，且遲滯電壓不隨工藝、溫度變化而變化。
(四)


圖1為現(xiàn)有技術(shù)的普通遲滯比較器電路圖(其中，圖l-a為普通遲滯比較器電路 結(jié)構(gòu)圖；圖1-b為普通遲滯比較器電路在不同溫度條件下的結(jié)果曲線)。
圖2為本發(fā)明所涉一種高精度遲滯比較器電路的電路圖(其中，圖2-a為本發(fā)明 遲滯比較器電路結(jié)構(gòu)圖；圖2_b為本發(fā)明遲滯比較器電路在不同溫度條件下的結(jié)果曲線)。
(五)
具體實(shí)施例方式
實(shí)施例一種高精度遲滯比較器電路(見(jiàn)圖2-a)，包括輸入信號(hào)VP端子、輸入信 號(hào)VN端子、電源電壓VDD端子、輸出電壓VOUT端子，其特征在于它包括遲滯電壓生成單元 和比較器單元；其中，所說(shuō)的遲滯電壓生成單元的輸入端連接輸入信號(hào)VN端子、電源電壓 VDD端子、輸出電壓VOUT端子和地，其輸出端連接比較器單元的負(fù)向輸入端；所說(shuō)的比較器 單元的正向輸入端連接輸入信號(hào)VP端子，其輸出端連接輸出電壓VOUT端子。
上述所說(shuō)的遲滯電壓生成單元(見(jiàn)圖2-a)由電阻R1、PM0S開(kāi)關(guān)管M1、NM0S開(kāi)關(guān) 管M2、電流源11、電流阱12構(gòu)成；其中，所說(shuō)的電阻R1 —端連接輸入信號(hào)VN端子，另一端 與PMOS開(kāi)關(guān)管M1的漏端、NM0S開(kāi)關(guān)管M2的漏端以及比較器單元的負(fù)向輸入端連接；所說(shuō) 的電流源II的輸入端與電源電壓VDD端子連接，其輸出端連接PMOS開(kāi)關(guān)管M1的源極；所 說(shuō)的電流阱12的輸入端連接NMOS開(kāi)關(guān)管M2的源極，其輸出端接地；所說(shuō)的PMOS開(kāi)關(guān)管Ml 的柵極與NMOS開(kāi)關(guān)管M2的柵極以及比較器單元的輸出端連接。 上述所說(shuō)的比較器單元(見(jiàn)圖2-a)由比較器COMP構(gòu)成；其中，所說(shuō)的比較器COMP 的正向輸入端連接輸入信號(hào)VP端子，其負(fù)向輸入端連接遲滯電壓生成單元中PMOS開(kāi)關(guān)管 Ml的漏極、NM0S開(kāi)關(guān)管M2的漏極及電阻R1的一端，其輸出端與輸出電壓端子VOUT連接。
—種高精度遲滯比較器電路，其特征在于它適用于遲滯比較器電路。
—種高精度遲滯比較器電路的工作方法，其特征在于它包括以下步驟
①輸入信號(hào)端子VN采集待比較輸入信號(hào)電壓，經(jīng)過(guò)遲滯電壓生成單元，產(chǎn)生一個(gè) 電壓信號(hào)VNX， VNX受開(kāi)關(guān)管Ml與M2的控制，在開(kāi)關(guān)管Ml導(dǎo)通、M2截止時(shí)，VNX = VN+11*R1 ; 在開(kāi)關(guān)管M1截止、M2導(dǎo)通時(shí)，VNX = VN-I2*R1 ; ②輸入信號(hào)端子VP采集輸入?yún)⒖茧妷海c信號(hào)電壓VNX經(jīng)過(guò)比較器C0MP比較后， 輸出比較結(jié)果V0UT，輸出電壓V0UT返回去控制開(kāi)關(guān)管M1與M2 ; ③當(dāng)VP > VNX時(shí)，V0UT輸出為高電平，此時(shí)M1截止、M2導(dǎo)通，VNX = VN-I2氺R1，此 時(shí)要想使V0UT翻轉(zhuǎn)為低電平，VP需小于VN-I2*R1 ，即VP比VN小I2*R1 ，這樣就形成了下降 時(shí)的遲滯電壓；當(dāng)VP < VNX時(shí)，VOUT輸出為低電平，此時(shí)Ml導(dǎo)通、M2截止，VNX = VN+11*R1 ， 此時(shí)要想使VOUT翻轉(zhuǎn)為高電平，VP需大于VN+IWR1，即VP比VN大IWRl，這樣就形成了 上升時(shí)的遲滯電壓；且遲滯電壓只受I1*R1及I2*R1影響。
4
下面將參照附圖對(duì)本發(fā)明做進(jìn)一步詳細(xì)說(shuō)明 由圖1-b "普通遲滯比較器電路在不同溫度條件下的結(jié)果曲線"可以看出，在室溫 25。C時(shí)，遲滯電壓為30mV左右；在溫度由-30。C變到80°C時(shí)，遲滯電壓由27mV變?yōu)?3mV。 溫度變化導(dǎo)致遲滯電壓變化了 ±10%。這是因?yàn)槠胀ㄟt滯比較器電路的遲滯電壓是由MOS 管在不同電流下的AVGS決定的，這個(gè)AVGS本身受溫度、工藝等影響很大。
而使用本發(fā)明電路的遲滯電壓是由I1*R1及I2*R1決定的，雖然I與R也受溫度 等影響，但我們可以將I由參考電壓VREF除以電阻R產(chǎn)生，這樣二者的溫度系數(shù)就可以完 全抵消，結(jié)果曲線如圖2-b所示，遲滯電壓在溫度由-30°〇變到801:時(shí)，遲滯電壓均保持在 30mV左右。
權(quán)利要求
一種高精度遲滯比較器電路，包括輸入信號(hào)VP端子、輸入信號(hào)VN端子、電源電壓VDD端子、輸出電壓VOUT端子，其特征在于它包括遲滯電壓生成單元和比較器單元；其中，所說(shuō)的遲滯電壓生成單元的輸入端連接輸入信號(hào)VN端子、電源電壓VDD端子、輸出電壓VOUT端子和地，其輸出端連接比較器單元的負(fù)向輸入端；所說(shuō)的比較器單元的正向輸入端連接輸入信號(hào)VP端子，其輸出端連接輸出電壓VOUT端子。
2. 根據(jù)權(quán)利要求l中所述一種高精度遲滯比較器電路，其特征在于所說(shuō)的遲滯電壓生 成單元由電阻R1、 PMOS開(kāi)關(guān)管M1、 NMOS開(kāi)關(guān)管M2、電流源11、電流阱12構(gòu)成；其中，所說(shuō) 的電阻Rl —端連接輸入信號(hào)VN端子，另一端與PMOS開(kāi)關(guān)管Ml的漏端、NMOS開(kāi)關(guān)管M2的 漏端以及比較器單元的負(fù)向輸入端連接；所說(shuō)的電流源Il的輸入端與電源電壓VDD端子連 接，其輸出端連接PMOS開(kāi)關(guān)管Ml的源極；所說(shuō)的電流阱12的輸入端連接NMOS開(kāi)關(guān)管M2 的源極，其輸出端接地；所說(shuō)的PM0S開(kāi)關(guān)管M1的柵極與NM0S開(kāi)關(guān)管M2的柵極以及比較器 單元的輸出端連接。
3. 根據(jù)權(quán)利要求l中所述一種高精度遲滯比較器電路，其特征在于所說(shuō)的比較器單元 由比較器COMP構(gòu)成；其中，所說(shuō)的比較器COMP的正向輸入端連接輸入信號(hào)VP端子，其負(fù)向 輸入端連接遲滯電壓生成單元中PMOS開(kāi)關(guān)管Ml的漏極、NMOS開(kāi)關(guān)管M2的漏極及電阻Rl 的一端，其輸出端與輸出電壓端子V0UT連接。
4. 根據(jù)權(quán)利要求1中所述一種高精度遲滯比較器電路，其特征在于它適用于遲滯比較 器電路。
5. —種高精度遲滯比較器電路的工作方法，其特征在于它包括以下步驟① 輸入信號(hào)端子VN采集待比較輸入信號(hào)電壓，經(jīng)過(guò)遲滯電壓生成單元，產(chǎn)生一個(gè)電壓 信號(hào)VNX，VNX受開(kāi)關(guān)管M1與M2的控制，在開(kāi)關(guān)管M1導(dǎo)通、M2截止時(shí)，VNX = VN+I1*R1 ;在 開(kāi)關(guān)管M1截止、M2導(dǎo)通時(shí)，VNX = VN-I2*R1 ;② 輸入信號(hào)端子VP采集輸入?yún)⒖茧妷?，與信號(hào)電壓VNX經(jīng)過(guò)比較器COMP比較后，輸出 比較結(jié)果V0UT，輸出電壓V0UT返回去控制開(kāi)關(guān)管Ml與M2 ;③ 當(dāng)VP > VNX時(shí)，VOUT輸出為高電平，此時(shí)M1截止、M2導(dǎo)通，VNX = VN-I2承R1，此時(shí) 要想使VOUT翻轉(zhuǎn)為低電平，VP需小于VN-I2*R1 ，即VP比VN小I2*R1 ，這樣就形成了下降時(shí) 的遲滯電壓；當(dāng)VP < VNX時(shí)，V0UT輸出為低電平，此時(shí)M1導(dǎo)通、M2截止，VNX = VN+I1*R1， 此時(shí)要想使VOUT翻轉(zhuǎn)為高電平，VP需大于VN+IWR1，即VP比VN大IWRl，這樣就形成了 上升時(shí)的遲滯電壓；且遲滯電壓只受I1*R1及I2*R1影響。
全文摘要
一種高精度遲滯比較器電路，它包括遲滯電壓生成單元和比較器單元；其工作方法采集信號(hào)、信號(hào)比較處理、信號(hào)輸出；其優(yōu)越性①在不增加電路復(fù)雜度的基礎(chǔ)上，實(shí)現(xiàn)遲滯電壓的精確控制；②電路構(gòu)成簡(jiǎn)單，操作方便，實(shí)用性強(qiáng)，且遲滯電壓不隨工藝、溫度變化而變化。
文檔編號(hào)H03K5/22GK101783661SQ20091022874
公開(kāi)日2010年7月21日 申請(qǐng)日期2009年11月25日 優(yōu)先權(quán)日2009年11月25日
發(fā)明者呂英杰, 張小興, 戴宇杰, 林鵬程 申請(qǐng)人:天津南大強(qiáng)芯半導(dǎo)體芯片設(shè)計(jì)有限公司