專利名稱：一種高速ldpc碼編碼器及其編碼方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高速LDPC碼編碼器及其編碼方法，屬移動(dòng)通信信道編碼技術(shù)領(lǐng)域。
二.
背景技術(shù)：
隨著無線互聯(lián)網(wǎng)多媒體通信的快速發(fā)展，無線通信系統(tǒng)對(duì)速度和可靠性的要求越來越高。目前對(duì)于LDPC碼的理論研究已經(jīng)趨于成熟，無論是國(guó)際還是國(guó)內(nèi)都把研究重點(diǎn)放在了編譯碼器的實(shí)現(xiàn)上，研究的焦點(diǎn)為如何在現(xiàn)有器件條件下盡可能的增加編譯碼的效率。我國(guó)3G建設(shè)正如火如荼，而對(duì)于4G的研究也早已展開，MM0+0FDM+LDPC的第四代移動(dòng)通信關(guān)鍵技術(shù)向高校以及研究領(lǐng)域提出了嚴(yán)峻的考驗(yàn)。 LDPC碼目前已經(jīng)廣泛應(yīng)用于深空通信、光纖通信、衛(wèi)星數(shù)字視頻和音頻廣播等領(lǐng)域，而基于LDPC碼的編碼方案已經(jīng)被下一代衛(wèi)星數(shù)字視頻廣播標(biāo)準(zhǔn)DVB-S2采納。數(shù)字電視已成為世界通信與信息技術(shù)迅猛發(fā)展的一個(gè)縮影，我國(guó)數(shù)字電視節(jié)目在許多省市已經(jīng)開始試播，并且計(jì)劃在2015年終止模擬信號(hào)的播放。隨著DVB-S2標(biāo)準(zhǔn)在數(shù)字視頻和衛(wèi)星通信中的廣泛應(yīng)用，如何設(shè)計(jì)高效的發(fā)送和接收設(shè)備受到越來越多的重視。
目前，LDPC編碼方法主要有傳統(tǒng)編碼算法、串行編碼算法、并行編碼算法。在傳統(tǒng)編碼過程中，一般生成矩陣是必需的。盡管LDPC碼的奇偶校驗(yàn)矩陣是非常稀疏的，但其生成矩陣的稀疏性卻無法保證，這樣就可能會(huì)導(dǎo)致編碼的運(yùn)算和存儲(chǔ)復(fù)雜性大大增加；而且如果通過行列變換的方式將稀疏奇偶校驗(yàn)矩陣H轉(zhuǎn)換為生成矩陣G，再根據(jù)G來進(jìn)行編碼，運(yùn)算復(fù)雜度為o (n2)，將不具有實(shí)用性。傳統(tǒng)編碼方式是記mXn階的校驗(yàn)矩陣H = [A | B]，其中子矩陣A為mX k階，子矩陣B為mXm階，k+m = n。通過對(duì)子矩陣B進(jìn)行LU分解，得到下三角矩陣L和上三角矩陣U，然后利用前向迭代就可以方便地根據(jù)信息位求解得到校驗(yàn)位，完成編碼丄DPC編碼方法的研究主要集中在如何直接利用稀疏的校驗(yàn)矩陣進(jìn)行編碼，以使其編碼復(fù)雜度隨碼長(zhǎng)線性增長(zhǎng)。未來的發(fā)展趨勢(shì)就是要在保證LDPC碼性能的基礎(chǔ)上，綜合考慮運(yùn)算復(fù)雜度和存儲(chǔ)復(fù)雜度，設(shè)計(jì)復(fù)雜度低的編碼方法。準(zhǔn)循環(huán)LDPC碼性能優(yōu)異，而且其編碼可以采用移位寄存器實(shí)現(xiàn)，編碼復(fù)雜度低，成為當(dāng)前的一個(gè)研究熱點(diǎn)。串行編碼和并行編碼算法都是針對(duì)準(zhǔn)循環(huán)碼的，都是利用反饋移位寄存器實(shí)現(xiàn)編碼。串行編碼算法對(duì)消息位的處理是串行的，完成一次編碼需要(t-c) Xb個(gè)時(shí)鐘周期；并行編碼算法對(duì)消息位的處理是并行的。并行編碼是將所有的(t-c)Xb個(gè)消息位一起送進(jìn)編碼器，校驗(yàn)位則是一位一位的輸出，完成一次編碼需要be個(gè)時(shí)鐘周期。但是這兩種編碼算法都是依賴于生成矩陣?！稇?yīng)用科技》雜志2007. 12期.作者為石雷，趙旦峰，薛睿等所寫的論文"LDPC編碼的FPGA實(shí)現(xiàn)"中公開的技術(shù)即屬于此列。
三.

發(fā)明內(nèi)容
為克服現(xiàn)有技術(shù)的缺陷和不足，實(shí)現(xiàn)通信系統(tǒng)編碼環(huán)節(jié)的高速處理以及編碼器的硬件實(shí)現(xiàn)，本發(fā)明提供了一種高速LDPC碼編碼器及其編碼方法。
本發(fā)明的技術(shù)方案是采用以下方式來實(shí)現(xiàn)的。 —種高速LDPC碼編碼器，包括一級(jí)編碼電路、二級(jí)編碼電路、暫存模塊和控制模塊，一級(jí)編碼電路和二級(jí)編碼電路中含有反饋移位寄存器和異或門，一級(jí)編碼電路根據(jù)校驗(yàn)矩陣和信息位得到中間向量，暫存模塊為寄存器組，其特征在于兩路一級(jí)編碼電路的輸出端和兩路暫存模塊中的寄存器輸入端相連，暫存模塊中的寄存器通過控制模塊后其輸出端和二級(jí)編碼電路的反饋移位寄存器輸入端相連，二級(jí)編碼電路根據(jù)中間向量和校驗(yàn)矩陣得到校驗(yàn)位。 上述LDPC是英文Low Density Parity Check的縮略語簡(jiǎn)稱，意為低密度奇偶校驗(yàn)，LDPC碼是一種先進(jìn)的糾錯(cuò)編碼技術(shù)。 上述一級(jí)編碼電路中每一路都有c個(gè)輸出端，其作用是產(chǎn)生中間向量y ;每一個(gè)暫存模塊中都有c個(gè)b比特的寄存器，這c個(gè)寄存器的輸入端分別與一級(jí)編碼電路的c個(gè)輸出端相連；控制模塊控制兩個(gè)一級(jí)編碼電路交替工作；二級(jí)編碼電路的作用是通過中間向量得到校驗(yàn)位。 —種利用上述編碼器進(jìn)行編碼的方法，步驟如下 1、第一個(gè)時(shí)鐘周期，控制模塊控制一級(jí)編碼電路1開始工作， 一級(jí)編碼電路2和二
級(jí)編碼電路等待，由 =qw(ar)f+ +%—。(《'),知，此時(shí)相當(dāng)于1 = l，經(jīng)過一級(jí)編碼電路計(jì)算得到y(tǒng)^， y^，……y。d并將這c個(gè)比特分別存入暫存模塊的c的反饋移位寄存器
的第0位； 2、第二個(gè)時(shí)鐘周期，控制模塊控制一級(jí)編碼電路1停止工作，一級(jí)編碼電路2開始工作，一級(jí)編碼電路2計(jì)算得到y(tǒng)u，y^，……y^，分別存入暫存模塊中各個(gè)反饋移位寄存器的第1位； 3、第三個(gè)時(shí)鐘周期，一級(jí)編碼電路2停止工作，一級(jí)編碼電路1中反饋移位寄存器
向右循環(huán)移位兩次，運(yùn)算得到y(tǒng)^，y^，……y。,3分別存入暫存模塊中各個(gè)反饋移位寄存器
的第2位； 4、第四個(gè)時(shí)鐘周期，一級(jí)編碼電路1停止工作，一級(jí)編碼電路2中反饋移位寄存器右移兩位，運(yùn)算得到y(tǒng)i,4，y2,4，……y。,4分別存入暫存模塊中各個(gè)反饋移位寄存器的第3位；
5、重復(fù)步驟2， 3兩個(gè)過程，第b-l個(gè)時(shí)鐘周期， 一級(jí)編碼電路2停止工作， 一級(jí)編碼電路l中反饋移位寄存器向右循環(huán)移位兩次，計(jì)算得到y(tǒng)^，y2,H，……y。,H，分別存入暫存模塊中各個(gè)反饋移位寄存器的第b-2位； 6、第b個(gè)時(shí)鐘周期一級(jí)編碼電路1停止工作， 一級(jí)編碼電路2中反饋移位寄存器右移兩位，得到y(tǒng)i,b， y2,b，……y。,b分別存入暫存模塊中各個(gè)反饋移位寄存器的第b-l位；
7、前b個(gè)時(shí)鐘后，暫存模塊中c個(gè)反饋移位寄存器中存儲(chǔ)的分別為y^，yu，……y^， y^， y2,2，……y2,b，.... y^， y。,2，…，y。,b ;第b+l個(gè)時(shí)鐘周期，一級(jí)編碼電路l和一級(jí)編碼電路2的反饋移位寄存器中存入下一個(gè)信息序列的信息，并交替工作；暫存模塊中存儲(chǔ)的中間向量的信息送到二級(jí)編碼電路中的c個(gè)反饋移位寄存器中，二級(jí)編碼電路開始工作，這個(gè)時(shí)鐘周期結(jié)束得到校驗(yàn)位Pu，Pu，……，p^ ; 8、第b+2個(gè)時(shí)鐘周期，二級(jí)編碼電路的反饋移位寄存器右移一位，計(jì)算得到校驗(yàn)
位Pl,2， P2,2' ， Pc,2 ; 9、重復(fù)步驟8，第2b個(gè)時(shí)鐘周期得到校驗(yàn)位Pu， p2,b，……，p。,b;第一次編碼結(jié)束；重復(fù)上述過程，可完成整個(gè)編碼過程。 上述第一次編碼雖然用了 2b個(gè)時(shí)鐘周期，但是第2b個(gè)時(shí)鐘周期結(jié)束時(shí)，第二個(gè)信 息序列對(duì)應(yīng)的中間向量信息已經(jīng)在得到了，二級(jí)編碼電路不必等待b個(gè)時(shí)鐘周期了。 一般 情況下(t-c) Xb > be > b，因此兩級(jí)編碼方式能夠在最短的時(shí)間內(nèi)完成一次編碼，較串行 編碼和并行編碼是一種快速編碼方式，在可編程邏輯器件門數(shù)越來越多的情況下，這種編 碼方式能夠滿足通信系統(tǒng)對(duì)速度的要求。 —種利用上述編碼器進(jìn)行具體編碼的方法，步驟如下 a.開始； b.接受待編碼序列； c.計(jì)數(shù)器清零； d.計(jì)算中間向量； e計(jì)算校驗(yàn)位； f.計(jì)數(shù)器是否等于b-l，若是則驚醒下一步，否則轉(zhuǎn)入步驟d ;
g.信息序列+校驗(yàn)位；
h.編碼結(jié)束。 本發(fā)明最核心的結(jié)構(gòu)為用來存放校驗(yàn)矩陣的信息和中間向量的信息，通過不同反
饋移位寄存器中比特的異或運(yùn)算生成校驗(yàn)位。 本發(fā)明方法直接使用校驗(yàn)矩陣實(shí)現(xiàn)編碼，其過程如下 1、從校驗(yàn)矩陣中找到一個(gè)可逆的方陣，記為D;校驗(yàn)矩陣中除D外的部分記為M，根
據(jù)M和信息序列得到一個(gè)中間向量y 。 2、根據(jù)中間向量y和D的逆矩陣得到校驗(yàn)位。 所述的LDPC碼的校驗(yàn)矩陣具有分塊矩陣的形式，由多個(gè)子矩陣構(gòu)成，形式如下
Aii A12 — Ai' A21 A22 — A2(
A
— Ac, j
,，C ;j = 1，2， ... ， t)都是一個(gè)bXb的循環(huán) 列確定，稱為生成向量。子矩陣只可能是零矩
H… 其中每一個(gè)子矩陣Ai,j(i = 1，2，.
方陣，每一個(gè)子矩陣都可由其第一行或者第-陣、單位矩陣或單位矩陣循環(huán)移位后得到的矩陣。由于校驗(yàn)矩陣的子矩陣具有循環(huán)結(jié)構(gòu)，因
此校驗(yàn)矩陣得到的生成矩陣G也是一個(gè)分塊矩陣，其子矩陣也具有循環(huán)碼的形式，可以用
反饋移位寄存器來實(shí)現(xiàn)編碼，同時(shí)譯碼復(fù)雜度也可大大降低。 LDPC碼的傳統(tǒng)編碼算法和一般的線性分組碼十分類似，需要求出生成矩陣，然后 得到碼字，其編碼復(fù)雜度和碼長(zhǎng)的平方成正比，使得編碼耗費(fèi)太多硬件資源?；赗U算法 的編碼方式雖然可以使編碼復(fù)雜度與碼長(zhǎng)成線性關(guān)系，但是它需要經(jīng)過貪婪算法對(duì)校驗(yàn)矩 陣重新排列，使之變成一個(gè)下三角陣，這個(gè)過程太過復(fù)雜。針對(duì)準(zhǔn)循環(huán)LDPC碼，其編碼可以 用移位寄存器和簡(jiǎn)單的邏輯門就可以實(shí)現(xiàn)。所述的高速LDPC編碼算法利用反饋移位寄存 器和異或門，直接對(duì)LDPC校驗(yàn)矩陣進(jìn)行處理，得到校驗(yàn)位實(shí)現(xiàn)編碼，是一種高速實(shí)用的編 碼算法。所述的準(zhǔn)循環(huán)的LDPC碼，已有串行編碼算法和并行編碼算法。根據(jù)準(zhǔn)循環(huán)校驗(yàn)矩陣和生成矩陣的循環(huán)子矩陣的維數(shù)b，以b位為一塊，把消息序列、校驗(yàn)序列進(jìn)行分段，則消 息序列分為(t-c)塊，有b(t-c)個(gè)比特；校驗(yàn)序列分為c塊，有bc個(gè)比特。分別用a和p
表示消息序列和校驗(yàn)序列，艮卩 a = [a" a2， ......' at—J p = [p!， p2， ......， pc] 其中，第i個(gè)消息塊為& 二 [a(i—1)b+1， a(i—1)b+1， ， aib] ， 1《i《t_c第j個(gè)校驗(yàn) 塊為Pj =Pj2，……，Pjb] ， 1《j《c則編碼后的碼字v = a G可以表示為
v = [a， p2， ......， pc] 因此，編碼的任務(wù)就是確定碼字中的校驗(yàn)序列p = [Pl， p2，……，。 串行編碼和并行編碼都是利用生成矩陣G實(shí)現(xiàn)編碼，而兩級(jí)編碼方式直接由校驗(yàn)
矩陣H就可完成編碼。這種編碼方法將編碼過程分兩個(gè)階段第一階段計(jì)算出一個(gè)中間向
量yT，第二階段計(jì)算得到校驗(yàn)位PjT。其理論推導(dǎo)過程如下 1、獲取生成矩陣的表示形式。
2、 得到中間向量。
3、 得到校驗(yàn)位。 其中步驟1的推導(dǎo)如下
根據(jù)校驗(yàn)矩陣H和生成矩陣G的關(guān)系H GT 二 0，可以推出







<formula>formula see original document page 7</formula>
其中Bj = [Bj,"Bj,J 因此生成矩陣可以表示為<formula>formula see original document page 8</formula>步驟2的推導(dǎo)如下
將vT = GTaT展開，可以得到校驗(yàn)位的第j塊Pj為 <formula>formula see original document page 8</formula>設(shè)中間向量yT二 [M^2……Mt—JaT，則校驗(yàn)位可以表示為pI-B,/。把y以b個(gè) 組分為c塊，則y二 (yi，y2，…，y。)，其中第k部分為 <formula>formula see original document page 8</formula>代入矩陣M的表示形式，可得<formula>formula see original document page 8</formula>
對(duì)Ak,i，假設(shè)qk,i是矩陣Ak,i的生成向量，對(duì)應(yīng)矩陣Ak,i的第一行元素，則Ak,i可以
表示為At，<formula>formula see original document page 8</formula>其中qk,j(1)由qk,i循環(huán)右移1次得到，qG (1)式展開得到y(tǒng)的第k部分的第1位<formula>formula see original document page 8</formula>如果用表示&循環(huán)向左移位1次，(a,—1))1是a」1—1)的轉(zhuǎn)置，有
步驟3的推導(dǎo)如下<formula>formula see original document page 8</formula>
把P!-B,/展開得
<formula>formula see original document page 8</formula>:，則可得校驗(yàn)位的第j部分的第1位
<formula>formula see original document page 8</formula>
用生成向量表示矩陣Bj」
本發(fā)明方法不再產(chǎn)生生成矩陣，直接利用校驗(yàn)矩陣進(jìn)行編碼，故編碼速度快，能夠 在編碼復(fù)雜度不高的情況下獲得較高的編碼效率，可廣泛地用于移動(dòng)通信信道編碼技術(shù)領(lǐng) 域。
四.


圖1為本發(fā)明編碼器的結(jié)構(gòu)示意圖。 其中1、2、一級(jí)編碼電路，3、4、暫存模塊，5、控制模塊，6、二級(jí)編碼電路。 圖2為一級(jí)編碼過程示意圖，其中7為b比特反饋移位寄存器，共有t-c個(gè)，反饋移位寄存器中存儲(chǔ)的是信息位；9為異或門；8為反饋移位寄存器和異或門之間的連線，根據(jù)M
矩陣中1的位置決定將反饋移位寄存器中的哪些位取出來進(jìn)行異或操作，例如公式(1)中
有qu(a」1—")t， qu為b比特的行向量，(a/1—")T為b比特的列向量，二者相乘相當(dāng)于根據(jù)
qu中1元素的位置，將(a/1—")t中的對(duì)應(yīng)比特位取出來進(jìn)行異或運(yùn)算。 圖3為二級(jí)編碼電路過程示意圖，由c個(gè)反饋移位寄存器和c個(gè)異或門組成，其中
反饋移位寄存器中存儲(chǔ)的是一級(jí)編碼電路產(chǎn)生的中間向量。這里的連線是根據(jù)D的逆矩陣
中1的位置決定將反饋移位寄存器中的哪些位取出來進(jìn)行異或操作。 圖4為本發(fā)明編碼方法的流程圖。其中10-18為該方法中的每一個(gè)步驟。 圖5為本發(fā)明具體編碼方法的流程圖。其中19-26為該方法中的每一個(gè)具體的步驟。
具體實(shí)施例方式
下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明做進(jìn)一步說明，但不限于此。
實(shí)施例1 : 如圖1所示，一種高速LDPC碼編碼器，包括一級(jí)編碼電路1和2、二級(jí)編碼電路6、 暫存模塊3和4及控制模塊5， 一級(jí)編碼電路1、2和二級(jí)編碼電路6中含有反饋移位寄存器 和異或門， 一級(jí)編碼電路1、2根據(jù)校驗(yàn)矩陣和信息位得到中間向量，暫存模塊3和4為寄存 器組，其特征在于兩路一級(jí)編碼電路1、2的輸出端和兩路暫存模塊3和4中的寄存器輸入 端相連，暫存模塊3和4中的寄存器通過控制模塊5后其輸出端和二級(jí)編碼電路6的反饋 移位寄存器輸入端相連，二級(jí)編碼電路6根據(jù)中間向量和校驗(yàn)矩陣得到校驗(yàn)位。
上述一級(jí)編碼電路1、2中每一路都有c個(gè)輸出端，其作用是產(chǎn)生中間向量y ;每一 個(gè)暫存模塊3或4中都有c個(gè)b比特的寄存器，這c個(gè)寄存器的輸入端分別與一級(jí)編碼電 路1或2的c個(gè)輸出端相連；控制模塊5控制兩個(gè)一級(jí)編碼1和2電路交替工作；二級(jí)編碼 電路6的作用是通過中間向量得到校驗(yàn)位。
實(shí)施例2 : —種利用上述編碼器進(jìn)行編碼的方法，如圖1-5所示，步驟如下
10、第一個(gè)時(shí)鐘周期，控制模塊5控制一級(jí)編碼電路①開始工作，一級(jí)編碼電路② 和二級(jí)編碼電路等待，由A, -94,1(<—1))7+ — + 9^。(《:'))"知，此時(shí)相當(dāng)于1 = l，經(jīng)過一級(jí)編 碼電路①計(jì)算得到y(tǒng)u， y^，……y^，并將這c個(gè)比特分別存入暫存模塊3的c的反饋移 位寄存器的第0位； 11、第二個(gè)時(shí)鐘周期，控制模塊5控制一級(jí)編碼電路①停止工作，一級(jí)編碼電路②
開始工作，一級(jí)編碼電路②計(jì)算得到y(tǒng)u，y^，……y^，分別存入暫存模塊4中各個(gè)反饋移
位寄存器的第1位； 12、第三個(gè)時(shí)鐘周期，一級(jí)編碼電路②停止工作，一級(jí)編碼電路①中反饋移位寄存
器向右循環(huán)移位兩次，運(yùn)算得到y(tǒng)u，y^，……y。,3分別存入暫存模塊3中各個(gè)反饋移位寄 存器的第2位； 13、第四個(gè)時(shí)鐘周期，一級(jí)編碼電路①停止工作，一級(jí)編碼電路②中反饋移位寄存
器右移兩位，運(yùn)算得到y(tǒng)i,4，y2,4，……y。,4分別存入暫存模塊4中各個(gè)反饋移位寄存器的第
3位；
14、重復(fù)步驟11、 12兩個(gè)過程，第b-l個(gè)時(shí)鐘周期， 一級(jí)編碼電路②停止工作， 一級(jí) 編碼電路①中反饋移位寄存器向右循環(huán)移位兩次，計(jì)算得到y(tǒng)i,b—i，kb—p……y。,b—p分別存 入暫存模塊3中各個(gè)反饋移位寄存器的第b-2位； 15、第b個(gè)時(shí)鐘周期一級(jí)編碼電路①停止工作，一級(jí)編碼電路②中反饋移位寄存 器右移兩位，得到y(tǒng)i,b， y2,b，……y。,b分別存入暫存模塊4中各個(gè)反饋移位寄存器的第b-l 位； 16、前b個(gè)時(shí)鐘后，暫存模塊3、4中c個(gè)反饋移位寄存器中存儲(chǔ)的分別為y^，
y^，……y^，yu，y2,2，……y2,b，.... y"2，…，y"b ;第b+i個(gè)時(shí)鐘周期，一級(jí)編碼電 路①和一級(jí)編碼電路②的反饋移位寄存器中存入下一個(gè)信息序列的信息，并交替工作；暫
存模塊3、4中存儲(chǔ)的中間向量的信息送到二級(jí)編碼電路6中的c個(gè)反饋移位寄存器中，二
級(jí)編碼電路6開始工作，這個(gè)時(shí)鐘周期結(jié)束得到校驗(yàn)位Pu，Pu，……，Pd ; 17、第b+2個(gè)時(shí)鐘周期，二級(jí)編碼電路6的反饋移位寄存器右移一位，計(jì)算得到校
驗(yàn)位Pl,2， P2,2' ， Pc,2 ; 18、重復(fù)步驟17，第2b個(gè)時(shí)鐘周期得到校驗(yàn)位Pu，P2,b，……，p。,b ;第一次編碼結(jié) 束；重復(fù)上述過程，可完成整個(gè)編碼過程。一種利用上述編碼器進(jìn)行具體編碼的方法，步驟如下19.開始；20.接受待編碼序列；21.計(jì)數(shù)器清零；22.計(jì)算中間向量；23.計(jì)算校驗(yàn)位；24.計(jì)數(shù)器是否等于b-l，若是則驚醒下一步，否則轉(zhuǎn)入步驟2225.信息序列+校驗(yàn)位；26.編碼結(jié)束。
權(quán)利要求
一種高速LDPC碼編碼器，包括一級(jí)編碼電路、二級(jí)編碼電路、暫存模塊和控制模塊，一級(jí)編碼電路和二級(jí)編碼電路中含有反饋移位寄存器和異或門，一級(jí)編碼電路根據(jù)校驗(yàn)矩陣和信息位得到中間向量，暫存模塊為寄存器組，其特征在于兩路一級(jí)編碼電路的輸出端和兩路暫存模塊中的寄存器輸入端相連，暫存模塊中的寄存器通過控制模塊后其輸出端和二級(jí)編碼電路的反饋移位寄存器輸入端相連，二級(jí)編碼電路根據(jù)中間向量和校驗(yàn)矩陣得到校驗(yàn)位。
2. —種利用權(quán)利要求1所述的編碼器進(jìn)行編碼的方法，步驟如下1) 第一個(gè)時(shí)鐘周期，控制模塊控制一級(jí)編碼電路1開始工作，一級(jí)編碼電路2和二級(jí)編碼電路等待，由~ =qt>f—+ — + 9^(&,(^)7知，此時(shí)相當(dāng)于1 = l，經(jīng)過一級(jí)編碼電路計(jì)算得到y(tǒng)u， y^，……y^，并將這c個(gè)比特分別存入暫存模塊的c的反饋移位寄存器的第0位；2) 第二個(gè)時(shí)鐘周期，控制模塊控制一級(jí)編碼電路1停止工作，一級(jí)編碼電路2開始工 作，一級(jí)編碼電路2計(jì)算得到y(tǒng)u，y^，……y^，分別存入暫存模塊中各個(gè)反饋移位寄存器 的第1位；3) 第三個(gè)時(shí)鐘周期，一級(jí)編碼電路2停止工作，一級(jí)編碼電路1中反饋移位寄存器向右循環(huán)移位兩次，運(yùn)算得到y(tǒng)i,3，y2,3，……y。,3，分別存入暫存模塊中各個(gè)反饋移位寄存器的第2位；4) 第四個(gè)時(shí)鐘周期， 一級(jí)編碼電路1停止工作， 一級(jí)編碼電路2中反饋移位寄存器右移 兩位，運(yùn)算得到y(tǒng)i,4， y2,4，……y。,4，分別存入暫存模塊中各個(gè)反饋移位寄存器的第3位；5) 重復(fù)步驟2)、3)兩個(gè)過程，第b-l個(gè)時(shí)鐘周期，一級(jí)編碼電路2停止工作，一級(jí)編碼 電路l中反饋移位寄存器向右循環(huán)移位兩次，計(jì)算得到y(tǒng)^，y2,H，……y。,H，分別存入暫 存模塊中各個(gè)反饋移位寄存器的第b-2位；6) 第b個(gè)時(shí)鐘周期一級(jí)編碼電路1停止工作，一級(jí)編碼電路2中反饋移位寄存器右移 兩位，得到y(tǒng)i,b， y2,b，……y。,b，分別存入暫存模塊中各個(gè)反饋移位寄存器的第b-l位；7) 前b個(gè)時(shí)鐘后，暫存模塊中c個(gè)反饋移位寄存器中存儲(chǔ)的分別為yu，yu，……yi,b， y^， y2,2，……y2,b，.... y^， y。,2，…，y。,b ;第b+l個(gè)時(shí)鐘周期，一級(jí)編碼電路1和一級(jí)編碼 電路2的反饋移位寄存器中存入下一個(gè)信息序列的信息，并交替工作；暫存模塊中存儲(chǔ)的 中間向量的信息送到二級(jí)編碼電路中的c個(gè)反饋移位寄存器中，二級(jí)編碼電路開始工作， 這個(gè)時(shí)鐘周期結(jié)束得到校驗(yàn)位Pu， Pu，……，;8) 第b+2個(gè)時(shí)鐘周期，二級(jí)編碼電路的反饋移位寄存器右移一位，計(jì)算得到校驗(yàn)位Pl,2， P2,2' ， Pc,2 ;9) 重復(fù)步驟8，第2b個(gè)時(shí)鐘周期得到校驗(yàn)位Pu，p^，……，p。,b;第一次編碼結(jié)束；重復(fù)上述過程，可完成整個(gè)編碼過程。
3. —種利用權(quán)利要求1所述的編碼器進(jìn)行具體編碼的方法，步驟如下a. 開始；b. 接受待編碼序列；c. 計(jì)數(shù)器清零；d. 計(jì)算中間向量； e計(jì)算校驗(yàn)位；f. 計(jì)數(shù)器是否等于b-l，若是則驚醒下一步，否則轉(zhuǎn)入步驟d;g. 信息序列+校驗(yàn)位；h. 編碼結(jié)束。
全文摘要
一種高速LDPC碼編碼器及其編碼方法，屬移動(dòng)通信信道編碼技術(shù)領(lǐng)域，編碼器包括一二級(jí)編碼電路、暫存模塊和控制模塊，一二級(jí)編碼電路中含有反饋移位寄存器和異或門，一級(jí)編碼電路根據(jù)校驗(yàn)矩陣和信息位得到中間向量，暫存模塊為寄存器組，其特征在于兩路一級(jí)編碼電路的輸出端和兩路暫存模塊中的寄存器輸入端相連，暫存模塊中的寄存器通過控制模塊后其輸出端和二級(jí)編碼電路的反饋移位寄存器輸入端相連，二級(jí)編碼電路根據(jù)中間向量和校驗(yàn)矩陣得到校驗(yàn)位。本發(fā)明方法直接使用校驗(yàn)矩陣的信息實(shí)現(xiàn)編碼，先得到一個(gè)中間向量，再根據(jù)中間向量和校驗(yàn)矩陣中的信息得到校驗(yàn)位。本發(fā)明方法編碼效率高，可廣泛地用于移動(dòng)通信信道編碼技術(shù)領(lǐng)域。
文檔編號(hào)H03M13/11GK101699770SQ20091022970
公開日2010年4月28日 申請(qǐng)日期2009年10月23日 優(yōu)先權(quán)日2009年10月23日
發(fā)明者李士忠, 馬丕明 申請(qǐng)人:山東大學(xué)