專利名稱：放大電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種放大電路，更具體地涉及一種包括一對互補輸出晶體管
的AB類型的力i:大電^各。
背景技術(shù)：
圖1示出了 AB類型的方文大電路100，并且再現(xiàn)了在正EE， Sergio Pernici 等人的出版物"A CMOS Low—Distortion Fully Differential Power Amplifier with Double Nested M川er Compensation"中描述的》丈大電^各的一部分。
放大器100包括輸入節(jié)點102和輸出節(jié)點104。輸出節(jié)點104與形成AB 類型的輸出級的一對互補輸出功率晶體管106和108耦合。晶體管106和108 串聯(lián)耦合在地和正電源軌(supply rail)之間。晶體管106是P溝道MOS晶 體管，而晶體管108是N溝道MOS晶體管。晶體管108的柵極節(jié)點耦合到 輸入節(jié)點102。輸入節(jié)點102還耦合到用于控制PMOS晶體管106的控制級。 具體地，輸入節(jié)點102耦合到N溝道MOS晶體管110的柵極節(jié)點。晶體管 110的源極端耦合到地電壓軌，漏極端經(jīng)由N溝道MOS晶體管112耦合到 節(jié)點lll。節(jié)點111經(jīng)由P溝道MOS晶體管114進一步耦合到正電源軌，P 溝道MOS晶體管114的柵極節(jié)點耦合到節(jié)點111。PMOS 114與P溝道MOS 晶體管116形成電流鏡結(jié)構(gòu)，P溝道MOS晶體管116的柵極節(jié)點也耦合到節(jié) 點111。 PMOS 116耦合在正電源軌和節(jié)點117之間，節(jié)點117還耦合到P溝 道MOS晶體管106的柵極節(jié)點。節(jié)點117還經(jīng)由N溝道MOS晶體管113 和電流源118耦合到地電源軌。晶體管112和113的柵極節(jié)點連接到固定電 壓VB。工作時，AB類型的輸出晶體管106和108能使放大器驅(qū)動來自正或地 電源軌的輸出負載。已發(fā)現(xiàn)，在相對高頻率的輸入信號和例如約2k歐姆以下 的相對低的負載，放大器100的輸出節(jié)點104的信號容易失真。因此需要一 種不會受到上述失真的改良的放大電路。

發(fā)明內(nèi)容
本發(fā)明的目的在于至少部分解決現(xiàn)有技術(shù)的一個或多個問題。
根據(jù)本發(fā)明的一個方面，提供一種放大器，包括輸出級，該輸出級包括 一對互補的第一和第二晶體管，每個晶體管耦合到該放大器的輸出節(jié)點；控 制電路，布置以基于該放大器的輸入節(jié)點處的電壓在該第一晶體管的控制節(jié) 點處提供控制信號；和調(diào)節(jié)電路，布置以調(diào)節(jié)該控制信號，使得如果通過第 一晶體管的電流落在最小值以下，則增加該電流。
根據(jù)本發(fā)明的另一實施例，該調(diào)節(jié)電路包括耦合在控制節(jié)點和第一電源 電壓電平之間的第三晶體管。
根據(jù)本發(fā)明的另一實施例，該放大器進一步包括檢測電路，該檢測電路 適于檢測通過所述第一晶體管的電流落在最小值以下和基于所述檢測控制所 述第三晶體管。
根據(jù)本發(fā)明的實施例，該放大器進一步包括檢測電路，該檢測電路包括 由控制信號控制的第 一可變電流源；和與第 一可變電流源串if關(guān)耦合的第 一 固 定電流源，其中所述第三晶體管由第 一可變電流源和第 一 固定電流源之間的 中間節(jié)點處的電壓電平控制。
根據(jù)本發(fā)明的另 一實施例，布置第一固定電流源以傳導等于I應(yīng)/P的電 流，其中l(wèi)MIN是最小值，P是流過第一晶體管的電流與流過第一可變電流源 的電流之間的比率。
根據(jù)本發(fā)明的另一實施例，選擇最小值等于lQ/N，其中Iq是流近第一和 第二晶體管的靜態(tài)電流，N是l和4之間的值。根據(jù)本發(fā)明的另 一實施例，N在2和3之間。
根據(jù)本發(fā)明的另 一 實施例，該放大器的輸入節(jié)點耦合到第二晶體管的控 制節(jié)點，且控制電路包括由在該放大器的輸入節(jié)點處的電壓控制的第二可變 電流源，包括耦合到第二可變電流源的第 一分支和耦合到第二固定電流源的 第二分支的電流鏡，其中第 一晶體管的控制節(jié)點由在電流鏡的第二分支和第 二固定電流源之間的節(jié)點處的電壓控制。
根據(jù)本發(fā)明的另一實施例，該放大器進一步包括耦合在該第二可變電流 源和該電流鏡的第 一分支之間的電阻。
根據(jù)本發(fā)明的另一實施例，該放大器進一步包括耦合到電流鏡的各個分 支且布置以傳導固定電流的第三和第四固定電流源，使得該電流鏡的第 一和 第二分支至少傳導固定電流。
根據(jù)本發(fā)明的另一實施例，第一晶體管是P溝道MOS晶體管。 根據(jù)本發(fā)明的另 一實施例，該放大器進一步包括耦合在輸出節(jié)點和該第
一晶體管的控制節(jié)點之間的第一補償電容，和耦合在輸出節(jié)點和該第二晶體
管的控制節(jié)點之間的第二補償電容。
根據(jù)本發(fā)明的一個方面，提供一種包括上迷放大器的裝置。 根據(jù)本發(fā)明的另一實施例，該裝置進一步包括耦合到該放大器的輸入節(jié)
點且布置以基于放大器的輸出比較輸入電壓信號與反饋電壓信號的前置放大級。
根據(jù)本發(fā)明的另一實施例，該裝置是便攜式電子裝置。


參考附圖，從借助示例給出的而非限制性的實施例的以下詳細說明，本 發(fā)明的上述和其它目的、特征、方面和優(yōu)點將變得顯而易見，其中 圖1 (以上描述的)示出了放大電路； 圖2示出了根據(jù)本發(fā)明的實施例的放大電路；
6圖3示出了根據(jù)本發(fā)明的另一實施例的放大電路；和
圖4示出了根據(jù)本發(fā)明的實施例包括圖2或3的放大器的電子裝置。
具體實施例方式
再次參考圖1的放大電路，發(fā)明人發(fā)現(xiàn)，電路中輸出節(jié)點104的失真至 少在某種程度上是由于以下事實造成的當輸出電壓小于電源電壓的一半時 晶體管106徹底斷開。當輸出電壓需要升高時，失真是由晶體管106所需要 的額外延時再次出現(xiàn)造成的。
圖2示出了放大電路200。與圖1所示的相同的放大電路200的特征用 相同的附圖標記表示，且將不再詳細地描述。
在圖2的放大電路200中，正電源軌標記為Vcc,而負電源軌標記為-Vcc。 對于本領(lǐng)域技術(shù)人員顯而易見的是，在可選的實施例中，對于電源軌電壓可 以是任何值，并且還可使用圖1的單個電源，-Vcc由地電壓代替。然而當使 用正和負電源電壓時，耦合到圖2的輸出節(jié)點104的負載通常被接地，當提 供單個電源軌時，負載通常被耦合到Vcc/2。耦合到輸出節(jié)點104的負載未 示于圖2中，但例如是大約2k歐姆的負載。單個電源軌例如可以提供5V， 而正和負電源軌可以提供+ 2.5和-2.5V，但可以是其它值。
在圖2的電路中，晶體管112被耦合在晶體管110和節(jié)點lll之間的電 阻212代替，而晶體管113被移除且節(jié)點117被直接耦合到電流源118。
此外，如所示的，在該實施例中PMOS晶體管106的柵極節(jié)點耦合到另 一 PMOS晶體管204的柵極節(jié)點，該PMOS晶體管204例如是與PMOS 106 相同的尺寸和類型，或者是不同于PMOS 106的固定比率，使得流過晶體管 204的電流與通過晶體管106的電流相匹配，或是它的固定比率。晶體管204 與固定電流源206串聯(lián)耦合在正電源電壓Vcc和負電源電壓-Vcc之間。固定 電流源206傳導的電流為Ith。晶體管204和固定電流源206之間的節(jié)點208 耦合到PMOS晶體管210的柵極節(jié)點，PMOS晶體管210耦合在節(jié)點117和負電源軌之間。
工作時，通過固定電流源的電流lTH提供了闞值電流并且基于將要保持
通過晶體管106的最小電流lMN來選擇。具體地，例如逸捧Ith等于Imin/P， 其中P是流過晶體管106的電流和流過晶體管204的電流之間的固定比率。 P可以等于1和幾百之間的任何比率，-f旦優(yōu)選低于50，且例如為大約IO。如 果通過晶體管106的電流落在I畫以下，這意味著通過晶體管204的電流同 樣落在閾值Ith以下，且節(jié)點208處的電壓下降。反之會增加節(jié)點117和節(jié) 點208之間的電壓差，由此使晶體管210導通。這具有減小晶體管106的柵 極節(jié)點的電壓的效果，并由此使晶體管206導通更多，直至電流達到最小值 Imn。由此該電路提供了內(nèi)反饋環(huán)，發(fā)明人發(fā)現(xiàn)它是穩(wěn)定的。
例如基于PMOS 106的靜態(tài)電流的一小部分選擇最小電流lMiN的值，將 PMOS 106的靜態(tài)電流定義為當電源軌電壓以大約零伏為中心時在放大器的 輸入處于靜態(tài)例如零伏時，流過PMOS 106和NMOS 108的電流，且沒有電 流通過耦合到節(jié)點104的負載。例如選擇I畫的值為導致可接收失真水平的 最小值。具體地，Lm例如等于Indn/P，其中l(wèi)MiN等于通過晶體管106和108 的靜態(tài)電流IQ的一小部分IQ/N, N是除以靜態(tài)電流的值，優(yōu)選在1和4之 間。發(fā)明人已發(fā)現(xiàn)，N在2和3之間的值工作得特別好。作為實例，靜態(tài)電 流IQ例如等于36iuA, P等于IO, N等于2，以及電流源106的電流I.m等于 1.8|iiA。因此當通過PMOS 106的電流落在18inA以下時，晶體管210會導通 以減小節(jié)點117處的電壓，由此使通過PMOS 106的電流增加到18^A。
圖3示出了放大電路300。與圖2—樣的部件已用相同的附圖標記標記， 且將不再詳細描述。
在電路300中，提供了補償電容302和304。電容302耦合在輸出節(jié)點 104和節(jié)點117之間d電容304耦合在輸出節(jié)點104和輸入節(jié)點102之間。 上述電容也可提供在圖2的電路中的這些節(jié)點之間。
該電路進一步包括另外的固定電流源306和308。電流源306耦合在節(jié)點111和負電源軌-Vcc之間。固定電流源308耦合在節(jié)點117和負電源軌-Vcc 之間。選擇這些固定電流源來提供彼此相同的電流，且優(yōu)選傳導低的電流值， 例如等于接近lpA。
在沒有提供電流源306和308且輸出電壓具有驅(qū)動例如大約2k歐姆負載 的正斜率的情況下，當輸出電壓超過OV時，負載通常不會給補償電容304 提供適當?shù)某潆?。晶體管110和108斷開，是因為節(jié)點102處的電壓下降。 反之會導致沒有電流流過電流鏡的晶體管114和116。因此節(jié)點117處的電 壓急速降落，增加了晶體管106的VGS電壓和漏電流。該結(jié)構(gòu)使節(jié)點117 處的電壓恢復和達到正確值所花費的延遲會導致輸出的一定程度的失真。
然而，當提供電流源306和308時，甚至在晶體管110斷開時，至少一 些電流流過晶體管114和116，因此它們不會徹底斷開。這會縮減輸出電壓 在放大器的節(jié)點104處的失真。
圖4示出了包括圖2或3的放大器的電子裝置400。具體地，該放大器 包括輸入節(jié)點402、輸出節(jié)點404、以及耦合在這些輸入和輸出節(jié)點之間的多 個放大級。具體地，方塊406代表圖2或3的放大器，而方塊408代表其它 放大電路，例如前置放大器，并且包括用于從輸出404接收線410上的反饋 信號的輸入，允許放大器調(diào)節(jié)以確保輸出電壓匹配到所需的水平。
電子裝置例如是具有AB類放大器的任何裝置，諸如便攜式電子裝置， 例如移動電話、MP3播放器、便攜式游戲機、膝上型電腦等，或者大型裝置， 例如機頂盒、個人電腦、數(shù)字電視機、DVD播放機等。
這里描述的實施例的優(yōu)點是，對于寬范圍的頻率和比較低的負載電阻， 可以在放大器輸出端獲得低失真。具體地，已發(fā)現(xiàn)總的諧波失真可以從圖1 的電路的情況下的2.5%改進到圖3的電路的情況下的小于1 % 。
這里描述的實施例的另 一優(yōu)點是，上述電路可用很低的電源電壓工作， 例如對于Vcc低至0.75V和對于-Vcc低至-0.75V，或者在提供單個電源電壓 且其它4九接地的情況下，電源電壓低至1.5V。這里描述的實施例的另一優(yōu)點是，具有低消耗。具體地，雖然用于降低
節(jié)點117的電壓的解決方案會增加通過晶體管116的電流，但這會導致更大
的功耗。通過有利地使用上迷解決方案，能耗費非常少的額外電流。
提供耦合在電流鏡的一個分支和晶體管110之間的電阻212的優(yōu)點是， 尤其是當電流處于開環(huán)結(jié)構(gòu)而沒有反饋環(huán)時，可以減小電流鏡的電流還有它
的消耗。此外，使用電阻來限制電流能允許大的工作電源電壓范圍。
圖3的電路的優(yōu)點是，通過確保電流鏡的晶體管114和116絕不徹底斷
開，可以進一步減小失真。
由此描述了本發(fā)明的至少一個示例性實施例，但對于本領(lǐng)域技術(shù)人員來
說各種改變、修改和改進將是很容易的。
例如，雖然已示出了用于放大單個信號和提供單端輸出的電路，但對于
本領(lǐng)域技術(shù)人員顯而易見的是，可復制電路來提供差分輸入和差分輸出。換
句話說，圖4的電子裝置400中所示的放大器的輸入402和輸出404可以是
差分信號。
此外，雖然在圖2和3的實施例中晶體管106、 204和210是PMOS晶 體管以及晶體管108是NMOS晶體管，但對于本領(lǐng)域技術(shù)人員顯而易見的是， 在可選的實施例中可以重新布置電路使得PMOS晶體管106、 204和210被 NMOS晶體管代替，以及NMOS晶體管108被PMOS晶體管代替。
此外，雖然在上述實施例中晶體管是MOS,但本領(lǐng)域技術(shù)人員顯而易見 的是，在一些實施例中可使用其它類型的晶體管，包括具有由金屬硅化物形 成的柵極、和由不同于氧化物的其它材料形成的絕緣層的晶體管。
此外，對于本領(lǐng)域技術(shù)人員顯而易見的是，在可選實施例中電阻212可 以由圖1的在電流鏡每側(cè)的晶體管112和113代替且由固定電壓控制。
10
權(quán)利要求
1.一種放大器，包括輸出級，包括一對互補的第一和第二晶體管(106，108)，每個晶體管耦合到該放大器的輸出節(jié)點(104)；控制電路(110，114，116，118)，布置以基于所述放大器的輸入節(jié)點(102)處的電壓在所述第一晶體管的控制節(jié)點處提供控制信號；和調(diào)節(jié)電路(210)，布置以調(diào)節(jié)所述控制信號，使得如果通過所述第一晶體管的電流落在最小值(IMIN)以下，則增加該電流。
2. 如權(quán)利要求1所述的放大器，其中該調(diào)節(jié)電路包括耦合在所述控制 節(jié)點和第一電源電壓電平之間的第三晶體管(210)。
3. 如權(quán)利要求2所述的放大器，進一步包括檢測電路，所述檢測電路 適于檢測通過所述第一晶體管的電流落在最小值以下和基于所述檢測控制所 述第三晶體管。
4. 如權(quán)利要求3所述的放大器，其中所述檢測電路包括 由所述控制信號控制的第一可變電流源(204);和 與所述第一可變電流源串聯(lián):耦合的第一固定電流源(206),其中所述第三晶體管由所述第一可變電流源(204)和所述第一固定電流源(206)之間 的中間節(jié)點(208)處的電壓電平控制。
5. 如權(quán)利要求4所述的放大器，其中布置所述第一固定電流源以傳導 等于lMN/P的電流(lTH)，其中I畫是最小值，P是流過第一晶體管的電流與 流過第 一可變電流源的電流之間的比率。
6. 如權(quán)利要求1至5中任一項所述的放大器，其中選擇最小值等于Tq/N， 其中Iq是流過第一和第二晶體管的靜態(tài)電流，N是l和4之間的值。
7. 如權(quán)利要求6所述的放大器，其中N在2和3之間。
8. 如權(quán)利要求1至7中任一項所述的放大器，其中該放大器的所述輸入節(jié)點(102 )耦合到所述第二晶體管的控制節(jié)點，且所述控制電路包括由在 該放大器的所迷輸入節(jié)點處的電壓控制的第二可變電流源(110)，包括耦合 到所述第二可變電流源(106)的第一分支和耦合到第二固定電流源(118) 的第二分支的電流鏡，其中所述第一晶體管的所述控制節(jié)點由在所述電流鏡 的所述第二分支和所述第二固定電流源之間的節(jié)點(117)處的電壓控制。
9. 如權(quán)利要求8所述的放大器，進一步包括耦合在該第二可變電流源 (110)和該電流鏡的該第一分支之間的電阻(212)。
10. 如權(quán)利要求8或9所述的放大器，進一步包括耦合到所述電流鏡的 各個分支且布置以傳導固定電流的第三和第四固定電流源(306， 308)，使得 該電流鏡的第 一和第二分支至少傳導所述固定電流。
11. 如權(quán)利要求1至10中任一項所述的放大器，其中所述第一晶體管 是P溝道MOS晶體管。
12. 如權(quán)利要求1至11中任一項所述的放大器，進一步包括耦合在所 述輸出節(jié)點和該笫一晶體管的所述控制節(jié)點之間的第一補償電容，和耦合在 所述輸出節(jié)點和該第二晶體管的控制節(jié)點之間的第二補償電容。
13. —種裝置，包括權(quán)利要求1至12中任一項所述的放大器。
14. 如權(quán)利要求13所述的裝置，進一步包括耦合到該放大器的輸入節(jié) 點且布置以基于所述放大器的輸出比較輸入電壓信號與反饋電壓信號的前置 放大級。
15. 如權(quán)利要求13或14所述的裝置，其中該裝置是便攜式電子裝置。
全文摘要
本發(fā)明涉及一種放大器，其具有輸出級，該輸出級具有一對互補的第一和第二晶體管(106，108)，每個晶體管耦合到該放大器的輸出節(jié)點(104)；控制電路(110，114，116，118)，布置以基于該放大器的輸入節(jié)點(102)處的電壓在該第一晶體管的控制節(jié)點處提供控制信號；和調(diào)節(jié)電路(210)，布置以調(diào)節(jié)該控制信號，以保持通過該第一晶體管的電流在最小值(I_MIN)以上。
文檔編號H03F1/32GK101651447SQ20091016260
公開日2010年2月17日 申請日期2009年8月13日 優(yōu)先權(quán)日2008年8月14日
發(fā)明者瑟吉·龐塔羅洛, 瑟吉·拉梅特 申請人:意法半導體(格勒諾布爾)公司