專利名稱：Da變換裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路中的電阻串型DA(數(shù)字-模擬)變換裝置。
背景技術(shù)：
高分辨率DA變換裝置，在集成電路(以下稱為IC)中被廣泛地使用。在控制系 統(tǒng)中，DA變換裝置的輸出特性要求是單調(diào)的。也就是說，DA變換裝置的DNL(微分非線 性)要求在士 ILSB以下的范圍內(nèi)，而在其他的很多解決方案中，電阻串類型本質(zhì)上是單調(diào) 的。另外，在車輛控制或特別的工業(yè)用途的控制中，具有DA變換裝置的IC的周圍溫度可達 150°C 200°C，即使在這樣的極限狀態(tài)下，電阻串也必須保證線性。另外，在IC設(shè)計中，從 成本方面考慮，要求DA變換裝置的芯片面積要做得比較小。作為電阻串型DA變換裝置，在專利文獻1中公開了具備輸入數(shù)字信號的最高位的 位(MSB)用的電阻串和最低位的位(LSB)用的電阻串的DA變換裝置。專利文獻1 日本特開2001-244816號公報然而，通過電阻分壓生成輸出值時，在以往的技術(shù)中，為實現(xiàn)變換精度高的DA變 換裝置，必須增大芯片上電阻的布置面積。

發(fā)明內(nèi)容
因此，本發(fā)明的目的在于，提供一種能夠提高變換精度、縮小布置面積的DA變換
直ο為了達到上述目的，有關(guān)本發(fā)明的DA變換裝置，具備電阻串電路，其具有多個電阻器被串聯(lián)連接的第1電阻群、和多個電阻器被串聯(lián) 連接的第2電阻群，在上述第1電阻群的兩端施加基準(zhǔn)電壓，第1輸出單元，其從上述第1電阻群內(nèi)的電壓取出點中，將根據(jù)輸入數(shù)字代碼的第 1區(qū)域的二進制數(shù)字選擇的電壓取出點所確定的第1電壓輸出給上述第2電阻群，第2輸出單元，其從上述第2電阻群內(nèi)的電壓取出點中，將根據(jù)與上述第1區(qū)域不 同的第2區(qū)域的二進制數(shù)字選擇的電壓取出點所確定的第2電壓輸出給預(yù)定的輸出點，上述第2電阻群的方塊電阻比上述第1電阻群的方塊電阻高，根據(jù)上述第2區(qū)域的二進制數(shù)字選擇了上述第2電阻群內(nèi)的各電阻器間的電壓取 出點中的任一個時，根據(jù)上述第1區(qū)域的二進制數(shù)字選擇上述第1電阻群內(nèi)的至少兩個電 壓取出點，根據(jù)上述第2區(qū)域的二進制數(shù)字選擇了上述第2電阻群內(nèi)的兩端的電壓取出點中 的任一個時，根據(jù)上述第1區(qū)域的二進制數(shù)字選擇上述第1電阻群內(nèi)的一個電壓取出點。另外，為了達到上述目的，有關(guān)本發(fā)明的DA變換裝置，具備電阻串電路，其具有多個電阻器被串聯(lián)連接的第1電阻群和多個電阻器被串聯(lián)連 接的第2電阻群，在上述第1電阻群的兩端施加基準(zhǔn)電壓，第1選擇單元，其從上述第1電阻群內(nèi)的電壓取出點中，選擇與輸入數(shù)字代碼的第1區(qū)域的二進制數(shù)字對應(yīng)的電壓取出點，第2選擇單元，其從上述第2電阻群內(nèi)的電壓取出點中，選擇與上述第1區(qū)域不同 的第2區(qū)域的二進制數(shù)字所對應(yīng)的電壓取出點，第1輸出單元，其將根據(jù)上述第1選擇單元選擇的電壓取出點確定的第1電壓輸 出給上述第2電阻群，第2輸出單元，其將根據(jù)上述第2選擇單元選擇的電壓取出點確定的第2電壓輸 出給預(yù)定的輸出點，上述第2電阻群的方塊電阻比上述第1電阻群的方塊電阻高，根據(jù)上述第2區(qū)域的二進制數(shù)字選擇了上述第2電阻群內(nèi)的各電阻器間的電壓取 出點中的任意一個時，根據(jù)上述第1區(qū)域的二進制數(shù)字選擇上述第1電阻群內(nèi)的至少兩個 電壓取出點，根據(jù)上述第2區(qū)域的二進制數(shù)字選擇了上述第2電阻群內(nèi)的兩端的電壓取出點中 的任意一個時，根據(jù)上述第1區(qū)域的二進制數(shù)字選擇上述第1電阻群內(nèi)的一個電壓取出點。發(fā)明效果根據(jù)本發(fā)明，能夠提高DA變換裝置的變換精度，縮小布置面積。


圖1是作為本發(fā)明的實施方式的電阻串型DA變換裝置100的方框圖。圖2是DA變換裝置100的電阻串DA電路12的詳細電路圖。圖3是表示了輸入數(shù)字代碼D (12:0)的二進制數(shù)字與第1及第2開關(guān)群的0N/0FF 狀態(tài)關(guān)系的表。圖4是對于電阻串勻稱的PN開關(guān)電路。圖5是具備了輸出緩沖器和針對電源噪聲變動的RC濾波器的軌到軌DA變換裝置 的例子。圖中符號說明CA-電容器C-第1控制信號CH-第2控制信號D-數(shù)字代碼Il-譯碼器12-電阻串DA電路MNl-匪OS晶體管MPl-PMOS 晶體管NO Nl28-第1電阻群內(nèi)的節(jié)點(電壓取出點)NHO NH64-第2電阻群內(nèi)的節(jié)點(電壓取出點)OUT-輸出電壓(輸出端子)RA-電阻RO Rl27-第1電阻群內(nèi)的電阻器RHO RH63-第2電阻群內(nèi)的電阻器
Sl-第1級陣列S2-第2級陣列SffO SWl28-第1開關(guān)群內(nèi)的開關(guān)SffHO SWH64-第2開關(guān)群內(nèi)的開關(guān)VA、VB-端部VCC-電源電壓VSS-地X2-緩沖器
具體實施例方式以下，對于本發(fā)明的作為DA變換裝置的實施方式的高分辨率電阻串型DA變換裝 置的構(gòu)成及其功能進行說明。高分辨率電阻串型DA變換裝置是以被改善了的INL(積分非 線性)和DNL(微分非線性)為特征的電路，形成在IC芯片上。具體的，DA變換裝置包含 與最高位的位(MSB)對應(yīng)的第1電阻串，與最低位的位(LSB)對應(yīng)的第2電阻串，連接第2 電阻串和第1電阻串的多個開關(guān)，控制多個開關(guān)0N/0FF的邏輯電路。第1電阻串由方塊電阻低的電阻器構(gòu)成，第2電阻串與第1電阻陣列的方塊電阻 相比，由方塊電阻高的電阻器構(gòu)成。為獲得良好的線性，第2電阻串的單位電阻比與第1電 阻串的單位電阻比相比，要足夠高。還有，第2電阻串在IC上的布置面積比第1電阻串在 IC上的布置面積小。另外，通過使連接第1電阻串和第1電阻串的多個開關(guān)中的一個開關(guān)為0N，連續(xù)地 切換MSB的方法，能夠更加改進DNL。還有，在150 200°C的高溫下，由于MOS開關(guān)的漏電流量增大，往往會使線性嚴(yán)重 劣化。為了解決這樣的問題，由針對漏電流量以平衡的尺寸比構(gòu)成的PMOS晶體管和NMOS 晶體管形成MOS開關(guān)。下面，對本發(fā)明的作為DA變換裝置的實施方式的電阻串型DA變換裝置的詳細進 行說明。電阻串型DA變換裝置，作為主要的構(gòu)成具備譯碼器模塊和電阻串模塊。譯碼器模 塊按照被輸入的數(shù)字代碼，用于生成對于電阻串模塊進行控制的控制信號。電阻串模塊，具 有串聯(lián)連接的多個電阻器構(gòu)成的第1電阻串(第1電阻群)、針對該第1電阻串的第1開 關(guān)群、串聯(lián)連接的多個電阻器構(gòu)成的第2電阻串(第2電阻群)、及針對該第2電阻串的第 2開關(guān)群。K( = Ν+Μ)位的DA變換裝置的情況下(N為2以上的整數(shù)、M為2以上的整數(shù))，第 1電阻串發(fā)揮具備2Ν個電阻器的MSB部的功能，第2電阻串，發(fā)揮具備2M個電阻器的LSB 部的功能。當(dāng)?shù)?電阻串內(nèi)的各電阻器的電阻值的合計設(shè)定為50 500Ω時，如果第2電阻 串內(nèi)的各電阻器的電阻值的合計設(shè)定為第1電阻串內(nèi)的各電阻器的電阻值的合計的10 50倍，則可得到良好的線性。第1電阻串內(nèi)的各電阻器，例如由擴散電阻或多晶硅電阻那樣的低方塊電阻構(gòu) 成，第2電阻串內(nèi)的各電阻器，由不伴有離子注入的多晶硅電阻那樣的高方塊電阻構(gòu)成。通過在第2電阻串中使用與第1電阻串相比方塊電阻高的類型的電阻器，能夠以
6與同等精度的以往DA變換裝置相比，用更小的布置尺寸來設(shè)計該電阻串型DA變換裝置。第1及第2兩個電阻串，根據(jù)來自譯碼器模塊的信號所控制的開關(guān)而被連接。在 第1電阻串的各節(jié)點上連接了合計(2N+1)個的開關(guān)，在第2電阻串的各節(jié)點上連接了合計 (2M+1)個開關(guān)。各節(jié)點相當(dāng)于位于各電阻器端部的電壓取出點。譯碼器模塊，根據(jù)用于決 定第1電阻串中哪個電阻器應(yīng)該與第2電阻串連接的輸入數(shù)字代碼，對高位側(cè)的N位進行 譯碼。另外，譯碼器模塊，根據(jù)用于決定第2電阻串中哪個節(jié)點應(yīng)該與DA變換裝置的輸出 側(cè)連接的輸入數(shù)字代碼，對低位側(cè)的M位進行譯碼。除了高位側(cè)的N位(MSB)的二進制數(shù)字切換的定時之外，根據(jù)輸入數(shù)字代碼的二 進制數(shù)字，從第1電阻串內(nèi)的節(jié)點中選擇兩個相鄰的節(jié)點作為與第2電阻串連接的節(jié)點，從 第2電阻串內(nèi)的節(jié)點中選擇一個節(jié)點作為與輸出側(cè)連接的節(jié)點。而且，在高位側(cè)的N位(MSB) 二進制數(shù)字切換的定時中，第2電阻串的連接目的地 切換到第1電阻串的一個高位或一個低位的電阻器上。在此切換定時內(nèi)，不是根據(jù)輸入數(shù) 字代碼的二進制數(shù)字，從第1電阻串內(nèi)的節(jié)點中選擇兩個相鄰的節(jié)點作為與第2電阻串連 接的節(jié)點，而是將第1電阻串內(nèi)的節(jié)點中的一個節(jié)點選擇為與第2電阻串連接的節(jié)點。也 就是說，在第1電阻串內(nèi)的與兩個相鄰節(jié)點連接的兩個相鄰開關(guān)中僅一個開關(guān)為ON。例如 當(dāng)輸入數(shù)字代碼的低位側(cè)的M位為0時，在第1電阻串內(nèi)的與兩個相鄰節(jié)點連接的兩個相 鄰開關(guān)中只一個開關(guān)為ON。這樣，在高位側(cè)的N位(MSB) 二進制數(shù)字切換的定時中，按照輸入數(shù)字代碼，通過 使兩個相鄰開關(guān)中僅一個開關(guān)為ON (通過選擇第1電阻串內(nèi)的節(jié)點中的一個節(jié)點)，與按照 該輸入的數(shù)字代碼，使兩個相鄰的開關(guān)為ON的情況相比(與選擇兩個相鄰的節(jié)點的情況相 比)，能夠使DNL降低50%。由與第1電阻串連接的多個開關(guān)構(gòu)成的第1開關(guān)群，是從第1電阻陣列內(nèi)的多個 電壓取出點中，將根據(jù)輸入的數(shù)字代碼的第1區(qū)域的二進制數(shù)字選擇的電壓取出點所確定 的第1電壓輸出給第2電阻串的兩端的第1輸出單元。另外，由與第2電阻串連接的多個 開關(guān)構(gòu)成的第2開關(guān)群，是從第2電阻串內(nèi)的多個電壓取出點中，將根據(jù)與第1區(qū)域不同的 第2區(qū)域的二進制數(shù)字選擇的電壓取出點所確定的第2電壓輸出給預(yù)定的輸出點的第2輸 出單元。第1開關(guān)群，當(dāng)?shù)?區(qū)域的二進制數(shù)字為0時，將根據(jù)第1區(qū)域的二進制數(shù)字選擇 的一個電壓取出點所確定的電壓作為第1電壓輸出，當(dāng)?shù)?區(qū)域的二進制數(shù)字為0以外的 值時，將根據(jù)第1區(qū)域的二進制數(shù)字選擇的兩個電壓取出點所確定的電壓作為第1電壓輸
出ο第1開關(guān)群，從第1電阻串的電壓取出點中，選擇性地切換第2電阻串兩端的連接 目的地。第2電阻串兩側(cè)的兩個端部中的一個端部，按第1電阻串內(nèi)的電阻器的排列順序， 通過第1開關(guān)群內(nèi)的開關(guān)選擇性地與第1電阻串內(nèi)的第奇數(shù)個電壓取出點連接，另一個端 部按第1電阻串內(nèi)的電阻器的排列順序，通過第1開關(guān)群內(nèi)的開關(guān)選擇性地與第1電阻串 內(nèi)的第偶數(shù)個電壓取出點連接。另外，第2開關(guān)群，從第2電阻串的電壓取出點中，選擇性 地切換預(yù)定的輸出點的連接目的地。但是，在高溫應(yīng)用中，開關(guān)的漏電流會使DA變換裝置輸出的線性顯著地下降。因 此，以CMOS開關(guān)的各開關(guān)的漏電流匹配的方式，通過高平衡地設(shè)計該CMOS開關(guān)，使其在150 200°C左右的周圍溫度下，也能夠抑制線性的顯著下降。構(gòu)成CMOS開關(guān)的PMOS晶體管和NMOS晶體管的尺寸，按照從電源電壓(VCC)到開 關(guān)輸入的漏電流量與從開關(guān)輸入到地(VSS)的漏電流量相等的方式?jīng)Q定。因此，能夠使第1 或第2電阻串的阻抗變化的影響最小。其結(jié)果通過漏電流量的相抵，降低了由漏電流發(fā)生 引起的線性的下降，與漏電流量不被相抵的構(gòu)成相比，INL被改善了 5 10倍。下面，對電阻串型DA變換裝置的實施例，參照附圖進行說明。圖1是K( = N+M)位的(N為2以上的整數(shù)、M為2以上的整數(shù))的電阻串型DA變 換裝置100的方框圖。為了使說明簡單，使K = 13(位)(MSB =N = 7、LSB :M = 6)。Il是使輸入數(shù)字代碼D(12:0)譯碼成第1控制信號C(1280)和第2控制信號 CH(64:0)兩個控制信號的譯碼器。C(128:0)是用于控制與第1電阻串連接的第1開關(guān)群 的0N/0FF的控制信號，CH(64:0)是用于控制與第2電阻串連接的第2開關(guān)群的0N/0FF的 控制信號。12是將從第1基準(zhǔn)電壓的電源電壓VCC到第2基準(zhǔn)電壓的地電壓VSS的電壓作 為輸出電壓范圍使用的電阻串DA電路。OUT是輸入給軌到軌(rail torail)運算放大器的 輸出電壓(或作為與軌到軌運算放大器的輸入連接的輸出點的輸出端子)。譯碼器II，按照輸入數(shù)字代碼D(12:0)生成對于電阻串DA電路進行控制的控制 信號。電阻串DA電路12，具有由多個電阻器構(gòu)成的第1電阻串、針對該第1電阻串的第1 開關(guān)群、由多個電阻器構(gòu)成的第2電阻串、以及針對該第2電阻串的第2開關(guān)群。圖2是電阻串DA電路12的詳細電路圖。電阻串DA電路12，分離成兩個陣列。與 圖1相同，為了說明的簡單化，設(shè)N = 7及M = 6。第1級的陣列Si，作為第1電阻群具備串聯(lián)連接的128個電阻器RO R127，作為 第1開關(guān)群具備一端與各電阻器的節(jié)點N *連接的129個開關(guān)SWO SW128。這些電阻器 形成DA變換裝置100的MSB。第2級的陣列S2，作為第2電阻群具備串聯(lián)連接的64個電阻器RHO RH63，作為 第2開關(guān)群具備一端與各電阻器的節(jié)點NH *連接的65個開關(guān)SWHO SWH64。具有分離構(gòu)造的電阻串類型的DA變換裝置的目的在于，陣列S2不成為陣列Sl的 負載。為了達到這樣的目的，要求陣列S2的單位電阻應(yīng)該比陣列Sl的單位電阻大得多。相對于第1電阻群內(nèi)的各電阻器的總電阻值為50 500 Ω，第2電阻群內(nèi)的各電 阻器的總電阻值與第1電阻群內(nèi)的各電阻器的總電阻值相比，為10 50倍。因此，能夠保 證良好的線性。另外，通過使用方塊電阻不同的類型的電阻器，布置面積被充分縮小。如果對第1 電阻群的電阻器使用方塊電阻低(10 30Ω/口 (ohm/square))的擴散電阻或多晶硅電 阻，對第2電阻群的電阻器使用無摻雜的方塊電阻高(300 2000Ω/ 口 )的多晶硅方塊電 阻，則與第1電阻群和第2電阻群使用相同方塊電阻的情況相比，能夠縮小電阻群全體所占 的布置面積。開關(guān)SWO SW128，將根據(jù)輸入數(shù)字代碼D(12:0)的高位側(cè)的位區(qū)域內(nèi)的N位 (MSB)從第1電阻群內(nèi)的129個節(jié)點NO W28中選擇的節(jié)點連接至陣列S2的兩端部的 VA及VB。第奇數(shù)個節(jié)點N ，被選擇性地連接到第2電阻群內(nèi)的電阻器RH63的電源電壓 側(cè)的端部VA上。第0及第偶數(shù)個節(jié)點N *，被選擇性地連接到第2電阻群內(nèi)的電阻器RHO 的地電壓側(cè)的端部VB上。
開關(guān)SWHO SWH64，將根據(jù)與輸入數(shù)字代碼D(12:0)的高位側(cè)的位區(qū)域鄰接且根 據(jù)比高位側(cè)的位低的低位側(cè)的位區(qū)域內(nèi)的M位(LSB)，從第2電阻群內(nèi)的65個節(jié)點NHO NH64中選擇的節(jié)點所決定的電壓轉(zhuǎn)送給OUTPUT。圖1所示的譯碼器Il發(fā)揮第1選擇單元的功能即從第1電阻群內(nèi)的節(jié)點NO N128中選擇與輸入的數(shù)字代碼D(12:0)的高位側(cè)的位區(qū)域的二進制數(shù)字對應(yīng)的節(jié)點，同時 還發(fā)揮第2選擇單元的功能即從第2電阻群內(nèi)的節(jié)點NHO NH64中選擇與輸入的數(shù)字代 碼D(12:0)的低位側(cè)的位區(qū)域的二進制數(shù)字對應(yīng)的節(jié)點。譯碼器II，根據(jù)被輸入的數(shù)字代碼D(12:0)的高位側(cè)的位區(qū)域的二進制數(shù)字控制 第1開關(guān)群的切換動作，按照被輸入的數(shù)字代碼D(12:0)的低位側(cè)的位區(qū)域的二進制數(shù)字 來控制第2開關(guān)群的切換動作。第1開關(guān)群的切換動作由譯碼器Il控制，由此，第2電阻群的兩側(cè)的端部中的一 個端部連接至第1電阻群內(nèi)的一個節(jié)點上，第2電阻群的兩側(cè)的端部中的另一個端部，連接 至隔著一個電阻器與該一個節(jié)點鄰接的一個節(jié)點上。另外，第2開關(guān)群的切換動作由譯碼 器Il控制，輸出端子OUT與第2電阻群內(nèi)的一個節(jié)點連接。圖3是表示了輸入數(shù)字代碼D (12:0)的二進制數(shù)字和第1及第2開關(guān)群的0N/0FF 狀態(tài)關(guān)系的表。當(dāng)輸入數(shù)字代碼D(12:0)為 000H 時(即 D(12:6) =OOH 及 D(5:0) = OOH 時)， 由于129個開關(guān)中只SWO為0N，由此節(jié)點NO被連接至端部VB(端部VA與第1電阻群內(nèi)的 任一節(jié)點都不連接)。另一方面，當(dāng)輸入數(shù)字代碼D(12:0)為000H時，由于65個開關(guān)中只 SffHO為0N，由此與端部VB連接的節(jié)點NHO被連接至輸出端子OUT。當(dāng)輸入數(shù)字代碼D(12:0)變?yōu)閺?01H到03FH的值時(即D(5:0)的二進制數(shù)字 中包含1時)，由于SWO為0N，節(jié)點NO被連接至端部VB的同時，由于SWl為0N，節(jié)點m被 連接至端部VA (SW2 SW128全部為OFF)。另一方面，當(dāng)輸入數(shù)字代碼D (12:0)變?yōu)閺?01H 到03 的值時，隨著低位側(cè)的位區(qū)域的D(5:0)的值的增加，SWHl SWH63按升序一個一 個變?yōu)?N。由于SWHl SWH63中的任一個為0N，節(jié)點NHl NH63的任一個被連接至輸出 端子OUT。當(dāng)輸入數(shù)字代碼D(12:0)為 040H 時(即 D(12:6) =OlH及 D(5:0) = 00H 時)，由 于129個開關(guān)中只SWl為0N，節(jié)點m被連接至端部VA(端部VB與第1電阻群內(nèi)的任一節(jié) 點都不連接)。另一方面，當(dāng)輸入數(shù)字代碼D(12:0)為040H時，由于65個開關(guān)中只SWH64 為0N，與端部VA連接的節(jié)點NH64被連接至輸出端子OUT。當(dāng)輸入數(shù)字代碼D(12:0)變?yōu)閺?41H到07 的值時(即D(5:0)的二進制數(shù)字 中包含1時)，由于SWl為0N，節(jié)點m被連接至端部VA，同時由于SW2為0N，由此節(jié)點N2 被連接至端部VB(SW0、SW3 SW128全部為OFF)。另一方面，當(dāng)輸入數(shù)字代碼D (120)變 為從041H到07Π1的值時，隨著低位側(cè)的位區(qū)域的D (5:0)的值的增力卩，SWH63 SWHl按降 序一個一個變?yōu)?N。由于SWH63 SWH1中的任一個為0N，由此節(jié)點NH63 NHl中的任一 個被連接至輸出端子OUT。當(dāng)輸入數(shù)字代碼D(12:0)為 080H 時(即 D(12:6) =02H&D(5:0) = 00H 時)， 由于129個開關(guān)中只SW2為0N，由此節(jié)點N2被連接至端部VB(端部VA與第1電阻群內(nèi)的 任一節(jié)點都不連接)。另一方面，當(dāng)輸入數(shù)字代碼D(12:0)為080H時，由于65個開關(guān)中只SffHO為0N，與端部VB連接的節(jié)點NHO被連接至輸出端子OUT。對圖3以后的流程，與上述說明相同，省略其說明。這樣，在高位側(cè)的N位(MSB)的二進制數(shù)字切換的定時中，不使第1開關(guān)群內(nèi)的相 鄰兩個開關(guān)為0N，只使一個開關(guān)為ON。因此，能夠使MSB變化時的DNL降低50%。也就是說，當(dāng)根據(jù)低位側(cè)的位區(qū)域的二進制數(shù)字選擇第2電阻群內(nèi)的各電阻器間 的節(jié)點NHl NH63中的任一個時，根據(jù)高位側(cè)的位區(qū)域的二進制數(shù)字，選擇第1電阻群內(nèi) 的兩個節(jié)點；另一方面，當(dāng)根據(jù)低位側(cè)的位區(qū)域的二進制數(shù)字選擇第2電阻群內(nèi)的兩端的 節(jié)點NH0、NH64中的任一個時，根據(jù)高位側(cè)的位區(qū)域的二進制數(shù)字選擇第1電阻群內(nèi)的一個 節(jié)點。例如，當(dāng)輸入數(shù)字代碼D (12:0)為040H時，不使SWl和SW2的兩個開關(guān)為0N，只使 Sffl為0N，使SW2為OFF。此時，假如使SWl和SW2同時為0N，通過SW2、ΝΗ0, NH64、Sffl的 路徑，電流流向第2電阻群。因此，即使SWH64為0N，由于電流流向第2電阻群引起的電壓 降低的影響，也不能使節(jié)點W的電壓正確地傳遞給輸出端子OUT。然而，由于只使SWl為 0N、SW2為OFF，所以不發(fā)生電流流向第2電阻群而引起的電壓降低，所以通過SWH64的0N， 能夠使節(jié)點m的電壓正確地傳遞給輸出端子OUT。同樣，當(dāng)輸入數(shù)字代碼D (12:0)為080H時，不使SW2和SW3兩個開關(guān)為0N，只使 SW2為0N，使SW3為OFF。此時，假如SW2和SW3同時為0N，通過SW3、NH64、ΝΗ0、SW2的路 徑，電流流向第2電阻群。因此，即使SWHO為0N，由于電流流向第2電阻群引起的電壓降低 的影響，不能使節(jié)點N2的電壓正確地傳遞給輸出端子OUT。然而，由于只有SW2為ON、SW3 為OFF，所以不發(fā)生電流流向第2電阻群引起的電壓降低，所以通過SWHO的0N，能夠使節(jié)點 N2的電壓正確地傳遞給輸出端子OUT。因此，在上述的實施例中，由于DNL或INL的改善，提高了 DA變換精度，并且第2 電阻群與第1電阻群相比，方塊電阻高，由此能夠縮小布置面積。還有，有關(guān)本發(fā)明的DA變換裝置，并不限定為軌到軌(rail to rail)的用途。相 對于電源電壓可任意地設(shè)定輸出電壓范圍。另外，也能夠使用不依靠電源電壓的基準(zhǔn)電壓。圖4是SWO SW128及SWHO SWH64中被使用的開關(guān)電路。使用PMOS晶體管 MPl和NMOS晶體管麗1構(gòu)成的CMOS開關(guān)。當(dāng)然，在通常的應(yīng)用中(例如只在常溫下被使用 的應(yīng)用、非軌到軌的應(yīng)用等)，對于開關(guān)的電阻部分，即使是只PMOS晶體管的開關(guān)構(gòu)成或只 NMOS晶體管的開關(guān)構(gòu)成，也能夠充分應(yīng)對。在高溫的應(yīng)用中使用時，通過CMOS開關(guān)的使用，能夠進行平衡漏電流的補償。在 車載用途或特定的工業(yè)用途時，存在DA變換裝置的周圍溫度達到150 200°C高溫的情況。 在這樣的情況下，由于發(fā)生相當(dāng)量的基板漏電流，在上述第1及第2電阻群等的陣列電阻上 流過漏電流，DA變換的線性被劣化。也就是說，由于漏電流的發(fā)生，由陣列電阻生成的各電 壓值變動，DA變換裝置的輸出值的誤差變大。因此，對于PMOS晶體管和NMOS晶體管使用漏電流得到補償那樣尺寸或比例的 PMOS晶體管和NMOS晶體管。PMOS晶體管MPl的漏電流從基板(VCC)流向漏極(開關(guān)輸入 端子SWI)，NMOS晶體管麗1的漏電流從漏極(開關(guān)輸入端子SWI)流向基板(VSS)。根據(jù) PMOS晶體管和NMOS晶體管的合適的比值，可以使流入電阻串的漏電流量最小化。圖5是附加有抑制了電源噪聲的緩沖器的軌到軌DA變換裝置的實施例。電阻RA
10被插入電源電壓VCC和電阻RO R127的第1電阻群之間。電阻RA使電源電壓VCC降壓 到電源電壓VIN，電源電壓VIN為電阻串DA電路12的電源。即使使電源電壓VIN降壓到電 源電壓VCC的一半，由于軌到軌緩沖器X2的增益A設(shè)定為2，所以圖5所示的DA變換裝置 的軌到軌(rail to rail)特性也被維持。通過在電阻RA和電阻串DA電路12的電源輸入 部之間追加電容器CA，形成RC濾波器。通過RC濾波器，能夠抑制電源電壓VCC的變動。以上，對本發(fā)明的優(yōu)選實施例進行了說明，本發(fā)明并不限定為上述的實施例，在不 脫離本發(fā)明的范圍內(nèi)可以對上述實施例追加各種變形及置換。例如，在第1電阻群和第2電阻群之間具備放大器，該放大器用于對第1電阻群生 成的電壓進行放大，并將放大后的電壓輸出給第2電阻群。另外，由于不使第1開關(guān)群內(nèi)的相鄰的兩個開關(guān)為0N，只使一個開關(guān)為0N，作為高 位側(cè)的N位(MSB)的二進制數(shù)字切換的定時，在上述的實施例中，例示了“D(5:0) =00H”的 情況。然而，根據(jù)D(12:0)的二進制數(shù)字和第1及第2開關(guān)群的ON/OFF狀態(tài)之間的對應(yīng)關(guān) 系(圖3)，也可以通過使第1及第2的開關(guān)群的0N/0FF狀態(tài)偏移至一列的上側(cè)，在“D(5:0) =FFH時”只使一個開關(guān)為0N。
權(quán)利要求
一種DA變換裝置，具備電阻串電路，其具有多個電阻器被串聯(lián)連接的第1電阻群、和多個電阻器被串聯(lián)連接的第2電阻群，在所述第1電阻群的兩端施加基準(zhǔn)電壓，第1輸出單元，其從所述第1電阻群內(nèi)的電壓取出點中，將根據(jù)輸入數(shù)字代碼的第1區(qū)域的二進制數(shù)字選擇的電壓取出點所確定的第1電壓輸出給所述第2電阻群，第2輸出單元，其從所述第2電阻群內(nèi)的電壓取出點中，將根據(jù)與所述第1區(qū)域不同的第2區(qū)域的二進制數(shù)字選擇的電壓取出點所確定的第2電壓輸出給預(yù)定的輸出點，該DA變換裝置特征在于，所述第2電阻群的方塊電阻比所述第1電阻群的方塊電阻高，根據(jù)所述第2區(qū)域的二進制數(shù)字選擇了所述第2電阻群內(nèi)的各電阻器間的電壓取出點中的任一個時，根據(jù)所述第1區(qū)域的二進制數(shù)字選擇所述第1電阻群內(nèi)的至少兩個電壓取出點，根據(jù)所述第2區(qū)域的二進制數(shù)字選擇了所述第2電阻群內(nèi)的兩端的電壓取出點中的任一個時，根據(jù)所述第1區(qū)域的二進制數(shù)字選擇所述第1電阻群內(nèi)的一個電壓取出點。
2.根據(jù)權(quán)利要求1所述的DA變換裝置，其特征在于，根據(jù)1包含在所述第2區(qū)域的二進制數(shù)字中來選擇所述第2電阻群內(nèi)的各電阻器間的 電壓取出點中的任一個時，根據(jù)所述第1區(qū)域的二進制數(shù)字選擇所述第1電阻群內(nèi)的至少 兩個電壓取出點，根據(jù)1不包含在所述第2區(qū)域的二進制數(shù)字中來選擇所述第2電阻群內(nèi)的兩端的電壓 取出點中的任一個時，根據(jù)所述第1區(qū)域的二進制數(shù)字選擇所述第1電阻群內(nèi)的一個電壓 取出點。
3.根據(jù)權(quán)利要求1或2所述的DA變換裝置，其特征在于，根據(jù)所述第2區(qū)域的二進制數(shù)字選擇所述第2電阻群內(nèi)的各電阻器間的電壓取出點中 的任一個時，根據(jù)所述第1區(qū)域的二進制數(shù)字、按所述第1電阻群內(nèi)的電阻器的排列順序， 選擇所述第1電阻群內(nèi)的第奇數(shù)個電壓取出點和第偶數(shù)個電壓取出點。
4.根據(jù)權(quán)利要求1 3中任一項所述的DA變換裝置，其特征在于， 所述第1電壓，作為被施加在所述第2電阻群的兩端的電壓進行輸出。
5.根據(jù)權(quán)利要求1 4中任一項所述的DA變換裝置，其特征在于，根據(jù)由基板和漏極間的漏電流相互大致相等的NMOS晶體管和PMOS晶體管構(gòu)成的開關(guān) 的切換來選擇電壓取出點。
6. 一種DA變換裝置，具備電阻串電路，其具有多個電阻器被串聯(lián)連接的第1電阻群和多個電阻器被串聯(lián)連接的 第2電阻群，在所述第1電阻群的兩端施加基準(zhǔn)電壓，第1選擇單元，其從所述第1電阻群內(nèi)的電壓取出點中，選擇與輸入數(shù)字代碼的第1區(qū) 域的二進制數(shù)字對應(yīng)的電壓取出點，第2選擇單元，其從所述第2電阻群內(nèi)的電壓取出點中，選擇與所述第1區(qū)域不同的第 2區(qū)域的二進制數(shù)字所對應(yīng)的電壓取出點，第1輸出單元，其將根據(jù)所述第1選擇單元選擇的電壓取出點確定的第1電壓輸出給 所述第2電阻群，第2輸出單元，其將根據(jù)所述第2選擇單元選擇的電壓取出點確定的第2電壓輸出給 預(yù)定的輸出點，該DA變換裝置特征在于，所述第2電阻群的方塊電阻比所述第1電阻群的方塊電阻高， 根據(jù)所述第2區(qū)域的二進制數(shù)字選擇了所述第2電阻群內(nèi)的各電阻器間的電壓取出點 中的任意一個時，根據(jù)所述第1區(qū)域的二進制數(shù)字選擇所述第1電阻群內(nèi)的至少兩個電壓 取出點，根據(jù)所述第2區(qū)域的二進制數(shù)字選擇了所述第2電阻群內(nèi)的兩端的電壓取出點中的任 意一個時，根據(jù)所述第1區(qū)域的二進制數(shù)字選擇所述第1電阻群內(nèi)的一個電壓取出點。
全文摘要
本發(fā)明涉及DA變換裝置，其具備兩端被施加基準(zhǔn)電壓的第1電阻群(R＊)，第2電阻群(RH＊)，從第1電阻群內(nèi)的節(jié)點(N＊)中，將根據(jù)輸入數(shù)字值的第1區(qū)域的二進制數(shù)字選擇的節(jié)點所確定的電壓輸出給第2電阻群的第1開關(guān)群(SW＊)，從第2電阻群內(nèi)的節(jié)點(NH＊)中，將根據(jù)輸入數(shù)字值的第2區(qū)域的二進制數(shù)字選擇的節(jié)點所確定的電壓進行輸出的的2開關(guān)群(SWH＊)，第2電阻群的方塊電阻比第1電阻群高，當(dāng)選擇第2電阻群內(nèi)的各電阻器間的節(jié)點中的任一個時，選擇第1電阻群內(nèi)的至少兩個節(jié)點，當(dāng)選擇第2電阻群內(nèi)的兩端節(jié)點中的任一個時，選擇第1電阻群內(nèi)的一個節(jié)點。從而能夠提高DA變換裝置的變換精度、縮小布置面積。
文檔編號H03M1/68GK101908887SQ200910145740
公開日2010年12月8日 申請日期2009年6月5日 優(yōu)先權(quán)日2009年6月5日
發(fā)明者周平, 安江智由, 李琛, 王楠 申請人:豐田自動車株式會社;上海華虹Nec電子有限公司