專利名稱：卷積交織兩級實(shí)現(xiàn)方法及其裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字通信系統(tǒng)，尤其涉及巻積交織。
背景技術(shù)：
在數(shù)字通信系統(tǒng)中，數(shù)據(jù)在信道中傳輸往往會(huì)受突發(fā)噪聲干擾，從而產(chǎn) 生大量連續(xù)誤碼。為了使突發(fā)誤碼離散化，提高信道編碼糾錯(cuò)能力，通常會(huì) 在發(fā)射機(jī)中使用交織器以改變數(shù)據(jù)的相對位置，且在接收機(jī)中使用相應(yīng)解交 織器來恢復(fù)數(shù)據(jù)順序。巻積交織是最常用的交織方法，巻積交織方法參見圖 1，圖l是巻積交織示意圖。其中，^表示交織寬度，M表示交織深度，完 成交織需要緩存的數(shù)據(jù)個(gè)數(shù)為l)M/2 。巻積解交織是巻積交織的逆過 程，巻積解交織參見圖2，圖2是巻積解交織示意圖。解交織和交織是相對 而言，其區(qū)別僅僅在于各支路的延遲不同，完成解交織需要緩存的數(shù)據(jù)個(gè)數(shù) 也為乖-1)M/2 。
在歐洲數(shù)字視頻廣播標(biāo)準(zhǔn)DVB的字節(jié)交織中，交織寬度3 = 12，交織深 度M-17。在中國數(shù)字電視地面廣播標(biāo)準(zhǔn)DTMB的符號交織中，交織寬度 ^ = 52，交織深度Af-240或M-720。當(dāng)交織寬度和深度較大時(shí)，實(shí)現(xiàn)交織所 需的存儲器單元規(guī)模也很大，難以集成在芯片內(nèi)部，必須使用外部存儲器， 如SDRAM和DDR等。但是由于SDRAM等片外存儲器時(shí)序要求每發(fā)起一次讀寫 需要額外的時(shí)鐘進(jìn)行控制，如果每次只讀寫一個(gè)數(shù)據(jù)，讀寫效率太低，從而 無法滿足實(shí)時(shí)數(shù)據(jù)處理要求。
一種發(fā)明名稱為利用外部存儲器實(shí)現(xiàn)巻積交織/解交織的方法及設(shè)備公 開號為CN101237240A的中國專利，提出了一種利用片外存儲器實(shí)現(xiàn)巻積交 織和解交織的方法。該方法通過片內(nèi)緩存器對數(shù)據(jù)進(jìn)行緩存后，再通過接口 對片外存儲器批量讀寫，提高了片外存儲器的讀寫效率。然而該方法僅適用 于交織深度較大的巻積交織方案中，當(dāng)交織深度很小時(shí)，通過片內(nèi)緩存后的 批量讀寫數(shù)據(jù)數(shù)量將變得很小，該方法將不適用。

發(fā)明內(nèi)容
本發(fā)明提供了一種能解決以上問題的巻積交織兩級實(shí)現(xiàn)方法及其裝置。 在第一方面，本發(fā)明提供了一種交織方法，該方法將交織寬度^滿足 S = ， (S、 iV、尺為正整數(shù))且第f支路延遲為!'xM的交織分為第一級交織和第二級交織。該方法首先將交織輸入數(shù)據(jù)流經(jīng)過延遲為 mod(/，iV)xM， (G&、《iV-l)的第一級交織得到第一級交織數(shù)據(jù)流，并通過該
第一級交織的片內(nèi)存儲器進(jìn)行相應(yīng)地址順序的讀寫實(shí)現(xiàn)。然后再將該第一級 交織數(shù)據(jù)流經(jīng)過延遲為(!'-mod(/,A0)xM,(0SK認(rèn)-l)的第二級交織得到交織
輸出數(shù)據(jù)流，并通過該第二級交織的片外存儲器進(jìn)行相應(yīng)地址順序的讀寫實(shí) 現(xiàn)。
在第二方面，本發(fā)明提供了一種交織器，該交織器交織寬度^滿足 S = ^V (S、 vV、《為正整數(shù))且該交織器包括第一級交織器和第二級交織 器。
該第一級交織器包括第一讀寫地址產(chǎn)生單元，該第一讀寫地址產(chǎn)生單元 用于產(chǎn)生片內(nèi)存儲器的讀寫地址，且該片內(nèi)存儲器的讀寫地址為 4+,(4+"履)modA^。其中，"為該第一級交織數(shù)據(jù)對應(yīng)的的支路序號，4
為第w支路數(shù)據(jù)讀寫地址，iV,為片內(nèi)存儲器所需存儲地址總數(shù)。
該第二級交織器包括第二讀寫地址產(chǎn)生單元，該第二讀寫地址產(chǎn)生單元
用于產(chǎn)生片外存儲器的讀寫起始地址，且該片外存儲器的讀寫起始地址為 《+「丄.mod(《/丄+ miVM，^/丄)。其中，m為該第二級交織數(shù)據(jù)塊對應(yīng)的的支
路序號，《為該第m支路數(shù)據(jù)塊讀寫起始地址，A^為片外存儲器所需存儲
地址總數(shù)，Z為等效后第二級交織分配給每個(gè)數(shù)據(jù)塊的地址空間。
在本發(fā)明的一個(gè)實(shí)施例中，該第一級交織片內(nèi)存儲器地址總數(shù)^為
在本發(fā)明的另一個(gè)實(shí)施例中，該第二級交織片外存儲器地址總數(shù)A^為
本發(fā)明通過第一級交織將具有不同延遲的支路數(shù)據(jù)轉(zhuǎn)化為具有相同延 遲的支路數(shù)據(jù)，從而將多支路數(shù)據(jù)合并為一條支路數(shù)據(jù)，并將該支路數(shù)據(jù)作 為第二級交織輸入，再批量讀寫。本發(fā)明提高了片外存儲器讀寫效率，降低 了對片外存儲器讀寫時(shí)鐘頻率的要求，且片內(nèi)緩存器規(guī)模小，減小了芯片實(shí) 現(xiàn)代價(jià)。
下面將參照附圖對本發(fā)明的具體實(shí)施方案進(jìn)行更詳細(xì)的說明，在附圖


5中
圖1是巻積交織示意圖2是巻積解交織示意圖3是本實(shí)施例的巻積交織分級實(shí)現(xiàn)示意圖4是本實(shí)施例的第一級巻積交織等效化示意圖5是本實(shí)施例的第一級交織器電路結(jié)構(gòu)圖6是本實(shí)施例的第二級巻積交織等效化示意圖7是本實(shí)施例的第二級交織器電路結(jié)構(gòu)圖。
具體實(shí)施例方式
假設(shè)巻積交織的交織寬度為5，交織深度為M，且滿足^ =餅，其中B、 《、iV為正整數(shù)。
圖3是本實(shí)施例的巻積交織分級實(shí)現(xiàn)示意圖。圖3是將圖1巻積交織進(jìn)
行分割，從而得到的兩級巻積交織。
由圖1可知，傳統(tǒng)巻積交織第/支路的延遲為/xM，分級后的巻積交織 (如圖3所示)第!'支路在第一級交織中的延遲為modG,AOxM，在第二級交
織中的延遲為(! - mod (! ， iV)) x M 。
具體地，本發(fā)明將寬度為5第!'支路延遲為"M即深度為M (如圖l所 示)的交織數(shù)據(jù)流經(jīng)過延遲為mod(/,AOxM， (0^^^V-1)的第一級交織，得
到第一級交織數(shù)據(jù)流(如圖3左側(cè))；然后再將該第一級交織數(shù)據(jù)流經(jīng)過延 遲為(/-mod(/，AO)xM,(0^、餅-l)的第二級交織，得到交織輸出數(shù)據(jù)流(如 圖3右側(cè))。也就是，將延遲為/xM的巻積交織分成延遲為mod(/,AOxM的 第一級巻積交織和延遲為(/-!110(1(/,^;)>尨的第二級巻積交織，并分別通過在
第一級巻積交織存儲器及第二級巻積交織存儲器進(jìn)行相應(yīng)地址順序的讀寫 來實(shí)現(xiàn)。
圖3中，將第一級交織所有延遲相加，從而得到第一級交織器所需存儲 器大小為餅(iV-l)M/2;將第二級交織所有延遲相加，從而得到第二級交織 器所需存儲器大小為《d-1)WM/2，第二級存儲器大小與第一級存儲器大小
之比為i^zl1^。由于;v約等于7v-i，根據(jù)公式ttzM可知，《越大第二級
iV —1 iV —1
存儲器大小與第一級存儲器大小之比越大。因此可以通過配置《控制第二級
6存儲器與第一級存儲器之間大小關(guān)系，用小規(guī)模片內(nèi)存儲器實(shí)現(xiàn)第一級交
織，用大規(guī)模的片外存儲器實(shí)現(xiàn)第二級交織，從而解決芯片實(shí)現(xiàn)代價(jià)和片外 存儲器讀寫效率的問題。
圖4是本實(shí)施例的第一級巻積交織等效化示意圖，在該第一級巻積交織 中，將具有相同延遲支路合并，從而將寬度為，且第/支路延遲為 mod" iV)x M， (0《K認(rèn)-1)的第一級交織轉(zhuǎn)化為寬度為iV第/支路延遲為 WM，(OS K AO即深度為《M的標(biāo)準(zhǔn)巻積交織形式。
具體的第一級巻積交織等效方法為，將延遲為0的第0支路、第iV支 路……第《(iV-l)支路等效為一個(gè)延遲為0的第0支路；將延遲為M的第1 支路、第iV + l支路……第《(iV-1) + l支路等效為一個(gè)延遲為《M的第1支 路；……將延遲為(iV-l)M的第iV-l支路、第2iV-l支路、第題-l支路等效 為一個(gè)延遲為(JV-l)KM的第JV-l支路。
圖5是本實(shí)施例的第一級交織器電路結(jié)構(gòu)圖，該第一級交織器包括第一 支路計(jì)數(shù)器510、第一讀寫地址產(chǎn)生單元520、片內(nèi)存儲器530。
第一支路計(jì)數(shù)器510是一個(gè)模iV循環(huán)計(jì)數(shù)器其計(jì)數(shù)值從0到At-i ，且該 第一支路計(jì)數(shù)器510用于對該第一級交織器的支路序號進(jìn)行計(jì)數(shù)以判斷該 第一級交織器輸入數(shù)據(jù)所屬支路，并將該所屬支路序號發(fā)送至第一讀寫地址 產(chǎn)生單元520。
第一讀寫地址產(chǎn)生單元520根據(jù)第一支路計(jì)數(shù)器510的計(jì)數(shù)值產(chǎn)生片內(nèi) 存儲器的讀寫地址，并將該讀寫地址發(fā)送至片內(nèi)存儲器530。
具體地，假設(shè)第n支路數(shù)據(jù)的讀寫地址為4，則第w + l支路數(shù)據(jù)的讀寫 地址為
d = " + 認(rèn))mod (1)
片內(nèi)存儲器530用于緩存第一級交織數(shù)據(jù)。本實(shí)施例的片內(nèi)存儲器采用 整體循環(huán)移位法，即各支路輸入數(shù)據(jù)在片內(nèi)存儲器530中的存儲地址空間并 不固定，而是在整體循環(huán)移位，每條支路的數(shù)據(jù)都根據(jù)下一支路的讀信號讀 出。該方法需要增加l個(gè)數(shù)據(jù)的存儲空間以便實(shí)現(xiàn)整體循環(huán)移位。因此實(shí)際
所需片內(nèi)存儲器地址總數(shù)為，
^ =，-,+1 =舉-(2)
x 2 2
由公式(2)可知，在交織寬度B和交織深度M不變情況下，片內(nèi)儲存 器大小僅與iV有關(guān)。W越大則片內(nèi)存儲器規(guī)模越大；同時(shí)第二級交織可合并 的支路越多，本實(shí)施例第二級交織片外存儲器采用批量讀寫方法，因此第二 級交織讀寫效率越高。反之同理。因此可以根據(jù)實(shí)際情況在片內(nèi)存儲器規(guī)模 和片外存儲器讀寫效率之間折衷選取一個(gè)合適的N值。圖6是本實(shí)施例的第二級巻積交織等效化示意圖，在該第二級巻積交織 中，將每相鄰iV個(gè)延遲相同的支路等效為一個(gè)支路進(jìn)行處理，從而將寬度為 ，第/支路延遲為(/-mod(/,iV》x風(fēng)((^"，-l)的第二級巻積交織轉(zhuǎn)化為寬 度為《第/支路延遲為WM，(O《《)即深度為iVM的標(biāo)準(zhǔn)交織形式。此時(shí)， 等效前相鄰iV個(gè)支路數(shù)據(jù)已經(jīng)轉(zhuǎn)化成一個(gè)數(shù)據(jù)塊。
具體的第二級巻積交織等效方法為，將第0支路、第1支路……第7V-1 支路等效為第0支路；將第iV支路、第W + 1支路……第27V-1支路等效為第1 支路；……；將第《(iV-l)支路、第《(7V-i) + i支路……第題-l支路等效為第 K-l支路。
圖7是本實(shí)施例的第二級交織器電路結(jié)構(gòu)圖，該第二級交織器包括第二 支路計(jì)數(shù)器710、第二讀寫地址產(chǎn)生單元720、接口控制器730、片外存儲 器740。
第二支路計(jì)數(shù)器710是一個(gè)模K循環(huán)計(jì)數(shù)器其計(jì)數(shù)值從0到《-l ，且該 第二支路計(jì)數(shù)器710用于對該第二級交織器的支路序號進(jìn)行計(jì)數(shù)以判斷該 第二支路計(jì)數(shù)器輸入數(shù)據(jù)塊所屬支路，并將該所屬支路序號發(fā)送至第二讀寫 地址產(chǎn)生單元720。
第二讀寫地址產(chǎn)生單元720根據(jù)第二支路計(jì)數(shù)器710的計(jì)數(shù)值產(chǎn)生片外 存儲器的讀寫起始地址，并通過接口控制器730發(fā)送至片該外存儲器740。
具體地，假設(shè)第M支路數(shù)據(jù)塊的讀寫起始地址為《，則第m + l支路數(shù)據(jù) 塊的讀寫起始地址為，
接口控制器730用于連接片內(nèi)信號和片外存儲器，并根據(jù)片外存儲器的 時(shí)序要求產(chǎn)生相應(yīng)接口信號以控制數(shù)據(jù)讀寫。
片外存儲器740用于緩存第二級交織數(shù)據(jù)。本實(shí)施例的片外存儲器740 采用整體循環(huán)移位法，其實(shí)際所需地址總數(shù)為，
其中，Z為分配給等效后第二級交織中每個(gè)數(shù)據(jù)塊的地址空間。
需要說明的是，解交織方法與交織方法完全相同，解交織器硬件體系結(jié) 構(gòu)也與交織器硬件結(jié)構(gòu)相同，因此此處不再對本發(fā)明解交織方法及相應(yīng)解交 織器贅述。
顯而易見，在不偏離本發(fā)明的真實(shí)精神和范圍的前提下，在此描述的本
其中，M
単一l)層發(fā)明可以有許多變化。因此，所有對于本領(lǐng)域技術(shù)人員來說顯而易見的改變， 都應(yīng)包括在本權(quán)利要求書所涵蓋的范圍之內(nèi)。本發(fā)明所要求保護(hù)的范圍僅由 所述的權(quán)利要求書進(jìn)行限定。
權(quán)利要求
1.一種交織方法，該方法的交織寬度B滿足B＝KN(B、N、K為正整數(shù))且第i支路延遲為i×M，包括，將所述交織數(shù)據(jù)流經(jīng)過第i支路延遲為mod(i，N)×M，(0≤i≤KN-1)的第一級交織得到第一級交織數(shù)據(jù)流，并通過該第一級交織的片內(nèi)存儲器進(jìn)行相應(yīng)地址順序的讀寫實(shí)現(xiàn)；其中所述第一級交織是將寬度為B第i支路延遲為i×M的交織分成兩級交織中的第一級交織；然后再將該第一級交織數(shù)據(jù)流經(jīng)過第i支路延遲為(i-mod(i，N))×M，(0≤i≤KN-1)的第二級交織得到交織輸出數(shù)據(jù)流，并通過該第二級交織的片外存儲器進(jìn)行相應(yīng)地址順序的讀寫實(shí)現(xiàn)；其中所述第二級交織是將寬度為B第i支路延遲為i×M的交織分成兩級交織中的第二級交織。
2. 如權(quán)利要求1所述的一種交織方法，其特征在于，包括將所述寬度為餅且第/支路延遲為mod(/,iV)xM， (0S"riV-l)的第一級交織轉(zhuǎn)化為寬度為iV第/支路延遲為(0S/《A0的交織。
3. 如權(quán)利要求1所述的一種交織方法，其特征在于，包括將所述寬度為題且第,'支路延遲為(卜mod(/，iV》M,((^"i^-1)的第二級交織轉(zhuǎn)化為寬度為《第/支路延遲為(0S K幻的交織。
4. 如權(quán)利要求1所述的一種交織方法，其特征在于，所述第一級交織片內(nèi)存儲器讀寫地址為，<formula>formula see original document page 2</formula>其中，"為該第一級交織數(shù)據(jù)對應(yīng)的支路序號，4為第"支路數(shù)據(jù)讀寫地址，iV,為片內(nèi)存儲器所需存儲地址總數(shù)。
5. 如權(quán)利要求1所述的一種交織方法，其特征在于，所述第二級交織片外存儲器讀寫起始地址為，<formula>formula see original document page 2</formula>附<formula>formula see original document page 2</formula>其中，m為該第二級交織數(shù)據(jù)塊對應(yīng)的支路序號，A為第m支路數(shù)據(jù)塊讀寫起始地址，A^為片外存儲器所需存儲地址總數(shù)，Z為等效后第二級交織分配給每個(gè)數(shù)據(jù)塊的地址空間。
6. 如權(quán)利要求1所述的一種交織方法，其特征在于，所述第一級交織片內(nèi)存儲器地址總數(shù)為， <formula>formula see original document page 2</formula>
7. 如權(quán)利要求1所述的一種交織方法，其特征在于，所述第二級交織片外存儲器地址總數(shù)為<formula>formula see original document page 3</formula>
8. —種交織器，該交織器的交織寬度^滿足3 =餅(B、 iv、《為正整數(shù))且第/支路延遲為/xM，其特征在于，包括第一級交織器和第二級交織器；所述第一級交織器包括第一讀寫地址產(chǎn)生單元，該第一讀寫地址產(chǎn)生單元用于產(chǎn)生片內(nèi)存儲器的讀寫地址，且該片內(nèi)存儲器的讀寫地址為，其中，n為該第一級交織數(shù)據(jù)對應(yīng)的支路序號，4為第w支路數(shù)據(jù)讀寫地址，W為片內(nèi)存儲器所需存儲地址總數(shù)；所述第二級交織器包括第二讀寫地址產(chǎn)生單元，該第二讀寫地址產(chǎn)生單元用于產(chǎn)生片外存儲器的讀寫起始地址，且該片外存儲器的讀寫起始地址為，<formula>formula see original document page 3</formula>其中，m為該第二級交織數(shù)據(jù)塊對應(yīng)的支路序號，《為該第附支路數(shù)據(jù)塊讀寫起始地址，A^為片外存儲器所需存儲地址總數(shù)，Z為等效后第二級交織分配給每個(gè)數(shù)據(jù)塊的地址空間。
9. 如權(quán)利要求8所述的一種交織器，其特征在于，所述第一級交織器包括第一支路計(jì)數(shù)器，該第一支路計(jì)數(shù)器是一個(gè)計(jì)數(shù)值從0到7V-l的模iV循環(huán)計(jì)數(shù)器，用于對該第一級交織器的支路序號進(jìn)行計(jì)數(shù)。
10. 如權(quán)利要求8所述的一種交織器，其特征在于，所述片內(nèi)存儲器用于緩存第一級交織數(shù)據(jù)，且該片內(nèi)存儲器地址總數(shù)A^為^(^—1)M+1。
11.如權(quán)利要求8所述的一種交織器，其特征在于，所述第二級交織器包括第二支路計(jì)數(shù)器，該第二支路計(jì)數(shù)器是一個(gè)計(jì)數(shù)值從0到《-l的?！堆h(huán)計(jì)數(shù)器，用于對該第二級交織器的支路序號進(jìn)行計(jì)數(shù)。
12. 如權(quán)利要求8所述的一種交織器，其特征在于，所述第二級交織器包括接口控制器，用于連接片內(nèi)信號和片外存儲器。
13. 如權(quán)利要求8所述的一種交織器，其特征在于，所述片外存儲器用于緩存第二級交織數(shù)據(jù)，且該片外存儲器地址總數(shù)^為<formula>formula see original document page 3</formula>
全文摘要
本發(fā)明涉及數(shù)字通信系統(tǒng)，尤其涉及卷積交織兩級實(shí)現(xiàn)方法及其裝置。本發(fā)明將第i支路延遲為i×M的傳統(tǒng)卷積交織分成第i支路延遲為mod(i，N)×M的第一級卷積交織，以及第i支路延遲為(i-mod(i，N))×M的第二級卷積交織，并分別將兩級交織轉(zhuǎn)化為標(biāo)準(zhǔn)卷積交織形式，通過對第一級交織的片內(nèi)存儲器及第二級交織的片外存儲器進(jìn)行相應(yīng)地址順序的讀寫實(shí)現(xiàn)。本發(fā)明在保證片內(nèi)緩存器較小規(guī)模情況下，將大量的存儲空間利用片外存儲器來實(shí)現(xiàn)，減小了芯片實(shí)現(xiàn)代價(jià)，并提高了片外存儲器讀寫效率。本發(fā)明方法及裝置廣泛適用于數(shù)字通信系統(tǒng)的卷積交織和解交織中。
文檔編號H03M13/27GK101674093SQ200910093770
公開日2010年3月17日 申請日期2009年9月28日 優(yōu)先權(quán)日2009年9月28日
發(fā)明者周 鄧 申請人:北京海爾集成電路設(shè)計(jì)有限公司