專利名稱：使用符號和附加信息的編碼存儲來交織輸入數(shù)據(jù)比特序列的交織器和方法
技術領域：
本發(fā)明涉及用于交織每個都包含多個數(shù)據(jù)比特的代碼符號連同附加信息的數(shù)據(jù)比特的輸入數(shù)據(jù)比特序列的交織器，所述附加信息具體是控制信息，包含多個控制比特，表示用于每個代碼符號的控制功能。本發(fā)明也涉及用于交織這樣的數(shù)據(jù)比特序列的方法。而且，本發(fā)明涉及其中代碼符號連同控制信息一起被處理的發(fā)射機。
因此，一般地，本發(fā)明涉及連同附加控制信息一起處理數(shù)據(jù)符號。雖然在只有一個用戶信道要考慮時數(shù)據(jù)信息連同控制信息一起貯存是相對較簡單的，但當有大量用戶信道(提供用比特計的數(shù)據(jù)信息)要與控制信息相組合以及要在發(fā)送以前被存儲時，發(fā)射機中的貯存問題變得相當嚴重。
背景技術：
數(shù)據(jù)信息必須在發(fā)送之前與控制信息相組合的事實是一個通常與電信系統(tǒng)有關的共同問題。具體地，當大量用戶信道需要被處理時(這正是CDMA系統(tǒng)中的情形)，這個問題變得很嚴重?？蓱帽景l(fā)明的CDMA系統(tǒng)的基站收發(fā)信臺BTS總的被顯示于

圖1。
概要地，圖1的方框圖顯示CDMA系統(tǒng)的基站收發(fā)信臺BTS，它包括基帶發(fā)射機TX，基帶接收機RX和HF(高頻)區(qū)。在發(fā)射機TX中，例如用戶數(shù)據(jù)以ATM分組形式通過ATM交換機和相應的接口ATM IFX/IFC被輸入到信道編碼器單元ENC。編碼的(以及也是交織的)數(shù)據(jù)然后由基帶發(fā)射機單元BBTX進行調(diào)制和擴展。調(diào)制的數(shù)據(jù)然后在單元TRX-DIG中被濾波和被變換成模擬信號，在單元TRX-RF中被上變頻到想要的載波頻率，以及被功率放大器單元MCPA放大，最后通過雙工濾波器發(fā)送到天線ANT。
在高頻區(qū)的接收部分，在每個扇區(qū)中共同使用兩個天線(分集接收)來接收信號，該信號然后在單元LNA中被放大，在單元TRX-RF中被下變頻，在TRX-DIG中被A/D變換和被濾波。然后，數(shù)據(jù)被接收機單元BBRX中的RAKE接收機/解擴器解調(diào)，同時在單元BBRA中檢測和解調(diào)隨機接入信道(由中間濾波器單元BBIF分支)。用戶數(shù)據(jù)然后在譯碼器單元DEC中被譯碼，以及通過ATM接口ATM IFX/IFC發(fā)送到ATM交換機。
在CDMA基站收發(fā)信臺BTS中，比特交織和去交織分別在基帶發(fā)射機TX的編碼器ENC中和在基帶接收機RX的譯碼器DEC中完成。
圖2顯示編碼器ENC的功能性總覽，其中各個用戶信道US1，US2，US3的多個數(shù)據(jù)作為包括各個數(shù)據(jù)比特序列的順序分組在②處被輸入到ATM接口現(xiàn)場可編程門陣列FPGA ATM-IN。在FPGACCOD-TCH中進行信道編碼后，在③處在FPGA INTER-MOD中執(zhí)行交織。也就是，在圖2上，在②處，NUSCH個用戶信道(例如多到300個不同的信道)輸入用戶數(shù)據(jù)US，而用于控制所述數(shù)據(jù)比特序列的傳輸?shù)目刂菩畔I在數(shù)字信號處理器DSP①處被輸入，或通常由FPGA INTER-MOD③輸入。數(shù)據(jù)比特加它們相關的控制信息在FPGA調(diào)制器FPGA INTERMOD③中通過使用在④處所示的3個RAM的存儲器裝置和接口FPGA RAM-IF1而被交織和時間對準。交織的和時間對準的數(shù)據(jù)然后通過FPGA BBTX-OUT⑤被發(fā)送到基帶發(fā)射機單元BBTX。
因此，除了信道編碼與交織以外，圖2的編碼器ENC把來自用戶信道US1，US2，US3…的數(shù)據(jù)符號與控制信息CI相組合，此后組合的信息被提供到基帶發(fā)射機單元BBTX。
數(shù)據(jù)比特是以代碼符號的形式提供的，代碼符號代表數(shù)字調(diào)制方案(諸如QPSK或16QAM)的字母表的一個單元。與每個代碼符號有關的控制信息被使用來控制基帶發(fā)射機單元BBTX內(nèi)的其它處理部件。通常BBTX單元把每個代碼符號擴展到共同的碼片速率，以及執(zhí)行與CDMA代碼的乘法和用特定的發(fā)射功率加權。
而且，在這樣的發(fā)射機中，用戶信道的數(shù)據(jù)信息以單個幀被發(fā)射。當存在幾個用戶信道時，諸如通常在移動無線通信系統(tǒng)中的情形，則幾個用戶信道每個提供數(shù)字數(shù)據(jù)信息，該信息要被插入到在基站的發(fā)射機和移動臺之間的無線鏈路上的特定幀中。每個數(shù)據(jù)幀可以包括順序地到達的幾個用戶信道的數(shù)據(jù)分組。在代碼符號被形成和對于所有的用戶信道并行地提供到單元BBTX的CDMA調(diào)制器之前，每個分組被分開地編碼和交織。對CDMA調(diào)制器的并行處理是必須的，因為CDMA技術中，所有的信道在傳輸之前被相加在一起。
因此每個分組包含屬于一個用戶信道的預定數(shù)目的數(shù)據(jù)比特(例如Mi比特)的數(shù)據(jù)比特序列。從每個分組中輸入數(shù)據(jù)比特序列形成的各個代碼符號可以包含例如N＝2個數(shù)據(jù)比特，代表QPSK調(diào)制的4個可能的狀態(tài)(即，一個I比特和一個Q比特)，以及控制信息CI可以包含例如L＝4個控制比特，表示對于相應的代碼符號的特定控制功能。
如上所述，在圖2上，各個用戶信道US1，US2，US3，…的多個數(shù)據(jù)作為包括各個數(shù)據(jù)比特序列的順序分組在②處被輸入。然后在FPGA INTER-MOD③和存儲器裝置④中執(zhí)行交織。此外，控制信息CI被輸入到DSP①。替換地，DSP①或甚至FPGA③本身可以生成控制信息CI?？刂菩畔⑴c數(shù)據(jù)比特相組合，以及還在FPGA③連同在④處所示的3個RAM的存儲器裝置中被交織和被時間對準。具有代碼符號形式的數(shù)據(jù)比特(代表數(shù)字調(diào)制方案的一個狀態(tài))連同相關的控制信息一起然后通過FPGA BBTX-OUT⑤被發(fā)送到基帶發(fā)射機單元BBTX。
雖然圖1，2顯示CDMA發(fā)射機的特定的結構，但一般地，使用按幀處理數(shù)據(jù)分組的數(shù)字發(fā)射機可概括地顯示于圖3。也就是，數(shù)據(jù)源DS把具有分組形式的數(shù)字數(shù)據(jù)US提供給信道編碼器CC。信道編碼器CC可以是卷積編碼器，然而，也可以使用其它碼，例如塊碼，渦輪碼(tubro code)等等。如果編碼器是卷積編碼器，則它利用由編碼器多項式預先規(guī)定的特定的比率和約束長度。例如，圖1，2的信道編碼器ENC使用具有比率r＝1/2和約束長度c＝9的卷積編碼器。
由信道編碼器CC輸出的信道編碼的數(shù)字數(shù)據(jù)再次是數(shù)據(jù)分組，包括含有Mi個數(shù)據(jù)比特的數(shù)據(jù)比特序列BS。
從數(shù)據(jù)比特序列的各個數(shù)據(jù)比特，根據(jù)所使用的數(shù)字調(diào)制方案，構成每個包含N個數(shù)據(jù)比特的代碼符號。寫/讀裝置W/R包含選擇裝置SM，用于從輸入的數(shù)據(jù)比特序列BS中提取或選擇數(shù)據(jù)比特，它們各自互相從屬，以便形成這樣的代碼符號。
在組合裝置COM中，代碼符號與它們的相應的控制信息CI相組合(例如見圖4)。然后，控制信息和代碼符號作為數(shù)據(jù)比特序列被提供到交織器，后者包括用于執(zhí)行交織的交織存儲器IM。交織是移動通信系統(tǒng)中重要的處理步驟，用來更容易地補償由平衰落引入的錯誤。
寫/讀裝置W/R包括寫裝置WM，它把與控制信息相組合的代碼符號寫入到交織存儲器的存儲器單元，以及讀裝置RM，它按照交織方案讀出所存儲的信息。包含特定數(shù)目Mi/N的代碼符號的交織的數(shù)字數(shù)據(jù)序列BS′被輸出到基帶發(fā)射機單元BBTX的數(shù)字調(diào)制器MOD，后者執(zhí)行交織的代碼符號的調(diào)制。例如，如果調(diào)制器使用QPSK調(diào)制，則把比特作為包含兩個比特的代碼符號(即，一個I比特和一個Q比特)提供到調(diào)制器。圖1所示的CDMA發(fā)射機TX在調(diào)制器BBTX中使用QPSK調(diào)制。然而，可以使用其它的數(shù)字調(diào)制方案，它們需要供應包含不同數(shù)目的數(shù)據(jù)比特的代碼符號。例如，16QAM方法需要每個四比特的代碼符號，以及4QAM方法需要每個二比特的代碼符號。
也可從圖3上看到的，控制信息連同代碼符號一起由讀裝置RM從交織存儲器IM讀出，以及例如被提供到調(diào)制器MOD。例如，控制信息的控制比特可以表示幀開始FS，時隙開始SS，標記MA和/或用于各個代碼符號的電源比特PW。具體地，電源比特PW是由調(diào)制器MOD使用的重要的控制信息。雖然圖3只顯示控制信息提供到調(diào)制器MOD，但這個信息當然也可以在發(fā)射機的其它單元中被使用。
正如參照圖3描述的，基帶發(fā)射機TX的編碼器ENC包括信道編碼器CC，組合裝置COM，以及由交織裝置IM和寫/讀裝置W/R組成的處理裝置。然而，在組合裝置COM中組合控制信息和代碼符號后，處理裝置也可以根據(jù)在發(fā)射機中對于具體的調(diào)制技術想要的具體處理而采取不同的形式。然而，傳統(tǒng)上，控制信息(即控制比特)和代碼符號在處理裝置中分開地被處理。
本發(fā)明不應當限于具體的CDMA系統(tǒng)或圖1，2，3所示的發(fā)射機，而是任何其它處理方案可應用于本發(fā)明，只要需要一起處理控制信息和代碼符號各自的數(shù)據(jù)比特的話。
控制信息和代碼符號的貯存問題在處理裝置中處理代碼符號和控制比特的過程中，常常需要至少執(zhí)行信息在處理裝置的存儲器中的中間貯存，例如由于交織處理。這樣的貯存要求例如可以由交織存儲器IM來滿足。
雖然在傳輸之前如何存儲數(shù)據(jù)信息連同控制信息的問題是在只考慮一個用戶信道時已經(jīng)出現(xiàn)的一般的問題，但是，當然，在如圖1，2，3所示處理很多用戶信道時(例如，多到300個)這個問題會變得非常嚴重。在一個幀的每個時間間隔內(nèi)(例如T＝10ms)要被處理的數(shù)據(jù)量變得非常大。所以，對執(zhí)行信道編碼、比特交織和時間對準的處理時間和/或存儲器的需求會是非常過分的。
圖4顯示在存儲器中，例如在圖2所示的RAM存儲器或在圖3所示的交織存儲器IM中，數(shù)據(jù)比特連同控制比特的常規(guī)貯存。這樣的組合的貯存是通過傳統(tǒng)的組合裝置COM達到的，正如圖3所示的。數(shù)據(jù)比特和相關的控制比特按行列出，其中每行由地址來標識。如果大量用戶信道的數(shù)據(jù)必須被存儲，則優(yōu)選地在把數(shù)據(jù)存儲到RAM之前形成代碼符號，以及把控制比特與這樣的代碼符號相組合。只要控制信息是與通過空中接口最后發(fā)送的代碼符號有關的，這就是有可能的。所以，在一行上的一組兩個數(shù)據(jù)比特代表要被發(fā)送的數(shù)據(jù)比特序列的一個代碼符號。
如圖4的例子所顯示的，每個數(shù)據(jù)符號(包括兩個數(shù)據(jù)比特)連同包含控制信息的四個控制比特一起被使用，以及如果存儲器位置只有4比特的預定的寬度，則6比特的完整的信息不能被存儲在其中，因此，控制信息和數(shù)據(jù)符號必須被存儲在不同的存儲器單元(或不同的存儲器)。
另外，如果許多用戶信道的數(shù)據(jù)符號和大量控制信息必須被存儲，則必須有大存儲器，即大的地址空間和每個地址許多比特。因為可能希望為盡可能多的用戶信道存儲數(shù)據(jù)符號連同控制信息而同時保持RAM尺寸和RAM數(shù)目為很小，所以存儲器應當被配置成使得盡可能多的存儲器位置是可供使用的。例如，64kbit存儲器可被配置成具有4比特寬度的16kbit的地址空間，而同樣的存儲器只具有8比特寬度的8kbit的地址空間。因此，如果特定長度的數(shù)據(jù)符號要連同大量控制信息一起被存儲，則顯然必須使用大的存儲器或更多的存儲器，或在預定尺寸的存儲器中只可處理少量的用戶信道。
圖5顯示代碼符號等的每個比特d0，d1…傳統(tǒng)上是如何被存儲在交織存儲器IM(或通常在處理裝置的存儲器)的分開的存儲單元IM00，IM01的。已經(jīng)分開存儲數(shù)據(jù)符號的每個單比特，因此需要大的存儲器。然而，如果還需要把控制比特連同數(shù)據(jù)比特一起存儲在交織存儲器中，則當然情形會變得更嚴重。而且，大的存儲器自然會增加到這個存儲器的讀/寫存取時間，這正如下面說明的。而且，如果控制信息(比特)屬于要被發(fā)送的各個代碼符號以及每個輸入數(shù)據(jù)比特被分開地存儲，則控制信息必須被存儲N次(例如，對于QPSK，N＝2)。
包括M個數(shù)據(jù)比特d0，d1…dM-1的輸入數(shù)據(jù)比特序列BS的典型的交織被顯示在圖5上。圖5顯示交織矩陣IM(即，在交織存儲器中)，它對于執(zhí)行數(shù)據(jù)比特的交織是逐行寫入和逐列讀出的。假設輸入數(shù)據(jù)比特序列BS包含M個數(shù)據(jù)比特，而每個比特被存儲在它本身的存儲單元中，則交織矩陣IM必須在交織存儲器IM中具有至少M個存儲單元IM00，IM01，等等。列數(shù)Nw和行數(shù)NR實際上取決于交織深度，這里表示為在寫數(shù)據(jù)比特跳到下一行之前的列的數(shù)目。交織深度在交織器中常常是預先規(guī)定的，如果交織深度是Nw，則M個數(shù)據(jù)比特的貯存需要NR＝[M/Nw]行。
傳統(tǒng)上，如圖5所示，輸入數(shù)據(jù)比特序列BS的每個數(shù)據(jù)比特di被存儲在由各個行和列地址規(guī)定的一個存儲單元IMnw，nr，nw＝0，1，2…Nw-1，以及nr＝0，…NR-1。如上所述，交織過程本身包含往和從圖5的交織矩陣寫和讀的過程。當處理是按幀的方式執(zhí)行時，對于所有信道的每個過程(寫或讀)必須在一個幀的時間間隔內(nèi)完成，但兩個過程必須足夠快以便能夠在一個幀的時間間隔內(nèi)處理系統(tǒng)中所有用戶的大量的數(shù)據(jù)分組，即使用戶信道US的數(shù)目是非常大時。
例如，在圖5，一個分組的所有的數(shù)據(jù)比特從第0行開始逐行地被寫入，以及所有的輸出比特從第0列開始逐列地被讀出。假設比特交織矩陣的維數(shù)是M＝NR*NW(列數(shù)*行數(shù))，則交織矩陣必須在一個幀的預定的時間間隔內(nèi)被包含在一個幀中的數(shù)據(jù)比特序列完全填充。此后，該過程在下一個幀重復進行，再次從第0行開始。所以，在上述的10ms的時間間隔內(nèi)，每個矩陣必須被訪問(寫入或讀出)NR*NW次。當分組順序到達時這個寫入或讀出也順序地完成。
在讀出期間的傳統(tǒng)的方法中，讀裝置RM把作為由數(shù)字調(diào)制方法所需要的代碼符號的數(shù)據(jù)比特輸出到調(diào)制器MOD。例如，讀裝置RM可以在兩個讀周期之后通過訪問它的相應的兩個分開的存儲單元而組合比特d0和dNw，然后把該比特作為代碼符號提供到調(diào)制器MOD。
將會看到，如果用戶信道數(shù)目很大，則因為所有的交織器矩陣被順序地訪問，所以相當大的時間量被使用來讀和寫。當使用大量用戶信道時或當輸入數(shù)據(jù)分組包括很大數(shù)目M的數(shù)據(jù)比特時，訪問矩陣的時間以及用于貯存矩陣的貯存需求因此會非常大。如果例如每個數(shù)據(jù)分組具有M個比特以及U個分組在一個幀內(nèi)到達，則總的比特數(shù)目或者是U*M個比特(當每個分組具有相同的長度時)，或者是 個比特(當分組具有不同的長度時)，對于u=1…U。
雖然為了說明起見圖5只顯示數(shù)據(jù)比特d的貯存，但是當然，如果包含M個數(shù)據(jù)比特的輸入數(shù)據(jù)比特序列被擴展成也包括分別對于圖4所示代碼符號的每個數(shù)據(jù)比特的多個控制比特，則關于貯存需求的情形變得更嚴重。
發(fā)明概要如上所述，一般地或具體地，對于CDMA系統(tǒng)，要被發(fā)送的每個代碼符號連同它的相關的控制信息一起被存儲。如果對于每個代碼符號，控制信息相當大，則存儲單元的寬度可能是不夠的(當需要預定的地址空間時)，因為每組控制比特必須連同它的相關的數(shù)據(jù)比特一起(即，以代碼符號的形式)被存儲。在具有大量控制比特的情形下，存儲器不能提供每個地址足夠數(shù)目的比特，這樣，必須執(zhí)行附加的讀/寫存取，這額外地增加存取時間和存儲器需求。換句話說，如果存儲單元的寬度是足夠的，則RAM可能沒有足夠的地址空間，即沒有足夠數(shù)目的可尋址的存儲單元，來處理所有用戶信道的所有數(shù)據(jù)。
所以，本發(fā)明的目的是提供允許以高處理速度貯存和傳輸大量用戶信道的代碼符號連同它的相應的控制信息而不需要處理區(qū)中的大存儲器的交織器、發(fā)射機、和方法。
目的的解決方案本目的是通過按照權利要求1的、用于交織M個數(shù)據(jù)比特的輸入數(shù)據(jù)比特序列的交織器解決的，該數(shù)據(jù)比特序列包括代碼符號，每個包含數(shù)目N的數(shù)據(jù)比特，連同控制信息，該控制信息包含數(shù)目L的控制比特，表示對于每個代碼符號的特定狀態(tài)，該交織器包括組合裝置，用于把每個代碼符號的各自的N個數(shù)據(jù)與相關的L個控制比特組合成L+N比特的控制信息/代碼符號數(shù)據(jù)字；控制信息/代碼符號編碼裝置，用于把所述L+N比特的控制信息/代碼符號數(shù)據(jù)字按照預定的編碼方案編碼成K比特的數(shù)據(jù)字，其中K＜L+N；以及交織存儲器，用于把所述編碼的數(shù)據(jù)字存儲在它的存儲單元中。
本目的也是通過按照權利要求11的、用于發(fā)送M個數(shù)據(jù)比特的數(shù)據(jù)比特序列的發(fā)射機解決的，該數(shù)據(jù)比特序列包括代碼符號，每個包含數(shù)目N的數(shù)據(jù)比特，連同控制信息，該控制信息包含數(shù)目L的控制比特，表示對于每個代碼符號的特定狀態(tài)，該發(fā)射機包括組合裝置，用于把每個代碼符號的各自的N個數(shù)據(jù)比特與相關的L個控制比特組合成L+N比特的控制信息/代碼符號數(shù)據(jù)字；控制信息/代碼符號編碼裝置，用于把所述L+N比特的控制信息/代碼符號數(shù)據(jù)字按照預定的編碼方案編碼成K比特的數(shù)據(jù)字，其中K＜L+N；以及處理裝置，用于按照所述編碼的數(shù)據(jù)字的控制信息處理它們的所述代碼符號。
而且，本目的是通過按照權利要求13的、用于交織M個數(shù)據(jù)比特的輸入數(shù)據(jù)比特序列的方法解決的，該數(shù)據(jù)比特序列包括代碼符號，每個包含數(shù)目N的數(shù)據(jù)比特，連同控制信息，該控制信息包含數(shù)目L的控制比特，表示對于每個代碼符號的特定狀態(tài)，該方法包括以下步驟把每個代碼符號的各自的N個數(shù)據(jù)比特與相關的L個控制比特組合成L+N比特的控制信息/代碼符號數(shù)據(jù)字；把所述L+N比特的控制信息/代碼符號數(shù)據(jù)字按照預定的編碼方案編碼成K比特的數(shù)據(jù)字，其中K＜L+N；以及把所述編碼的數(shù)據(jù)字存儲在存儲器的存儲單元中。
本目的也是通過按照權利要求18的、用于發(fā)送M個數(shù)據(jù)比特的數(shù)據(jù)比特序列的方法解決的，該數(shù)據(jù)比特序列包括代碼符號，每個包含數(shù)目N的數(shù)據(jù)比特，連同控制信息，該控制信息包含數(shù)目L的控制比特，表示對于每個代碼符號的特定狀態(tài)，該方法包括以下步驟把每個代碼符號的各自的N個數(shù)據(jù)比特與相關的L個控制比特組合成L+N比特的控制信息/代碼符號數(shù)據(jù)字；把所述L+N比特的控制信息/代碼符號數(shù)據(jù)字按照預定的編碼方案編碼成K比特的數(shù)據(jù)字，其中K＜L+N；按照所述編碼的數(shù)據(jù)字的控制信息處理它們的所述代碼符號；以及發(fā)送所述處理的代碼符號。
本發(fā)明特別提供的主要優(yōu)點在于，在給定的貯存裝置中的每個存儲單元的寬度可以保持為很小。
按照本發(fā)明的第一方面，組合裝置被使用來把每個代碼符號的數(shù)據(jù)比特與相關的控制比特組合成控制信息/代碼符號數(shù)據(jù)字。控制信息/代碼符號編碼裝置按照預定的編碼方案把這個數(shù)據(jù)字編碼成較少比特的數(shù)據(jù)字。這個編碼的數(shù)據(jù)字然后被存儲在處理區(qū)中使用的存儲器的存儲單元中。所以，不使用更多的、具有較大的數(shù)據(jù)寬度和較少的可尋址的存儲器空間的RAM，而是按照本發(fā)明的數(shù)據(jù)符號和控制信息將被編碼而使用可提供的比特寬度。也就是，與在一個可尋址的存儲單元只存儲控制比特(例如，四個比特)連同一個數(shù)據(jù)符號(例如，一個符號的兩個比特)相反，本發(fā)明是基于組合(編碼)數(shù)據(jù)比特連同控制比特，以及特定的組合(編碼)表示專用于各個代碼符號的特定的控制功能。因此，RAM的每個存儲單元的較小的比特寬度可被使用，從而導致對發(fā)射機中放松的存儲器要求。
在組合數(shù)據(jù)比特和控制比特以及把該組合編碼成較小數(shù)目比特的數(shù)據(jù)字后，可以使用其每個存儲單元具有較小數(shù)目的比特的存儲器。這意味著，使用預定尺寸的存儲器，每個存儲單元只需要提供較少的比特，因此得到較大的地址空間。
按照本發(fā)明的第二方面，通過編碼與控制比特相組合的數(shù)據(jù)比特而得到的數(shù)據(jù)字被存儲在存儲器的一個單個存儲單元。因此，每個存儲單元包括編碼的實體，它將代碼符號以及控制信息表示為一個字。因此，防止對于一個符號必須使用一個以上的存儲單元。
本發(fā)明的有利的實施例把按照本發(fā)明的編碼原則應用到編碼器的處理裝置或交織器(或更一般地，發(fā)射機)后，當寫入到交織存儲器的存儲單元時，按照本發(fā)明的優(yōu)選的交織器包括組合裝置和編碼裝置，而當由讀出裝置從交織存儲器讀出時，譯碼裝置被提供來譯碼各個數(shù)據(jù)字。有利地，分開的代碼符號和控制比特可被提供到調(diào)制器，調(diào)制器根據(jù)控制比特，例如對于各個代碼符號的特定的電源設置，對各個代碼符號執(zhí)行特定的處理。
此后，將參照本發(fā)明的實施例(如在附圖中顯示的和在下面的說明中更具體地解釋的)說明本發(fā)明。本發(fā)明的進一步的有利的實施例、目的和改進可以從從屬權利要求得出。
附圖簡述在圖上圖1顯示其中可以應用本發(fā)明的CDMA基站收發(fā)信臺BTS的原理的總覽；圖2顯示圖1所示的編碼器塊ENC的總覽；圖3顯示按照現(xiàn)有技術的數(shù)字發(fā)射機的原理性方框圖，概略地顯示被安排在信道編碼器CC與數(shù)字調(diào)制器MOD之間的交織存儲器IM；圖4顯示按照現(xiàn)有技術的、存儲器中數(shù)據(jù)比特與控制比特的存儲；圖5顯示按照現(xiàn)有技術的、交織矩陣中代碼符號的存儲；圖6顯示按照本發(fā)明的交織器、編碼器和發(fā)射機的實施例，具體包括按照本發(fā)明的編碼裝置CI/CS ENC和譯碼裝置CI/CS DEC；圖7顯示數(shù)據(jù)比特與控制比特的創(chuàng)造性編碼，以及按照本發(fā)明的、在存儲器中的相關的控制功能；圖8顯示當在編碼裝置CI/CS ENC中編碼數(shù)據(jù)時用于組合控制比特FS，SS，MA，PW連同數(shù)據(jù)比特Q，I的具體的例子；圖9顯示與圖8相似的編碼表，具體地顯示在圖6所示的交織存儲器IM的輸出端處譯碼裝置CI/CS-DEC的譯碼功能；圖10顯示在交織矩陣中數(shù)據(jù)的貯存，其中存儲的數(shù)據(jù)字是各個代碼符號(N個數(shù)據(jù)比特)與控制比特編碼的結果；圖11a顯示交織存儲器IM中的項目，其中每個項目表示對于N＝2和Nw＝4的情形，形成從輸入數(shù)據(jù)比特序列選擇的代碼符號的各個數(shù)據(jù)比特的數(shù)據(jù)比特位置(控制比特未在圖11a上顯示)；
圖11b類似于圖11a地顯示對于N＝4和Nw＝4的交織矩陣的項目；圖11c顯示對于N＝2和奇數(shù)Nw＝7的交織矩陣的項目；圖12顯示用于從輸入數(shù)據(jù)比特序列選擇代碼符號的寫/讀裝置W/R的實施例；圖13a顯示圖12所示的移位寄存器SHR的實施例，包括對于N＝2和偶數(shù)Nw的情形的兩個寄存器庫b0，b1，也將選擇裝置的實施例顯示為開關裝置SW1，SW2；圖13b顯示圖12所示的移位寄存器SHR的實施例，包括對于N＝2和奇數(shù)Nw的情形的兩個寄存器庫b0，b1(這里Nw＝7)；以及圖14顯示使用圖13a所示的寄存器庫的、本發(fā)明的交織方法的實施例的流程圖。
在圖上，相同的或相似的參考數(shù)字到處都表示相同的或相似的部件或步驟。此后，首先將參照圖6說明本發(fā)明的組合和編碼原理。然而，應當看到，本發(fā)明既不限于圖1，2所示的CDMA系統(tǒng)，本發(fā)明也不限于特定的數(shù)字調(diào)制方案的情形，諸如QPSK，16QAM等等。
在原理上，本發(fā)明既不限于按幀提供輸入數(shù)據(jù)比特序列，也不限于必須具有相同長度的各個接連的幀，因為可以按照輸入數(shù)據(jù)比特序列的任意長度實行交織。另外，交織深度不一定必須是偶數(shù)。
發(fā)明原理圖6顯示類似于圖3的配置的編碼器ENC。一般地，按照本發(fā)明的、用于發(fā)送對于每個用戶信道的M個數(shù)據(jù)比特的數(shù)據(jù)比特序列BS的編碼器，其中數(shù)據(jù)比特序列包含數(shù)目N的數(shù)據(jù)比特的代碼符號連同數(shù)目L的控制比特的控制信息CI，表示對于每個代碼符號的控制功能，該編碼器包括組合裝置COM，控制信息/代碼符號編碼裝置CI/CS-ENC，以及處理裝置，用于處理在編碼的數(shù)據(jù)字中組合的、帶有其控制信息的代碼符號。編碼器ENC還可包括編碼器CC。
處理裝置可以由交織存儲器IM、寫/讀裝置W/R，以及控制信息/控制符號CI/CS譯碼器DEC組成。
包含這樣的編碼器的發(fā)射機TX包括組合裝置COM，編碼器CI/CS-ENC，以及處理裝置，用于處理控制信息/代碼符號編碼裝置CI/CS-ENC以及如參照圖1說明的調(diào)制器BBTX的輸出。
應當看到，本發(fā)明的原理在于，相對于處理控制比特和數(shù)據(jù)比特的組合裝置COM與編碼器CI/CS-ENC，而特定的交織存儲器IM以及譯碼器CI/CS-DEC是關系到包括如圖6所示的交織和譯碼的特定處理的處理裝置的優(yōu)選實施例。
如圖6所示，寫/讀裝置W/R的選擇裝置SM從包含M個數(shù)據(jù)比特的輸入數(shù)據(jù)比特序列BS選擇代碼符號。下面描述如何能夠完成該選擇的優(yōu)選實施例。寫裝置WM把由編碼裝置CI/CS ENC形成的數(shù)據(jù)字寫入交織存儲器IM，以及讀裝置RM從交織存儲器IM讀出數(shù)據(jù)字。
每個包含數(shù)目N的數(shù)據(jù)比特的代碼符號連同控制信息CI(即，對于各個代碼符號的控制比特)一起被輸入到組合裝置COM。如上所述，這樣的控制比特可以表示幀開始FS，時隙開始SS，標記MA或用于代碼符號的電源比特PW(這些控制比特的組合也是可能的)?？刂菩畔I通常是由收發(fā)信臺的中央處理單元輸入和確定的。然而，希望連同代碼符號一起發(fā)送這樣的控制信息CI(如圖4和圖7所示)。
組合裝置COM把每個代碼符號的各自的N個數(shù)據(jù)比特與相關的L個控制比特組合成L+N比特的控制信息/代碼符號數(shù)據(jù)字。正如在圖7上看到的，數(shù)據(jù)比特與控制比特的組合規(guī)定要執(zhí)行的特定的功能。想法是控制比特和數(shù)據(jù)比特不是互相分開地處理，而是以組合的方式處理，即，被編碼為表示特定功能的特定的數(shù)據(jù)字。因此，更多的信息可被存儲在編碼的數(shù)據(jù)字中，而無論如何，存儲器的寬度不必被擴展。
圖7顯示在每行中由組合裝置形成的L+N比特的各個數(shù)據(jù)字。在這個組合過程后，控制信息/代碼符號編碼裝置CI/CS-ENC把L+N比特的控制信息/代碼符號數(shù)據(jù)字按照預定的編碼方案編碼成K比特的數(shù)據(jù)字，其中K＜L+N。正如已在圖7上表示的(以及在圖8上更詳細地顯示)，僅在對于L+N比特的可能情形的總數(shù)目等于或小于可提供數(shù)據(jù)寬度的2數(shù)據(jù)寬度時，編碼以減小比特數(shù)目是可能的。也就是，把控制比特和數(shù)據(jù)比特組合成一個數(shù)據(jù)字和了解不是L+N比特的所有組合都可能，會允許把數(shù)據(jù)字編碼成具有較小數(shù)目的比特的數(shù)據(jù)字(或某些情形可以相同地處理)。
如果這個組合裝置和控制信息/代碼符號編碼裝置CI/CS-ENC被使用來提供數(shù)據(jù)字作為加到交織存儲器IM的輸入，則交織存儲器IM在它的特定的存儲單元中存儲編碼的數(shù)據(jù)字，正如下面更詳細地描述的。
譯碼裝置CI/CS-DEC優(yōu)選地再次把讀出的數(shù)據(jù)字按照預定的編碼方案的相反方案譯碼為代碼符號和控制比特。優(yōu)選地，調(diào)制器MOD然后使用譯碼的控制比特，以便對讀出的和譯碼的代碼符號進行特定的處理。
正如下面說明的，使用裝置COM，CI/CS-ENC，交織存儲器IM和裝置CI/CS-DEC的交織器的優(yōu)選實施例把分別包含代碼符號和它的相關控制比特的編碼組合的一個數(shù)據(jù)字存儲在交織存儲器IM的每個存儲單元。
發(fā)射機的優(yōu)選實施例也包括卷積編碼器，數(shù)據(jù)比特序列被輸入到該卷積編碼器，以及卷積編碼器輸出數(shù)據(jù)比特組，每個組包括在所述交織存儲器IM之前的卷積編碼器CC中使用預定的編碼率(例如，r＝1/2)卷積編碼各個數(shù)據(jù)比特而得出的預定數(shù)目1/r的比特。通過由卷積編碼器CC并行供給數(shù)據(jù)比特，用于從輸入數(shù)據(jù)比特序列BS中選擇代碼符號的選擇過程可被加速，正如在圖13a中更詳細地看到的。
圖8顯示類似于圖7的、如何執(zhí)行代碼符號和控制比特FS，SS，MA，PW的組合和編碼的例子。在圖8上，N＝2個數(shù)據(jù)比特(即，對于QPSK調(diào)制的兩個數(shù)據(jù)比特，I，Q)連同L＝4控制比特一起被組合成包含K＝4比特的一個數(shù)據(jù)字。正如在圖8上看到的，通過比特行FS，SS，MA，PW(控制比特)和I，Q(代碼符號)的編碼，對于一個代碼符號的功能作用的更復雜的信息可被壓縮為較少的比特。
顯然，如果控制比特FS，SS，MA，PW沒有編碼地被存儲，則可以表示64(26＝2N+L)個不同的可能性。這64個可能性在進行編碼的情形下當然不能被保持。也就是，如果64個組合的某些組合實際上不使用或是冗余的，則才可能通過編碼減小到4比特。然而，如果已經(jīng)了解某些組合是不必要的，則由于編碼，總共只有四個比特便足夠了。這僅僅是在64個可能的控制比特和代碼符號組合中某些組合完全不出現(xiàn)的情形，或如果兩個或多個情形可被組合成一個情形(見圖8上的“X”不關心)下。因此，比特數(shù)目K由例如「ld(2N+L-Nu)」確定，如果Nu表示不使用的或是冗余的組合的數(shù)目。
列“編碼的數(shù)據(jù)值(十六進制表示法)”表示通過編碼由2個代碼符號和4個控制比特形成的6比特而得到的編碼的數(shù)據(jù)字。正如所看到的，即使I，Q的每個組合有相關的控制信號的組合(例如，見對于編碼的數(shù)據(jù)字4，5，6，7的行，其中SS和PW都是“1”)，對于單個代碼符號的16個不同的控制功能也可被編碼成(如用十六進制表示法來表示)僅僅四個比特(16個數(shù)據(jù)字)。盡管在編碼的數(shù)據(jù)字中只使用4比特，但仍舊規(guī)定了其中Q，I可以是任意但仍舊有特定的控制功能與它相關的功能(參見例如，十六進制數(shù)值C，D，E和F)。因此，用“X”表示的這些比特對于數(shù)據(jù)字的形成是不相關的。
然而，正如從圖8看到的，沒有必要使用6個數(shù)據(jù)控制比特的所有的組合，因為事實上，數(shù)據(jù)比特和控制比特的組合可被編碼成較小數(shù)目比特的編碼數(shù)據(jù)字，這里K＝4，用于覆蓋最大16個可能性。6比特到4比特的減小，降低了存儲器空間的需求(以及可能還有存儲器存取時間)，正如上面已經(jīng)說明的。編碼數(shù)據(jù)字的優(yōu)選的貯存是使得K比特的完全編碼數(shù)據(jù)字被存儲在一個存儲單元，因為交織存儲器IM中(或?qū)嶋H上在編碼器或發(fā)射機的處理裝置的任何存儲器中)的每個存儲單元具有允許存儲一個以上比特的預定寬度。這將參照圖10，11和12進一步扼要地說明。
使用用于處理代碼符號連同控制比特的處理裝置的發(fā)射機和編碼器的配置可以從編碼得到好處，如圖8所示。所以，本發(fā)明并不具體地限于關于交織的使用法和貯存需求，雖然交織器是本發(fā)明的優(yōu)選實施例。
對于優(yōu)選的交織器，圖9顯示在交織存儲器IM的輸出端處提供的譯碼裝置CI/CS-DEC的功能。也就是，由讀裝置RM從交織存儲器IM讀出編碼的數(shù)據(jù)值0，1，2，3…，A…F(十六進制表示法)后，可以執(zhí)行譯碼，提取數(shù)據(jù)比特I，Q以及控制比特FS，SS，MA，PW。因此，原先作為配置數(shù)據(jù)從基站控制裝置發(fā)送到組合裝置COM的控制信息現(xiàn)在再次得到，以及例如優(yōu)選地由調(diào)制器MOD使用。如圖9所示，圖8上對于I，Q的“X”的組合已被譯碼，或在譯碼編碼字C，D，E期間被設置為數(shù)據(jù)比特“0”，以及在譯碼編碼字F期間被設置為數(shù)據(jù)比特“1”。然而，因為它們的具體的數(shù)據(jù)比特在編碼以前并沒有意義，所以它們可被設置為任意數(shù)值。
因此，組合裝置，編碼器和譯碼器合作，以使得在處理期間，即在交織期間，更小數(shù)目的比特被存儲在處理裝置的存儲器，例如交織存儲器IM中，這樣存儲器需求被減小。因為只需要處理和發(fā)送更小數(shù)目的比特，所以這也可潛在地減小系統(tǒng)的其它單元的訪問和處理時間。
圖10，圖11和圖12顯示使用數(shù)據(jù)字的這樣的編碼和譯碼的交織器的特定實施例，正如圖8，圖9結合圖7顯示的。
代碼符號/控制比特的特別的貯存如上所述，由于圖8的數(shù)據(jù)編碼，所以形成具有比不編碼時可提供的全部比特數(shù)目N+L更小數(shù)目K的比特的數(shù)據(jù)字。一個可能性是再次以其比特在分開的存儲單元的方式把編碼數(shù)據(jù)字存儲在交織存儲器IM，正如圖5上對于現(xiàn)有技術說明的，或在一個地址具有全部比特寬度。
按照本發(fā)明的交織器的優(yōu)選實施例，執(zhí)行編碼數(shù)據(jù)字的特別貯存，正如圖10上總的顯示的。原則上，每個編碼數(shù)據(jù)字被存儲在一個存儲單元。也就是，雖然圖5顯示在交織器矩陣中數(shù)據(jù)比特的“按位”貯存，圖10顯示采用通過編碼數(shù)據(jù)比特與控制比特而形成的編碼數(shù)據(jù)字的IL矩陣的使用法。
在開始圖10的更詳細的討論之前，應當指出關于交織矩陣的一個重要的方面。這個方面也關系到圖5的交織矩陣。也就是，如上所述，每個分組包含由Mi比特組成的“數(shù)據(jù)比特序列”。每個“數(shù)據(jù)比特序列”填充一個交織矩陣。所以，每個交織存儲器典型地包括幾個(多個)交織矩陣。也就是，每個交織矩陣分開地交織屬于一個分組的數(shù)據(jù)比特。
圖10顯示具有用于存儲編碼數(shù)據(jù)字的多個存儲單元IM00，IM01，…的交織器矩陣。如圖10所示，每個單元存儲一個編碼數(shù)據(jù)字(K比特)，該編碼數(shù)據(jù)字是通過編碼一個數(shù)據(jù)字而得到的，該數(shù)據(jù)字由包括從輸入數(shù)據(jù)比特序列BS中選擇的預定數(shù)目N的數(shù)據(jù)比特的各個代碼符號加上它的相關的控制比特(L比特)組成。雖然圖10顯示一個例子N＝2，即，對于QPSK調(diào)制表示法，每個代碼符號由兩個比特(I和Q)組成，但圖10所示的原理一般地可應用于任意整數(shù)值N。按照本發(fā)明，在交織存儲器中執(zhí)行交織的實質(zhì)屬性在于，每個存儲單元不單只存儲一個單個比特，也存儲多個K比特，例如對于每個存儲單元，K＝4，K＝8，K＝16，或甚至K＝32比特。
假設被存儲在每個存儲單元中的編碼數(shù)據(jù)字包含K個比特，則交織矩陣的尺寸可被減小為NW*NR/K個存儲單元，而交織矩陣仍舊可以存儲M個數(shù)據(jù)比特的輸入數(shù)據(jù)比特序列連同用于每個代碼符號的控制比特。Nw表示相應于交織深度的列的數(shù)目，因此通過使用預定的交織深度而存儲M個數(shù)據(jù)比特作為從編碼各個代碼符號(從M個數(shù)據(jù)比特中選擇的N個比特)加上它的控制比特(L比特)而得到的編碼數(shù)據(jù)字(K個比特)，交織矩陣只包括NR/K行。因為在圖10上，在列和行方向上的編號從0開始，所以最高的列地址是Nw-1，以及最高的行地址是NR/K-1。這樣，從M比特的輸入數(shù)據(jù)比特序列中分別選擇N個數(shù)據(jù)比特作為一個代碼符號，在裝置COM中把這些N代碼符號數(shù)據(jù)比特與L控制比特相組合，把N+L比特編碼為K比特的編碼數(shù)據(jù)字，以及把編碼數(shù)據(jù)字存儲在一個存儲單元，就可以減小對于交織存儲器中的交織矩陣IM的訪問時間和所想要的存儲器空間。
當然，假設與圖5上相同的數(shù)據(jù)比特在它們連同控制比特一起被編碼之前將再次形成數(shù)據(jù)字的代碼符號(例如，對于N＝2，d0，dNw的組合)數(shù)據(jù)比特，假定在寫過程期間，在行方向上，輸入數(shù)據(jù)比特序列的各個數(shù)據(jù)比特已作為需要的、形成相應代碼符號的數(shù)據(jù)比特組存在。這種由選擇裝置SM從輸入數(shù)據(jù)比特序列中選擇適當?shù)臄?shù)據(jù)比特(用于形成各個數(shù)據(jù)字的代碼符號)的情況，將在下面參照圖11a，11b，11c進行說明。
因為圖1，圖2上示意地顯示的CDMA基站收發(fā)信臺BTS使用QPSK調(diào)制(即，N＝2)，所以如圖10所示的、通過編碼代碼符號(N比特)和它的控制比特(L比特)而得到的編碼數(shù)據(jù)字的所有比特在一個存儲單元的貯存可以有利地應用于這個發(fā)射機。也就是，用戶數(shù)據(jù)(數(shù)據(jù)比特和控制比特)不是按位而是按數(shù)據(jù)字(I和Q數(shù)據(jù)比特連同控制比特被編碼為具有K比特的數(shù)據(jù)字)被存儲在交織矩陣中，因為調(diào)制器要求提供包含兩個比特I和Q以及它們相關的控制比特的代碼符號。因此，為數(shù)據(jù)字選擇符號d0和dNw，…，dNw-1和d2Nw-1，以便與它的控制比特一起被編碼和被存儲在交織矩陣的第一行0中。假設編碼為K比特后，自動遵循所需要的行數(shù)只是NR/K，而列數(shù)保持為Nw(即，交織深度是與圖5相同的)。如圖10所示的存儲符號，至少減小從交織矩陣的讀出時間。也就是，對于讀過程，現(xiàn)在只需要訪問矩陣Nw*NR/K次。
在寫過程中，把這些比特寫入到矩陣也只需要Nw*NR/K次。然而，這預先假設在代碼符號與相應的控制比特組合成為各個數(shù)據(jù)字以前，代碼符號，例如d0，dNw，已作為由選擇裝置從輸入數(shù)據(jù)比特序列中選擇的數(shù)據(jù)比特對而可提供，這些數(shù)據(jù)字然后被編碼成K個比特，此后把它作為K比特的編碼的數(shù)據(jù)字貯存在矩陣中的一個存儲單元。因為數(shù)據(jù)從卷積編碼器串行地到達，故選擇裝置SM被提供來從串行到達的輸入數(shù)據(jù)比特序列中選擇適當?shù)谋忍亍０凑請D12，13所示的、本發(fā)明的一個實施例，這可以通過使用如下描述的多個寄存器而有利地實現(xiàn)。
然而，在開始具體討論對于代表QPSK調(diào)制(N＝2)的代碼符號進行選擇、組合、編碼和貯存過程的實施例之前，圖11被使用來總的描述對于每個代碼符號需要選擇哪些數(shù)據(jù)比特(取決于任意選擇的交織深度Nw和代碼符號長度N)，即，對于與相應的控制比特相組合而進行選擇，以組成在貯存到存儲器之前被編碼的各個數(shù)據(jù)字。圖11a，11b，11c上的顯示內(nèi)容只分別顯示在組合和編碼代碼符號與控制比特之前的各個數(shù)據(jù)字的代碼符號的數(shù)據(jù)比特。此后，描述對于形成一個代碼符號的適當?shù)臄?shù)據(jù)比特的選擇過程，然而，應當看到，在代碼符號與控制比特被作為K比特的編碼數(shù)據(jù)字(K＜N+L)寫入到各個存儲單元之前，它們當然首先要相組合和被編碼。
如上所述，一般地，讀/寫裝置(見圖6或圖12的W/R)被提供來把編碼版本的數(shù)據(jù)比特(代碼符號)連同控制比特一起寫入到存儲單元，這樣，每個存儲單元存儲包含K比特的編碼數(shù)據(jù)字，該編碼數(shù)據(jù)字是從包含形成一個代碼符號的數(shù)目N的選擇的數(shù)據(jù)比特連同控制比特一起的數(shù)據(jù)字的編碼而得到的；以及被提供來從所述存儲單元中再次讀出作為K比特的所述編碼的數(shù)據(jù)字，和再次把它們譯碼為包含代碼符號數(shù)據(jù)比特(N比特)和控制比特(L比特)的數(shù)據(jù)字，以便提供存儲的代碼符號和控制比特的交織的輸出數(shù)據(jù)比特序列到調(diào)制器MOD。交織是通過用于寫和讀過程的不同的地址生成而達到的?；旧希{(diào)制方案確定在輸入數(shù)據(jù)比特序列中有多少數(shù)據(jù)比特和哪些數(shù)據(jù)比特需要被組合。
為了說明由選擇裝置SM從輸入數(shù)據(jù)比特序列BS中選擇數(shù)據(jù)比特，作出以下的假設。在輸入數(shù)據(jù)比特序列中的比特位置被編號為m＝0，1，2…M-1，即，第一個到達的數(shù)據(jù)比特具有下標m＝0。交織深度(即，列的數(shù)目)是Nw，第一列下標被表示為nw＝0。同樣地，為了存儲M個數(shù)據(jù)比特所必須的行數(shù)是NR/K(K是編碼選擇的數(shù)據(jù)比特和它們的控制比特以后的比特的總數(shù))，以及第一行下標被表示為nR＝0(見圖11)。N表示每個代碼符號的數(shù)據(jù)比特的數(shù)目，以及n＝1表示第一數(shù)據(jù)比特，n＝2表示第二數(shù)據(jù)比特…n＝N表示代碼符號的第N個比特。圖11a顯示對于N＝2的例子(即，QPSK調(diào)制)，以及圖11b顯示對于N＝4的例子(即，16QAM)。圖11a，11b上矩陣中的數(shù)字表示具有M個數(shù)據(jù)比特的輸入數(shù)據(jù)比特序列的比特位置m。
雖然圖11為了說明起見顯示形成各個代碼符號的各個數(shù)據(jù)比特的比特位置m，但連同代碼符號一起被存儲的附加控制比特沒有顯示出，因為它們不經(jīng)受選擇裝置SM的選擇過程，而只是在組合裝置COM中被附加到各個代碼符號上。選擇的數(shù)據(jù)比特和附加控制比特的組合然后被編碼成編碼數(shù)據(jù)字。
在圖11a上，闡述一個公式，它表示對于每個代碼符號和存儲器位置需要被組合的數(shù)據(jù)比特的比特位置m。也就是，在輸入數(shù)據(jù)比特序列中的比特位置m被表示為m＝nw+(n-1)*Nw+nR*Nw*N(1)也就是，每個代碼符號由分別從輸入數(shù)據(jù)比特序列的第m位置(如通過以上公式表示的)選擇的N個各自的數(shù)據(jù)比特形成，其中n＝1，2…N表示代碼符號的第n數(shù)據(jù)比特，nw＝0，1…Nw-1表示代碼符號的存儲單元的列地址，以及nR＝0，1…(NR/K-1)表示包括代碼符號與控制比特的編碼組合的各個數(shù)據(jù)字的存儲單元行地址。
這是用圖11a上的例子說明的(見成幀的代碼符號)。例如，如果在左上角位置nR＝0，nw＝0的存儲單元IM00是要指定的，則nw，nR，Nw和N被輸入到以上的公式(1)，然后m(n＝1)＝0和m(n＝2)＝4表示，輸入數(shù)據(jù)比特序列的第一和第五比特被選擇來形成代碼符號IM00＝d0，d4(或d4，d0，取決于最高有效位的位置)。
代碼符號IM11＝d9，d13由輸入數(shù)據(jù)比特序列的第十和第十四比特形成。這是在圖11a上對于所有的2比特代碼符號實行的。同樣地，在圖11b上，四個數(shù)據(jù)比特形成一個代碼符號，而以上的公式(1)仍舊可被使用來確定要被寫入到各個存儲單元的比特位置。
對于在列方向上任意的交織深度Nw，以上的公式(1)通常也成立。因此，實際上與由圖5上IL線提供的相同的代碼符號通過使用公式(1)的一般表示式也由圖10上IL線提供，但現(xiàn)在每個存儲單元存儲通過各個代碼符號與它的控制信息的編碼而得到的數(shù)據(jù)字，在讀出和譯碼后它們被提供給調(diào)制器MOD。這通常減小存取時間和存儲器需求。
按照以上給出的公式(1)的數(shù)據(jù)比特的選擇是一般的，以及與Nw，N，M和K的特定的組合無關。然而，主要優(yōu)點是具有M＝Nw*NR比特長度的輸入數(shù)據(jù)比特序列在僅僅Nw*NR/K寫/讀周期中被寫入和從交織存儲器被讀出作為通過編碼各個代碼符號連同它們的控制比特而得到的數(shù)據(jù)字。
如上所述，本發(fā)明的、通過使用具有用于存儲M個數(shù)據(jù)比特的多個存儲單元的交織存儲器交織M數(shù)據(jù)比特的輸入數(shù)據(jù)比特序列的方法包括同時從輸入數(shù)據(jù)比特序列中選擇預定數(shù)目N的數(shù)據(jù)比特以便形成各個代碼符號(如通過以上公式(1)和參照圖11顯示的)以及組合代碼符號與控制比特和把該組合編碼成較小長度(即，比特數(shù))的編碼數(shù)據(jù)字。
正如從以上的說明看到的，交織方案也與卷積編碼器無關，然而，M數(shù)據(jù)比特的輸入數(shù)據(jù)比特序列BS優(yōu)選地包含數(shù)據(jù)比特組，每組包括從在圖6所示的卷積編碼器CC中通過使用預定的編碼率，例如r＝1/2，對各個數(shù)據(jù)比特進行卷積編碼而得到的預定數(shù)目1/r的比特。然而，寫/讀裝置W/R所需要的唯一信息是在應當執(zhí)行與控制比特組合、編碼和寫入交織矩陣之前輸入數(shù)據(jù)比特序列是多長(例如M)。比特序列的實際數(shù)據(jù)比特關系到編碼的比特還是未編碼的比特，與交織過程本身無關，但在卷積編碼比特的情形下，在選擇過程期間，這些比特可并行到達，因此寫時間，更具體地是預加載時間可被減小，正如下面更詳細地說明的。
寫/讀裝置的第一實施例圖12顯示寫/讀裝置W/R的一個實施例，它被使用來在數(shù)據(jù)比特被組合、編碼、和作為編碼數(shù)據(jù)字以行方向被寫入到交織矩陣之前從輸入比特序列BS選擇數(shù)據(jù)比特，以及被使用來以列方向順序地讀出編碼數(shù)據(jù)字，以便提供交織的編碼數(shù)據(jù)字，然后把它們譯碼成數(shù)據(jù)比特和控制比特，以便提供到總的顯示于圖6的調(diào)制單元MOD。
如圖12所示，寫/讀裝置W/R包括移位寄存器裝置SHR，選擇裝置SM，寫裝置WM，讀裝置RD，預加載裝置PLD和移位裝置SHFT。用戶數(shù)據(jù)，即，輸入數(shù)據(jù)比特序列BS，被輸入到移位寄存器裝置SHR。
應當指出，使用移位寄存器裝置SHR和選擇/寫裝置SM/WM的實施例只是本發(fā)明的一個實施例，用來從輸入數(shù)據(jù)比特序列BS選擇數(shù)據(jù)比特，這些數(shù)據(jù)比特被認為是形成要在組合裝置COM中與控制比特相組合的各個代碼符號。其它實施例也是可能的，只要能保證選擇用于形成各個代碼符號的適當?shù)臄?shù)據(jù)比特。
不取決于形成代碼符號的數(shù)目N的數(shù)據(jù)比特，也不取決于交織深度Nw，選擇數(shù)據(jù)比特的一個可能性當然是使用長度M的單個移位寄存器，此后，選擇/寫裝置SM/WM將對M比特的全部數(shù)據(jù)比特序列操作，以及將執(zhí)行數(shù)據(jù)比特的各個選擇。然而，這不一定是非?？尚械慕鉀Q方案，因為每個比特序列的數(shù)據(jù)比特數(shù)M可以非常大。
然而，為了順序形成代碼符號，在移位寄存器中不一定有完整的M比特的數(shù)據(jù)比特序列可供使用的，而是它僅僅必須在移位寄存器中分別在每個時鐘定時提供這兩個(或N個)比特，它們將形成各個代碼符號。正如圖11a，11b上看到的和通過以上公式(1)表示的，在移位寄存器裝置SHR中具有同時可提供的比特位置m(n＝1)，m(n＝2)…m(n＝N)的各個數(shù)據(jù)比特(它們分別形成代碼符號)是足夠的。所以，移位寄存器裝置SHR中的移位寄存器的長度只需要是N*Nw或有可能提供每個具有Nw長度的N個寄存器。通過改變行下標而逐步掃過存儲單元(代碼符號的寫入按行方向進行)，當然為了使寄存器順序地移位，必須有移位裝置SHFT，以便在移位寄存器中可得到要作為編碼數(shù)據(jù)字被存儲(與控制比特一起被編碼的)在新存儲單元中的數(shù)據(jù)比特，而在移位寄存器移位期間，已經(jīng)可以從輸入數(shù)據(jù)比特序列讀入新的比特。
正如下面將說明的，通過圖13a，圖14上對于N＝2的更具體例子，有可能總是在特定的寄存器位置上從第一寄存器讀出數(shù)據(jù)比特，然后在下一個步驟切換到從另一個寄存器讀出，其中下一個步驟在這里是指，按行方向的下一個存儲單元被寫入通過編碼選擇的數(shù)據(jù)比特(代碼符號)連同它們的控制比特而得到的編碼數(shù)據(jù)字。
如果輸入數(shù)據(jù)比特序列的偶數(shù)下標輸入比特被存儲在第一寄存器以及奇數(shù)下標比特被存儲在第二寄存器，則如果Nw是偶數(shù)的話，代碼符號讀取可以在第一和第二寄存器之間交替地實行。即，如圖11a，11b所示，不取決于選擇的數(shù)目N，現(xiàn)在的代碼符號，例如d0，d4，d8，總是由在偶數(shù)比特位置處的比特組成，而對于下一個(按行的)存儲單元的代碼符號由d1，d5，d9組成，即，在它們與它們各自的控制比特相組合之前的奇數(shù)比特位置處的比特組成。所以，在圖11a，兩個比特分別從第一和第二寄存器交替地讀出。有益地指出，這種從寄存器的交替讀出是與N無關的，然而，它與Nw不是無關的。
如圖11c所示，對于Nw＝7，即對于奇數(shù)Nw，各個數(shù)據(jù)字的每個代碼符號是通過組合在偶數(shù)位置處的數(shù)據(jù)比特和在奇數(shù)位置處的數(shù)據(jù)比特(例如，d0，d7，或d15，d22)而形成的。這對于任何N通常也是正確的，正如圖11c的虛線所表示的。然而，上述的公式(1)對于這種情形通常也成立，因為它表示從輸入數(shù)據(jù)比特序列讀出的精確的比特位置。
另外，在以上對于奇數(shù)Nw，即奇數(shù)交織深度的情形下，只要一個長度N*Nw的寄存器或N個長度Nw的寄存器就足夠了，只是在那時比特必須同時從幾個寄存器從特定的比特位置被讀出。正如將從圖11a，11b看到的，只要Nw是偶數(shù)，奇數(shù)比特總是可以對于每個代碼符號與N無關地從一個寄存器讀出，以及偶數(shù)比特從另一個寄存器讀出。在圖11c上，對于Nw是奇數(shù)的一般情形，有可能得出關于哪些比特位置應當從對于每個N的所有的移位寄存器交替地讀出的關系。
第二實施例(N＝2和R＝1/2)此后，參照圖13a，圖14，描述用于形成包含兩個數(shù)據(jù)比特(即，對于任意的(偶數(shù))Nw，N＝2)的代碼符號的實施例。應當指出，這個實施例有利地使用來自以r＝1/2編碼率操作的卷積編碼器的并行輸出的數(shù)據(jù)比特，然而，也有可能數(shù)據(jù)比特串行地到達，在這種情形下，必須考慮不同的時序關系。然而，如圖13a所示的和此后描述的、具有幾個移位寄存器的實施例并不限于與r＝1/2的特定的卷積編碼器組合，因為來自卷積編碼器的(并行)輸出數(shù)據(jù)比特的數(shù)目不直接與形成一個代碼符號的數(shù)據(jù)比特的數(shù)目相連。也就是，信道編碼器執(zhí)行特定的信道編碼，輸出預定數(shù)目的比特，而在調(diào)制器中的調(diào)制方案(QPSK、16QAM等等)確定多少個數(shù)據(jù)比特形成一個代碼符號。
如從圖13看到的，移位寄存器裝置SHR的實施例包括兩個移位寄存器庫b0，b1，每個包含第一寄存器b0r0，b1r0和第二移位寄存器b0r1，b1r1。每個移位寄存器的長度相應于交織深度Nw。開關裝置SW1，SW1輸出數(shù)據(jù)比特，以便存儲在交織矩陣IM的各個存儲單元(連同各個控制比特一起作為編碼數(shù)據(jù)字)，該交織矩陣由寫裝置WM尋址。也就是，移位寄存器被放置在組合裝置和用于交織的比特交織矩陣IM(例如，RAM)之前。
正如在“預加載后”部分中看到的(下面將更詳細地描述預加載)，第一庫的第一寄存器b0r0存儲在輸入數(shù)據(jù)比特序列的偶數(shù)比特位置的Nw個數(shù)據(jù)比特。同樣地，第二庫的第一寄存器b1r0存儲在輸入數(shù)據(jù)比特序列的奇數(shù)比特位置的數(shù)據(jù)比特，在圖13a上分別用d0，d2，…，d2Nw-2和d1，d3，…，d2Nw-1表示。如上所述，可以使用各種可能性，以便使奇數(shù)和偶數(shù)比特存在于第一和第二相應的寄存器中。在優(yōu)選實施例中，如果對于r＝1/2編碼，卷積編碼器并行輸出兩個比特的話，則容易把各個奇數(shù)和偶數(shù)數(shù)據(jù)比特按時鐘輸入到兩個寄存器。這樣的比特然后到達來自卷積編碼器的兩個數(shù)據(jù)線，正如圖13a示意地顯示的(數(shù)據(jù)0，數(shù)據(jù)1)。
寄存器(具有長度Nw和具有編號為0，1，…，Nw的比特位置，從最右端的最低有效比特位置0開始)的供應將允許形成代碼符號，與控制比特相組合和被編碼，用于一行的所有存儲單元，正如可以從圖11a得到的。正如從“寫步驟1”可以看到的，圖13a上(對于偶數(shù)Nw)每個代碼符號交替包含從一個相應的寄存器中兩個特定的比特位置選擇的兩個數(shù)據(jù)比特。在圖13b上(對于奇數(shù)Nw)每個代碼符號包含從兩個分開的寄存器中兩個相應的比特位置選擇的兩個數(shù)據(jù)比特，正如下面更詳細地說明的。
也就是，選擇裝置SM分別讀出在圖13a最右端的最低有效比特位置0處的最低有效位d0(它是在預加載階段期間裝載的第一比特)，以及在比特位置Nw/2處的比特dNw(如果比特位置如上所述地被編號為從0到Nw-1)，它們作為代碼符號被輸出，然后它們與各個控制比特相組合和被編碼，以及被寫入到存儲單元IM00，對于圖11a上的例子，這將是代碼符號(0，4)。
然后，開關裝置SW1，SW2切換到包含奇數(shù)比特位置的比特的第二寄存器庫的第一寄存器b1，r0。因此，代碼符號d1，dNw+1從在寄存器的最右端的最低有效比特位置0和在移位寄存器b1r0的比特位置Nw/2處被讀出。對于圖11a上的例子，這將是代碼符號(1，5)。
正如在“寫步驟1”中表示的，在每次讀出后，移位裝置SHFT把在上一個寫周期被讀過的寄存器移位。也就是，當從第二庫的第一寄存器讀出一個比特對時，第一庫的第一寄存器被移位一個比特。因此，第一庫的第一寄存器準備好允許從與前面相同的比特位置處讀出用于下一個存儲器位置的下一個代碼符號。同時，正如在“寫步驟1”中表示的，接著的2Nw比特位置的數(shù)據(jù)比特被讀到第一和第二庫的第二寄存器，其中第一庫的第二寄存器存儲偶數(shù)比特以及第二庫的第二寄存器存儲奇數(shù)比特。
也就是，當一個庫的一個寄存器被裝載以比特時，另一個寄存器的兩個比特被讀出到交織矩陣IM。每個庫的兩個寄存器在Nw個時鐘周期后交替改變它們的功能。從圖10可以看到，寫入到矩陣中的一個存儲單元需要數(shù)據(jù)比特對的供應，例如d0，dNw，它們?nèi)缓笈c控制比特相組合，以及被編碼。然后實際上被存儲在存儲單元中的是編碼數(shù)據(jù)字的比特。圖13a上四個寄存器的供應使得能夠預存儲比特，以及使比特成組和按對地選擇比特，雖然仍舊只需要Nw個時鐘周期用于形成一行的各個對。因此，寫時間變成為與讀時間相同，因為在每個時間間隔(Nw個周期)內(nèi)2*Nw個比特可被存儲到交織矩陣。
如圖13a所示，預加載裝置PLD需要附加的“預加載”時間，用來第一次裝載移位寄存器SHR。正如將會看到的，因為圖10上的一行(例如第0行)必須存儲總共2Nw比特，所以如果數(shù)據(jù)從卷積編碼器以串行形式到達，移位寄存器SHR必須具有2*Nw的長度。由于數(shù)據(jù)串行地到達圖2的交織器③的事實，即，串行地到達圖12的移位寄存器SHR，所以在原則上除了寫訪問以外，需要2Nw個時鐘周期。
然而，在具有比率例如r＝1/2的卷積編碼器中，兩個比特d0，d1以并行形式被生成，兩個比特會同時到達。當兩個長度Nw的寄存器在現(xiàn)在僅僅Nw個時鐘周期的“預加載”時間期間被裝載時，如果比特這樣地并行到達，則可以達到減小由預加載裝置PLD用于以奇數(shù)和偶數(shù)比特裝載移位寄存器r0所需要的預加載時間。所以，把r＝1/2的卷積編碼器與N＝2的代碼符號相組合是非常有利的實施例。然后，以與從各個移位寄存器讀出相應兩個比特時相同的時鐘速率，可以執(zhí)行按時鐘輸入成對的兩個數(shù)據(jù)比特。也就是，在按時鐘輸入2Nw比特期間，用于存儲單元的代碼符號的一行中剛好2Nw個比特從相應的其它寄存器中被讀出，然后與控制信息比特相組合。
所以，雖然本發(fā)明總的思想是針對兩個比特與控制比特按符號組合以及編碼由此形成的數(shù)據(jù)字和存儲編碼數(shù)據(jù)字的比特到交織矩陣的一個位置，但如果使用QPSK調(diào)制方法連同比率1/2的卷積編碼器和兩個并行移位寄存器庫，則這是特別有利的。然而，如上所述，本發(fā)明也可一般地應用以長度2*Nw的單個寄存器，只是這里“預加載時間”是兩倍長。
第三實施例(對于N＝2，偶數(shù)Nw的交織方法)圖13a總的顯示寄存器庫的特定的使用法，其中來自具有r＝1/2的卷積編碼器的數(shù)據(jù)比特被存儲在四個寄存器中以及其中數(shù)據(jù)選擇并行地完成，圖14顯示圖13a上N＝2的交織方法的運行的流程圖。
在步驟S2，在所謂的“預加載階段”，總共2Nw比特被存儲在庫0和庫1的寄存器0中。如圖13a所示，偶數(shù)比特d0，d2…dNw-2，dNw…d2Nw-2被存儲在b0r0(庫0，寄存器0)，以及奇數(shù)比特d1，d3…dNw-1，dNw+1…d2Nw-1被存儲在b1r0(庫1，寄存器0)。因此，對于每個寄存器，Nw的長度是完全足夠的。在完成步驟S2后，總共d0到d2Nw-1比特被存儲在寄存器中。
在步驟S3，在步驟S2時被存儲在兩個寄存器中的比特必須與在一起編碼的控制比特組合以便被寫入到交織矩陣的第一存儲單元0。所以，在步驟S3，從那些寄存器讀出一個符號，實際上如果開關SW1，SW2分別從各個寄存器選擇奇數(shù)和偶數(shù)比特，則在圖13a上，在“預加載階段”的灰色陰影行相應于圖10上被存儲在行0的符號。與從庫0，寄存器0和庫1，寄存器0讀出比特同時，庫0和庫1的寄存器1被填充以2Nw個比特，打算用于圖10的矩陣的下一行1。接著的2Nw個數(shù)據(jù)比特被表示為d2Nw到d4Nw-1。
開關裝置SW1，SW2的運行是使得選擇正確的比特對。在讀寄存器時，一個符號是通過取一個寄存器的兩個比特而構建的。對于第一符號，取庫0的寄存器0的比特d0和dNw。當在圖13a上開關SW1，SW2的位置時，數(shù)據(jù)d0，dNw已從庫0的寄存器0的兩個特定的比特位置被讀出，然后開關被設置到讀出一個符號，即，從庫1的寄存器0在與寫步驟2完全相同的比特位置上讀出兩個比特d1，dNw+1。無論何時一對比特從寄存器被讀出，寄存器的內(nèi)容都向右移動一位(正如從圖13a的“寫步驟1”中寄存器0，庫0的空白比特位置看到的)。
如果在步驟S3/S4，開關SW1，SW2分別被切換以從庫0/1讀出一對，則相應的寄存器被向右移動一位。
正如圖13a用在表示數(shù)據(jù)i，數(shù)據(jù)q的箭頭處的方塊所表示的，這些方塊總是表示從各個寄存器最近讀出的比特對(一個符號)。分別從在寫步驟1和寫步驟2的庫0，寄存器0和庫1，寄存器0交替讀出(和移位)一對比特，會總共執(zhí)行剛好Nw次用于設置一行數(shù)據(jù)符號，直至處理過程改變到從庫0，寄存器1和庫1，寄存器1交替讀出(再次Nw次)為止，這些庫0，寄存器1和庫1，寄存器1在從庫0，寄存器0和庫1，寄存器0交替讀出過程期間已被寫入下一組數(shù)據(jù)比特。
因此，在讀出寄存器時，通過取一個單個寄存器的兩個比特而構建一個符號。對于第一符號，取庫0的寄存器0的比特d0和dNw。用于讀出的位置被保持，但在第二次讀出時，使用庫1的寄存器0，以及讀出數(shù)據(jù)比特d1，dNw+1。然后寄存器的內(nèi)容向右移位。所以，一旦完成預加載步驟S2，寄存器就每隔一個時鐘周期(在整個讀周期期間)被移位，而同時用于I和Q比特的輸出線在每個時鐘周期從一個庫切換到另一個庫。因此，外出的I比特和Q比特將一起作為符號被存儲到交織矩陣IM的同一個存儲器地址。
正如步驟S5表示的，顯然，在讀出2Nw數(shù)據(jù)比特，把它們與控制比特組合，把它們編碼成編碼數(shù)據(jù)字和把這些作為編碼數(shù)據(jù)字存儲在矩陣IM后，每個庫的寄存器0，1的功能被倒置。即，如上所述，在Nw時鐘周期后，用于選擇下一行的符號所必須的全部數(shù)據(jù)需要從寄存器1被讀出，而接著的對于第3行的數(shù)據(jù)將再次被存儲在每個庫的寄存器0。
實際上，表1顯示從寄存器順序讀出代碼符號
表1圖13a，14上描述的處理過程允許剛好在Nw*NR/K訪問步驟中填充交織矩陣，即剛好是對于讀出交織矩陣所必須的同樣的時間，其中對于預加載移位寄存器需要附加的Nw周期。因此，完全的交織和形成代碼符號可以用較小的存儲器需求在較少的時間內(nèi)完成。
第四實施例(對于N＝2，奇數(shù)Nw的交織方法)如上所述，甚至當Nw是奇數(shù)時，仍舊可以應用上述的方法。但在步驟S5，用于讀出I和Q比特的位置必須在Nw時鐘周期后被改變。這在下面參照圖13b進行說明。
圖13b顯示在步驟①1時正如在圖13a上對于N＝2和奇數(shù)Nw＝7的例子的、在“預加載之后”的情形。14(＝2Nw)比特被存儲在寄存器b0r0和b1r0中，以及當比特0，7在“寫步驟1”的第一讀出過程中被讀出時，兩個比特14，15被分別寫入到寄存器b0r1和b1r1中。
在第一個Nw(Nw＝7)步驟①-⑦，代碼符號從寄存器b0r0的最低有效比特位置LSB(在最右端位置0)和從寄存器b1r0的中心位置(Nw-1)/2(如果比特位置如上所述地被編號為從0到Nw-1)，或從寄存器b0r0的中心位置和從寄存器b1r0的最低有效比特位置LSB(在最右端)交替地被讀出，而同時各個偶數(shù)和奇數(shù)比特被接連地讀到寄存器b0r1，b1r1中，在步驟⑦后它們被全部填滿。
對于從步驟⑧開始的下一個步驟循環(huán)，再次開始交替讀出，現(xiàn)在交替讀出寄存器b0r1的最低有效比特位置LSB和寄存器b1r1的中心位置，以及反之亦然。
這樣，對于奇數(shù)Nw的程序過程基本上與對于偶數(shù)Nw的程序過程相同，只是在圖14的“寫步驟1”中，從兩個不同的庫b0r0和b1r0進行讀取，以及在圖9的“寫步驟2”中，也從兩個不同的庫b0r0和b1r0進行讀取?？傊?，在步驟S5寄存器被切換之前，步驟S3和步驟S4一起實行Nw(＝7)次。
實際上，表2顯示從用于奇數(shù)Nw的寄存器順序讀出代碼符號，用于奇數(shù)Nw的寄存器基本上與用于偶數(shù)Nw的寄存器相同的，只是兩個不同的寄存器被使用于讀出每個代碼符號對
表2圖11c上顯示對于Nw＝7的讀和寫過程的結果。
工業(yè)實用性如上所述，本發(fā)明的第一方面在于，控制比特與各個代碼符號的數(shù)據(jù)比特的組合，以及把這個組合編碼成新的數(shù)據(jù)字。這樣的組合和編碼處理過程可以在發(fā)射機或編碼器的處理裝置中任何一級被使用。如果組合和編碼處理過程特別使用在交織器，則編碼的數(shù)據(jù)字以所有的比特被存儲在交織矩陣IM的一個單個的存儲單元，而在從交織矩陣IM讀出數(shù)據(jù)字后，譯碼處理過程由于與在編碼過程期間使用的編碼方案相反的方案，而再次得出原先的代碼符號和它們相關的控制信息(控制比特)。然后，控制比特可被提供到調(diào)制器，對于每個代碼符號執(zhí)行特定的處理。
而且，按照本發(fā)明，通過對數(shù)據(jù)比特與控制比特的組合進行編碼而形成的編碼數(shù)據(jù)字被存儲在交織存儲器的一個存儲單元(或一般地，在發(fā)射機或編碼器的處理裝置的存儲器)。這里，使用的事實是，每個存儲單元可存儲一個以上的比特，因此對于從/往存儲器讀/寫所必須的讀/寫時間可以減小，以及可以使用較小尺寸的存儲器。在讀出所存儲的編碼數(shù)據(jù)字的數(shù)據(jù)比特以后，這個數(shù)據(jù)字通過使用與所使用的編碼方案相反的方案被譯碼，以及代碼符號數(shù)據(jù)比特和各個控制比特被提供到調(diào)制器。
雖然本發(fā)明具體地是對于CDMA通信系統(tǒng)描述的，其中多個用戶信道提供分組形式的數(shù)據(jù)信息，但應當看到，本發(fā)明可應用于其中需要代碼符號連同控制信息一起被處理的任何通信系統(tǒng)，發(fā)射機和接收機。所以，本發(fā)明并不特別限于上述的CDMA基站收發(fā)信臺。
而且，本發(fā)明并不限于這里描述的任何實施例或例子，上述的實施例現(xiàn)在被看作為本發(fā)明的最好模式。所以，本領域技術人員可以根據(jù)以上的教導作出在保護范圍內(nèi)的各種修改和變化。而且，本發(fā)明可以包括在技術說明中揭示的和在權利要求中描述的分開的特性，即使在說明中沒有特別提到時。所以，本發(fā)明的范圍不限于這里描述的特定的實施例，它包括如由附屬權利要求的范圍規(guī)定的、所有的特性和組合。
而且，權利要求中的參考數(shù)字只用于說明的目的，并不限制保護的范圍。
權利要求
1.一種用于交織M個數(shù)據(jù)比特的輸入數(shù)據(jù)比特序列(BS)的交織器(IL)，該數(shù)據(jù)比特序列包括代碼符號，每個包含數(shù)目N的數(shù)據(jù)比特(例如對于N＝2，I，Q)；和控制信息(CI)，包含數(shù)目L的控制比特(例如對于L＝4，F(xiàn)S，SS，MA，PW)，表示對于每個代碼符號的特定狀態(tài)；該交織器包括(a)組合裝置(COM)，用于把每個代碼符號的各自的N個數(shù)據(jù)比特(I，Q)與相關的L個控制比特(FS，SS，MA，PW)組合成L+N比特的控制信息/代碼符號數(shù)據(jù)字；(b)控制信息/代碼符號編碼裝置(CI/CS-ENC)，用于把所述L+N比特的控制信息/代碼符號數(shù)據(jù)字按照預定的編碼方案編碼成K比特的數(shù)據(jù)字，其中K＜L+N；以及(c)交織存儲器(IM)，用于把所述編碼的數(shù)據(jù)字存儲在它的存儲單元(IM00，IM01…)。
2.按照權利要求1的交織器(IL)，其特征在于，寫/讀裝置(W/R)，用于把所述編碼數(shù)據(jù)字按行方向?qū)懭氲皆谔囟ǖ拇鎯卧?IM00，IM01…)的、所述交織存儲器內(nèi)的交織矩陣，和用于按列方向從所述交織矩陣讀出所述編碼數(shù)據(jù)字，以及控制信息/代碼符號譯碼裝置(CI/CS-DEC)，用于按照與所述預定的編碼方案相反的方案把從所述交織存儲器(IM)的所述交織矩陣讀出的所述K比特數(shù)據(jù)字譯碼成所述N比特代碼符號和所述L比特控制比特(例如FS，SS，MA，PW)。
3.按照權利要求1的交織器(IL)，其特征在于，L＝4和N＝2，其中所述控制比特(FS，SS，MA，PW)表示對于由所述2個數(shù)據(jù)比特組成的代碼符號的幀開始(FS)，時隙開始(SS)，標記(MA)，電源比特(PW)。
4.按照權利要求1的交織器(IL)，其特征在于，一個控制比特(PW)表示所述代碼符號的發(fā)送電源接通/關斷控制(PW)。
5.按照權利要求2的交織器(IL)，其特征在于，每個存儲單元(IM00，IM01…)分別存儲一個數(shù)據(jù)字，包含由所述寫/讀裝置(W/R)的選擇裝置(SM)從所述輸入數(shù)據(jù)比特序列中選擇的預定數(shù)目N的數(shù)據(jù)比特和所述控制比特的所述編碼組合。
6.按照權利要求1的交織器(IL)，其特征在于，M數(shù)據(jù)比特的所述輸入數(shù)據(jù)比特序列(BS)包含數(shù)據(jù)比特組，每組包括預定數(shù)目(1/r)的比特，是通過在所述交織存儲器(IM)之前的卷積編碼器(CC)中使用預定的編碼率(例如r＝1/2)來卷積編碼(CC)各個數(shù)據(jù)比特而得到的。
7.按照權利要求1的交織器(IL)，其特征在于，所述交織存儲器(IM)具有NwxNR/K個存儲單元(IM00，IM01)，用于存儲所述編碼數(shù)據(jù)字的K個數(shù)據(jù)比特，其中Nw表示相應于交織深度的列數(shù)，K表示形成一個所述數(shù)據(jù)字的預定數(shù)目的數(shù)據(jù)比特，以及NR/K表示在所述交織存儲器中的行數(shù)。
8.按照權利要求2和7的交織器(IL)，其特征在于，所述寫/讀裝置(W/R)包括選擇裝置(SM)，用于通過從輸入數(shù)據(jù)比特序列的第[nw+(n-1)Nw+nRNw·N]位置處選擇N個相應數(shù)據(jù)比特而構建代碼符號，其中n＝1，2…N表示代碼符號的第n個數(shù)據(jù)比特，nw＝0，1…Nw-1表示通過對代碼符號與附加的控制比特進行組合編碼而得到的數(shù)據(jù)字在交織矩陣中的列地址，以及nR＝0，1…(NR/K-1)表示該數(shù)據(jù)字在交織矩陣中的行地址。
9.按照權利要求8的交織器(IL)，其特征在于，所述選擇裝置(SM)從所述輸入數(shù)據(jù)比特序列(BS)中選擇用于所述代碼符號的數(shù)據(jù)比特，以及把所述選擇的代碼符號數(shù)據(jù)比特提供到所述組合裝置(COM)，以及對于每個代碼符號的N＝2數(shù)據(jù)比特和偶數(shù)Nw包括-兩個移位寄存器庫(b0，b1)，每個包括長度Nw的第一和第二移位寄存器(r0，r1)，其中所述輸入數(shù)據(jù)比特序列的偶數(shù)和奇數(shù)編號的數(shù)據(jù)比特分別被存儲在所述第一和第二移位寄存器庫的所述第一寄存器(r0)；-選擇/寫裝置(SW1，SW2)，用于在每個寫周期交替地從第一和第二寄存器庫的第一寄存器(r0)選擇最低有效比特位置和Nw/2位置的2個數(shù)據(jù)比特以及用于把所述2個選擇的比特作為一個代碼符號提供到所述組合裝置(COM)，以便與所述各個控制比特相組合；-移位裝置(SHFT)，用于把在上一個寫周期被讀出的寄存器(r0，r1)和寄存器庫(b0，b1)的第二寄存器移位，而同時把下一個輸入數(shù)據(jù)比特序列的下一個奇數(shù)和偶數(shù)比特讀入到每個寄存器庫的各個第二寄存器(r1)；以及-其中在Nw個交替的數(shù)據(jù)比特選擇和移位周期后寄存器的功能被倒置。
10.按照權利要求8的交織器(IL)，其特征在于，所述選擇裝置(SM)從所述輸入數(shù)據(jù)比特序列(BS)中選擇用于所述代碼符號的數(shù)據(jù)比特，以及把所述選擇的代碼符號數(shù)據(jù)比特提供到所述組合裝置(COM)，以及對于每個代碼符號的N＝2數(shù)據(jù)比特和奇數(shù)Nw包括-兩個移位寄存器庫(b0，b1)，每個包括長度Nw的第一和第二移位寄存器(r0，r1)，其中所述輸入數(shù)據(jù)比特序列的偶數(shù)和奇數(shù)編號的數(shù)據(jù)比特分別被存儲在所述第一和第二移位寄存器庫的所述第一寄存器(r0)；-選擇/寫裝置(SM/RW)，用于在每個寫周期交替地從第一庫的第一寄存器(b0r0)的最低有效比特位置(LSB)和從第二庫的第一寄存器b1r0的中心位置((Nw-1)/2)，或從第一庫的第一寄存器b0r0的中心位置和從第二庫的第一寄存器(b1r0)的最低有效比特位置(LSB)選擇2個數(shù)據(jù)比特，以及用于把所述2個選擇的比特作為一個代碼符號提供到所述交織存儲器的各個存儲單元；-移位裝置(SHFT)，用于把在上一個寫周期被讀出的兩個寄存器(r0，r1)和還沒有讀出的、寄存器庫(bo，b1)的寄存器移位，而同時把下一個輸入數(shù)據(jù)比特序列的下一個奇數(shù)和偶數(shù)比特讀入到每個寄存器庫的各個第二寄存器(r1)；以及其中在Nw個交替的數(shù)據(jù)比特選擇和移位周期后每個庫內(nèi)的寄存器的功能被倒置。
11.一種用于發(fā)送M個數(shù)據(jù)比特的數(shù)據(jù)比特序列(BS)的發(fā)射機，該數(shù)據(jù)比特序列包括代碼符號，每個包含數(shù)目N的數(shù)據(jù)比特(例如I，Q)；連同控制信息(CI)，包含數(shù)目L的控制比特(例如FS，SS，MA，PW)，表示對于每個代碼符號的特定狀態(tài)；該發(fā)射機包括(a)組合裝置(COM)，用于把每個代碼符號的各自的N個數(shù)據(jù)比特(I，Q)與相關的L個控制比特(FS，SS，MA，PW)組合成L+N比特的控制信息/代碼符號數(shù)據(jù)字；(b)控制信息/代碼符號編碼裝置(CI/CS-ENC)，用于把所述L+N比特的控制信息/代碼符號數(shù)據(jù)字按照預定的編碼方案編碼成K比特的數(shù)據(jù)字，其中K＜L+N；以及(c)處理裝置(IL，MOD)，用于按照所述編碼數(shù)據(jù)字的控制信息處理所述編碼數(shù)據(jù)字的所述代碼符號。
12.按照權利要求11的發(fā)射機(IL)，其特征在于，所述處理裝置(IL，MOD)包括調(diào)制裝置(MOD)，用于按照由各個控制比特表示的、代碼符號的特定狀態(tài)調(diào)制所述譯碼的代碼符號。
13.一種用于交織M個數(shù)據(jù)比特的輸入數(shù)據(jù)比特序列(BS)的方法，該數(shù)據(jù)比特序列包括代碼符號，每個包含數(shù)目N的數(shù)據(jù)比特(I，Q)；連同控制信息(CI)，包含數(shù)目L的控制比特(FS，SS，MA，PW)，表示對于每個代碼符號的特定狀態(tài)；該方法包括以下步驟(a)把每個代碼符號的各自的N個數(shù)據(jù)比特(例如I，Q，對于N＝2)與相關的L個控制比特(例如對于L＝4，F(xiàn)S，SS，MA，PW)組合成L+N比特的控制信息/代碼符號數(shù)據(jù)字；(b)把所述L+N比特的控制信息/代碼符號數(shù)據(jù)字按照預定的編碼方案編碼成K比特的數(shù)據(jù)字，其中K＜L+N；以及(c)把所述編碼的數(shù)據(jù)字存儲在存儲器的存儲單元(IM00，IM01…)。
14.按照權利要求13的方法，其特征在于以下步驟把所述編碼數(shù)據(jù)字按行方向?qū)懭氲皆谔囟ǖ拇鎯卧?IM00，IM01…)處的所述交織存儲器內(nèi)的交織矩陣和按列方向從所述交織矩陣(IM)讀出所述編碼數(shù)據(jù)字，以及按照與所述預定的編碼方案相反的方案把從所述交織存儲器(IM)的所述交織矩陣讀出的所述K比特數(shù)據(jù)字譯碼成所述N比特代碼符號和所述L比特的控制比特(例如FS，SS，MA，PW)。
15.按照權利要求13的方法，其特征在于以下步驟按照由各個控制比特表示的、代碼符號的特定狀態(tài)處理譯碼的代碼符號。
16.按照權利要求13的方法，其特征在于，L＝4和N＝2，其中所述控制比特(FS，SS，MA，PW)表示對于由所述2個數(shù)據(jù)比特組成的代碼符號的幀開始(FS)，時隙開始(SS)，標記(MA)，電源比特(PW)。
17.按照權利要求13的方法，其特征在于，一個控制比特(PW)表示所述代碼符號的發(fā)送電源接通/關斷控制(PW)。
18.一種用于發(fā)送M個數(shù)據(jù)比特的數(shù)據(jù)比特序列(BS)的方法，該數(shù)據(jù)比特序列包括代碼符號，每個包含數(shù)目N的數(shù)據(jù)比特(例如I，Q，對于N＝2)；連同控制信息(CI)，包含數(shù)目L的控制比特(例如對于L＝4，F(xiàn)S，SS，MA，PW)，表示對于每個代碼符號的特定狀態(tài)；該方法包括以下步驟(a)把每個代碼符號的各自的N個數(shù)據(jù)比特(例如對于N＝2，I，Q)與相關的L個控制比特(例如對于L＝4，F(xiàn)S，SS，MA，PW)組合成L+N比特的控制信息/代碼符號數(shù)據(jù)字；(b)把所述L+N比特的控制信息/代碼符號數(shù)據(jù)字按照預定的編碼方案編碼成K比特的數(shù)據(jù)字，其中K＜L+N；(c)按照所述編碼數(shù)據(jù)字的控制信息處理所述編碼數(shù)據(jù)字的所述代碼符號；以及(d)發(fā)送所述處理的代碼符號。
19.一種用于發(fā)送M個數(shù)據(jù)比特的數(shù)據(jù)比特序列(BS)的發(fā)射機的編碼器(ENC)，該數(shù)據(jù)比特序列包括代碼符號，每個包含數(shù)目N的數(shù)據(jù)比特(例如對于N＝2，I，Q)；連同控制信息(CI)，包含數(shù)目L的控制比特(例如對于L＝4，F(xiàn)S，SS，MA，PW)，表示對于每個代碼符號的特定狀態(tài)；該編碼器包括(a)組合裝置(COM)，用于把每個代碼符號的各自的N個數(shù)據(jù)比特(I，Q)與相關的L個控制比特(FS，SS，MA，PW)組合成L+N比特的控制信息/代碼符號數(shù)據(jù)字；(b)控制信息/代碼符號編碼裝置(CI/CS-ENC)，用于把所述L+N比特的控制信息/代碼符號數(shù)據(jù)字按照預定的編碼方案編碼成K比特的數(shù)據(jù)字，其中K＜L+N；(c)處理裝置(IL，MOD)，用于按照所述編碼數(shù)據(jù)字的控制信息處理所述編碼數(shù)據(jù)字的所述代碼符號。
全文摘要
本發(fā)明涉及用于存儲代碼符號和附加控制信息到通信系統(tǒng)的編碼器的處理裝置中的方法。具體地,本發(fā)明涉及存儲代碼符號連同附加控制信息到交織器的交織存儲器(IM)。按照本發(fā)明,組合裝置(COM)把形成各個代碼符號的各個數(shù)據(jù)比特(I,Q)與它們相關的控制比特組合成預定數(shù)目(K)比特的控制信息/代碼符號數(shù)據(jù)字?？刂菩畔?代碼符號編碼裝置(CI/CS－ENC)把控制信息/代碼符號數(shù)據(jù)字編碼成較小數(shù)目比特的編碼數(shù)據(jù)字。具有較小數(shù)目比特的這個數(shù)據(jù)字被存儲在交織存儲器(IM)的特定的存儲單元。
文檔編號H03M13/27GK1377522SQ00813544
公開日2002年10月30日 申請日期2000年9月19日 優(yōu)先權日1999年9月28日
發(fā)明者R·森寧, G·胡爾曼－波洛 申請人:艾利森電話股份有限公司