專利名稱：可編程小數(shù)分頻器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)一種可編程小數(shù)分頻器(fractional frequency divider)，特別是一 種適用于鎖相環(huán)中的可編程N(yùn)或(N+0. 5)分頻器。
背景技術(shù)：
鎖相環(huán)(Phase Locked Loop)廣泛應(yīng)用于數(shù)字通信系統(tǒng)、無線通信系統(tǒng)、數(shù)字電路 系統(tǒng)和磁盤驅(qū)動(dòng)系統(tǒng)等多個(gè)領(lǐng)域，其應(yīng)用具體來說包括噪聲和抖動(dòng)的抑制、時(shí)滯效應(yīng)的抑 制、頻率綜合器、時(shí)鐘恢復(fù)和載波提取、調(diào)制解調(diào)等。傳統(tǒng)的鎖相環(huán)結(jié)構(gòu)如圖1所示，是一個(gè)由鑒相鑒頻器101、電荷泵102、環(huán)路濾波器 103、壓控振蕩器104和分頻器105組成的反饋系統(tǒng)。它采用外置晶振以提供參考信號(hào)，片 上壓控振蕩器104產(chǎn)生輸出信號(hào)，分頻器105實(shí)現(xiàn)將壓控振蕩器104的輸出信號(hào)進(jìn)行N分 頻，鑒相鑒頻器101將輸入?yún)⒖夹盘?hào)和分頻器105的輸出信號(hào)進(jìn)行相位比較，其輸出通過電 荷泵102及環(huán)路濾波器103濾波后調(diào)節(jié)壓控振蕩器104的振蕩頻率Fv。。，使其最終鎖定在 NXFref上，其中N為分頻器105的分頻數(shù)，為參考信號(hào)頻率。在通信系統(tǒng)應(yīng)用中，鎖相 環(huán)需要具有鎖定多種頻率的功能，而且能夠在這些頻率之間切換，其輸出信號(hào)頻率的改變 通過分頻器105實(shí)現(xiàn)，因此圖1的鎖相環(huán)也叫做鎖相環(huán)型頻率綜合器(Phase Locked Loop FrequencySynthesizer)0圖1中由于頻率綜合器的輸出信號(hào)頻率是參考信號(hào)頻率的整數(shù)倍，因此這種結(jié)構(gòu) 也叫做整數(shù)N頻率綜合器。由于整數(shù)N分頻器的結(jié)構(gòu)相對簡單，所以整數(shù)N頻率綜合器在 設(shè)計(jì)難度上相對要小，這使得它在過去幾十年中非常流行。通信系統(tǒng)應(yīng)用下，可編程整數(shù)分 頻器通常有以下兩種結(jié)構(gòu)①、雙模預(yù)分頻技術(shù)的整數(shù)分頻器，如圖2所示。它由雙模預(yù)分頻器201、可編程 計(jì)數(shù)器202和吞脈沖計(jì)數(shù)器203組成。雙模預(yù)分頻器201的輸入來自壓控振蕩器104的輸 出，其對壓控振蕩器104的輸出進(jìn)行P分頻或(P+1)分頻。開始時(shí)，雙模預(yù)分頻器201對壓 控振蕩器104進(jìn)行(P+1)分頻，當(dāng)吞脈沖計(jì)數(shù)器203達(dá)到預(yù)定值B時(shí)，其輸出一模式控制信 號(hào)將雙模預(yù)分頻器201的分頻比改為P。對于可編程計(jì)數(shù)器202，其繼續(xù)計(jì)數(shù)，當(dāng)它達(dá)到預(yù) 定的A值后，它將其自身和吞脈沖計(jì)數(shù)器203復(fù)位，同時(shí)將雙模預(yù)分頻器201的分頻比改回 (P+1)，整個(gè)過程周而復(fù)始。由雙模預(yù)分頻技術(shù)實(shí)現(xiàn)的整數(shù)分頻器的分頻比為N= (P+1) XB+PX (A-B) = PXA+B②、由多個(gè)除2或除3單元串聯(lián)構(gòu)成多模整數(shù)分頻器，如圖3所示，其中的除2或 除3單元如圖4所示。對于每一個(gè)除2或除3單元，?？刂戚斎?Modejn)為低電平時(shí)，不 論控制信號(hào)輸入P是高電平或低電平，除2或除3單元實(shí)現(xiàn)除2功能；當(dāng)模控制輸入(Mode_ in)為高電平、且控制信號(hào)輸入P為低電平時(shí)，除2或除3單元實(shí)現(xiàn)除2功能；當(dāng)?？刂戚?入(Modejn)為高電平、且控制信號(hào)輸入P為高電平時(shí)，除2或除3單元實(shí)現(xiàn)除3功能。這 種多模分頻器具有的分頻比為N = P0+2 X Pi+22 X P2+... +2n_2Pn_2+2n_1Pn_1+2n
5
其中為η除2或除3單元的個(gè)數(shù)。其可實(shí)現(xiàn)的分頻范圍為{2η，2η+1_1}，可調(diào)步長 為1。但是，在整數(shù)N頻率綜合器中，輸入的參考頻率必須等于信道寬度，而環(huán)路帶寬被 要求要小于或等于參考信號(hào)頻率的十分之一，因此若要提高輸出頻率的分辨率就必須減小 輸入?yún)⒖碱l率，而減小參考頻率則限制了環(huán)路帶寬的提高和頻率轉(zhuǎn)換時(shí)間的減小。為解決 以上矛盾，研究者提出了小數(shù)N頻率綜合器結(jié)構(gòu)。如圖5所示，小數(shù)N頻率綜合器包括了鑒相鑒頻器501、電荷泵502、環(huán)路濾波器 503、壓控振蕩器504、可編程分頻器505、加法器506、Σ Δ調(diào)制器507、整數(shù)寄存器508、小 數(shù)寄存器509和模數(shù)寄存器510。整數(shù)寄存器508輸出加上Σ Δ調(diào)制器507的輸出，其結(jié) 果輸入到可編程分頻器505以產(chǎn)生小數(shù)頻率綜合器的分頻比
F rx FRACtrINT+^5這種小數(shù)N頻率綜合器的特點(diǎn)是壓控振蕩器504的輸出信號(hào)Fv。。不再是參考信號(hào) Fref的整數(shù)倍。小數(shù)N頻率綜合器不同于整數(shù)N頻率綜合器主要在于包括了 Σ Δ調(diào)制器507。在 鎖定期間，Σ Δ調(diào)制器507將實(shí)時(shí)改變可編程分頻器505的分頻數(shù)值，這些分頻數(shù)值的平 均值是一個(gè)小數(shù)。這種結(jié)構(gòu)的小數(shù)N頻率綜合器有一定的缺點(diǎn)。從以上描述可知，可編程分頻器505 的分頻數(shù)值還是整數(shù)，但是連續(xù)的開關(guān)轉(zhuǎn)換使得它的分頻數(shù)值看起來類似于一個(gè)小數(shù)。但 是，其在每一個(gè)輸出周期都有量化誤差存在，只是Σ Δ調(diào)制器507將這些量化誤差隨機(jī)化， 從而將量化誤差的能量移到了更高頻率處，減少了帶內(nèi)的相位噪聲。然而，這些量化誤差仍 然會(huì)使得小數(shù)N頻率綜合器產(chǎn)生額外的相位噪聲和一定的雜散，因?yàn)榭删幊谭诸l器505本 質(zhì)上還是一個(gè)整數(shù)分頻器。為此，有研究者提出了小數(shù)分頻器的結(jié)構(gòu)，具有小數(shù)分頻器的小數(shù)N頻率綜合器 能夠產(chǎn)生更低的量化誤差和更低的相位噪聲。在美國專利第7492852號(hào)中，一種雙模N或 (Ν+0. 5)分頻器被提出，如圖6所示。該電路結(jié)構(gòu)主要由兩大部分組成一部分實(shí)現(xiàn)除數(shù)N 是奇數(shù)還是偶數(shù)的選擇；另一部分實(shí)現(xiàn)除N分頻還是除(Ν+0. 5)分頻的選擇。但是，這種結(jié) 構(gòu)中所有的D觸發(fā)器、D鎖存器、二選一選擇器均由輸入時(shí)鐘直接驅(qū)動(dòng)，當(dāng)分頻數(shù)N較大時(shí)， 很可能會(huì)造成輸入時(shí)鐘的觸發(fā)驅(qū)動(dòng)能力不夠。此外，在無線通信應(yīng)用中，所有的D觸發(fā)器、 D鎖存器、二選一選擇器均需要工作在高頻狀態(tài)下。鑒于以上背景，為適應(yīng)越來越苛刻的通信系統(tǒng)要求，需要提出一種可編程的N或 (Ν+0. 5)分頻器，其既可以實(shí)現(xiàn)N分頻，也可以實(shí)現(xiàn)(Ν+0. 5)分頻；同時(shí)，可以動(dòng)態(tài)設(shè)定、改 變分頻器的分頻數(shù)N。

發(fā)明內(nèi)容
(一)要解決的技術(shù)問題有鑒于此，本發(fā)明的主要目的在于提供一種可編程的小數(shù)分頻器，以實(shí)現(xiàn)N分頻 或(Ν+0. 5)分頻，且分頻數(shù)N可動(dòng)態(tài)設(shè)定、改變。( 二)技術(shù)方案
6
為達(dá)到上述目的，本發(fā)明提供了一種可編程小數(shù)分頻器，包括分頻器，用于根據(jù)模選擇信號(hào)選擇1分頻工作模式或者選擇1. 5分頻工作模式；異步計(jì)數(shù)器，由多個(gè)除2或除3單元串接構(gòu)成，用于根據(jù)各個(gè)除2或除3單元的控 制信號(hào)Po、P1.....Pn-!產(chǎn)生不同的分頻數(shù)N，η和N均為整數(shù)；控制邏輯電路，用于接收異步計(jì)數(shù)器各串接除2或除3單元的輸出信號(hào)以及mod 信號(hào)，用以產(chǎn)生控制分頻器工作的模選擇信號(hào)，使得可編程小數(shù)分頻器在一個(gè)完整的輸出 信號(hào)周期內(nèi)，(N+0. 5)分頻模式比N分頻模式多出半個(gè)時(shí)鐘周期。上述方案中，所述分頻器包括兩個(gè)雙邊沿D觸發(fā)器，該雙邊沿D觸發(fā)器由輸入時(shí)鐘 脈沖的上邊沿和下邊沿所觸發(fā)。上述方案中，所述分頻器在模選擇信號(hào)為高電平時(shí)工作在整數(shù)1分頻模式下，在 模選擇信號(hào)為低電平時(shí)工作在小數(shù)1. 5分頻模式下，在小數(shù)1. 5分頻模式下該分頻器在一 個(gè)完整的周期內(nèi)，其輸出信號(hào)被抑制了半個(gè)周期。上述方案中，所述控制邏輯電路包括一個(gè)多輸入的與非門或者是多個(gè)與非門的樹 結(jié)構(gòu)，用于實(shí)現(xiàn)各串接除2或除3單元的輸出信號(hào)以及mod信號(hào)的與非操作，當(dāng)其中某一個(gè) 除2或除3單元的輸出為低電平或mod為低電平時(shí)，模選擇信號(hào)為高電平；當(dāng)各串接除2或 除3單元的輸出均為高電平，且mod為高電平時(shí)，模選擇信號(hào)為低電平。上述方案中，當(dāng)mod為低電平時(shí)，模選擇信號(hào)永遠(yuǎn)為高電平，因此N或(N+0. 5)分 頻器的分頻數(shù)為整數(shù)N ；當(dāng)mod為高電平時(shí)，一旦異步計(jì)數(shù)器各串接除2或除3單元的輸出 均為高電平，模選擇信號(hào)將產(chǎn)生一個(gè)低電平脈沖，使得1分頻或1. 5分頻的分頻器的分頻比 暫時(shí)為1. 5，當(dāng)1分頻或1. 5分頻的分頻器產(chǎn)生下一個(gè)輸出而改變異步計(jì)數(shù)器中、與1分頻 或1. 5分頻的分頻器輸出直接連接的除2或除3單元的輸出時(shí)，模選擇信號(hào)又回到高電平， 1分頻或1.5分頻的分頻器的分頻比也變?yōu)? ；所以，在一個(gè)完整的輸出信號(hào)周期內(nèi)，mod為 高電平條件下的可編程小數(shù)分頻器的分頻數(shù)比mod為低電平條件下多半個(gè)輸入時(shí)鐘周期。上述方案中，所述異步計(jì)數(shù)器根據(jù)各個(gè)除2或除3單元的控制信號(hào)PpP1.....Plri
產(chǎn)生分頻數(shù)N, N與各個(gè)控制信號(hào)P0、P1.....Plri具有以下關(guān)系=N = P0+2XP1+22XP2+···
+Zn-2Pn-JZlriPlri+ 11，其中η為串接的除2或除3單元的個(gè)數(shù)，Ptl為第一個(gè)除2或除3單元的
控制信號(hào)，類推P1.....Pn-!依次為后續(xù)的各個(gè)除2或除3單元的控制信號(hào)；結(jié)合mod信號(hào)
和Po、P1.....Plri控制信號(hào)，該可編程小數(shù)分頻器能夠?qū)崿F(xiàn)N分頻或(N+0. 5)分頻。上述方案中，所述除2或除3單元有三個(gè)輸入端和兩個(gè)輸出端，分別是時(shí)鐘輸入 Fin、控制信號(hào)輸入P、?？刂戚斎隡odejn、?？刂戚敵鯩ode_out和分頻輸出Fout ；其中， 后一級除2或除3單元的?？刂戚敵鯩0de_0Ut連接至前一級除2或除3單元的?？刂戚?入Modejn，第一級除2或除3單元的?？刂戚敵鯩ode_out懸空，最后一級除2或除3單元 的?？刂戚斎隡odejn接高電平。 上述方案中，在?？刂戚斎隡odejn為低電平時(shí)，不論控制信號(hào)輸入P是高電平或 低電平，除2或除3單元實(shí)現(xiàn)除2功能；當(dāng)?？刂戚斎隡odejn為高電平、且控制信號(hào)輸入 P為低電平時(shí)，除2或除3單元實(shí)現(xiàn)除2功能；當(dāng)?？刂戚斎隡odejn為高電平、且控制信 號(hào)輸入P為高電平時(shí)，除2或除3單元實(shí)現(xiàn)除3功能。為達(dá)到上述目的，本發(fā)明提供了一種可編程小數(shù)分頻器，包括分頻器，用于根據(jù)模選擇信號(hào)選擇1分頻工作模式或者選擇1. 5分頻工作模式；
異步計(jì)數(shù)器，由多個(gè)除2或除3單元串接構(gòu)成，用于根據(jù)各個(gè)除2或除3單元的控 制信號(hào)Po、P1.....Pn-!產(chǎn)生不同的分頻數(shù)N，η和N均為整數(shù)；控制邏輯電路，用于接收選擇邏輯電路中各個(gè)或門的輸出信號(hào)以及mod信號(hào)，用 以產(chǎn)生控制分頻器工作的模選擇信號(hào)，使得可編程小數(shù)分頻器在一個(gè)完整的輸出信號(hào)周期 內(nèi)，(N+0. 5)分頻模式比N分頻模式多出半個(gè)時(shí)鐘周期；選擇邏輯電路，用于將由除2或除3單元串接構(gòu)成的異步計(jì)數(shù)器的分頻數(shù)N的可 編程范圍從{2n，2n+1-l}拓寬至{l，2n+1-l}。上述方案中，所述選擇邏輯電路包括η個(gè)二選一選擇器和η個(gè)或門，其中，η為異 步計(jì)數(shù)器中除2或除3單元的個(gè)數(shù)。上述方案中，所述二選一選擇器的輸出與選擇控制信號(hào)SiG = 1，2，. . .，η)或操 作之后，結(jié)果輸出給控制邏輯電路。上述方案中，所述二選一選擇器的輸出是或門的輸入之一，也是下一級二選一選 擇器的輸入之一以及是下一級除2或除3單元的輸入；其中，最后一級二選一選擇器的輸出 是或門的輸入之一，也是可編程小數(shù)分頻器的輸出。上述方案中，所述控制邏輯電路接收mod信號(hào)以及選擇邏輯電路中各個(gè)或門的輸 出信號(hào)，通過與非操作，產(chǎn)生模選擇信號(hào)。上述方案中，所述選擇控制信號(hào)Sp S2.....Sn與除2或除3單元的控制信號(hào)(Pp
P1.....Pm)、mod信號(hào)及分頻N或(N+0. 5)之間的關(guān)系如下表所示 其中“ X ”代表任意值。為達(dá)到上述目的，本發(fā)明提供了一種可編程小數(shù)分頻器，包括1分頻或1. 5分頻的分頻器，用于根據(jù)模選擇信號(hào)選擇1分頻工作模式或者1. 5分 頻工作模式；由多個(gè)D觸發(fā)器串接構(gòu)成的異步計(jì)數(shù)器；
控制邏輯電路，接收選擇邏輯電路中各個(gè)或門的輸出信號(hào)以及mod信號(hào)，用以產(chǎn) 生控制1分頻或1. 5分頻的分頻器工作的模選擇信號(hào)，使得可編程小數(shù)分頻器在一個(gè)完整 的輸出信號(hào)周期內(nèi)，(N+0.5)分頻模式比N分頻模式多出半個(gè)時(shí)鐘周期，N為整數(shù)；選擇邏輯電路，用于實(shí)現(xiàn)由D觸發(fā)器串接構(gòu)成的異步計(jì)數(shù)器的分頻數(shù)N的動(dòng)態(tài)設(shè)定。上述方案中，所述選擇邏輯電路包括η個(gè)二選一選擇器和η個(gè)或門，其中，η為異 步計(jì)數(shù)器中D觸發(fā)器的個(gè)數(shù)。上述方案中，所述二選一選擇器的輸出與選擇控制信號(hào)SiG = 1，2，. . .，η)或操 作之后，結(jié)果輸出給控制邏輯電路，η為整數(shù)。上述方案中，所述二選一選擇器的輸出是或門的輸入之一，也是下一級二選一選 擇器的輸入之一以及是下一級D觸發(fā)器的輸入。其中，最后一級二選一選擇器的輸出是或 門的輸入之一，也是可編程小數(shù)分頻器的輸出。上述方案中，所述控制邏輯電路接收mod信號(hào)以及選擇邏輯電路中各個(gè)或門的輸 出信號(hào)，通過與非操作，產(chǎn)生模選擇信號(hào)。上述方案中，所述選擇控制信號(hào)Sp S2.....Sn與mod信號(hào)及分頻N或(N+0. 5)之
間的關(guān)系如下表所示 (三)有益效果本發(fā)明所提供的可編程小數(shù)分頻器可以實(shí)現(xiàn)N分頻和(N+0. 5)分頻及N值的動(dòng)態(tài) 設(shè)定。其應(yīng)用在小數(shù)N頻率綜合器中，可使得小數(shù)N頻率綜合器產(chǎn)生更低的量化誤差和更 低的相位噪聲。


圖1為傳統(tǒng)的鎖相環(huán)結(jié)構(gòu)示意圖。
圖2為采用雙模預(yù)分頻技術(shù)的整數(shù)分頻器。圖3為由多個(gè)除2或除3單元串聯(lián)構(gòu)成的多模整數(shù)分頻器。圖4為圖3中除2或除3單元的電路結(jié)構(gòu)示意圖。圖5為小數(shù)N頻率綜合器示意圖。圖6為傳統(tǒng)的小數(shù)分頻器。圖7為本發(fā)明實(shí)施例的可編程小數(shù)分頻器。圖8為本發(fā)明另一實(shí)施例的可編程小數(shù)分頻器。圖9為本發(fā)明另一實(shí)施例的可編程小數(shù)分頻器。圖10為雙邊沿觸發(fā)D觸發(fā)器結(jié)構(gòu)示意圖。圖11為另一雙邊沿觸發(fā)D觸發(fā)器結(jié)構(gòu)示意圖。圖12A為本發(fā)明實(shí)施例的可編程小數(shù)分頻器具體舉例圖。圖12B為對應(yīng)于圖12A，當(dāng)PtlP1 = OUmod = 0時(shí)各信號(hào)的仿真波形圖。圖12C為對應(yīng)于圖12A，當(dāng)PtlP1 = OUmod = 1時(shí)各信號(hào)的仿真波形圖。圖13A為本發(fā)明另一實(shí)施例的可編程小數(shù)分頻器具體舉例圖。圖13B為對應(yīng)于圖13A，當(dāng)S1S2 = ICKPtl為任意值、P1 = Umod = 0時(shí)各信號(hào)的仿 真波形圖。圖13C為對應(yīng)于圖13A，當(dāng)S1S2 = 10、PQ為任意值、P1 = Umod = 1時(shí)各信號(hào)的仿 真波形圖。圖14A為本發(fā)明另一實(shí)施例的可編程小數(shù)分頻器具體舉例圖。圖14B為對應(yīng)于圖14A，當(dāng)S1S2S3 = 111、mod = 0時(shí)，各信號(hào)的仿真波形圖。圖14C為對應(yīng)于圖14A，當(dāng)S1S2S3 = 111、mod = 1時(shí)，各信號(hào)的仿真波形圖。圖14D為對應(yīng)于圖14A，當(dāng)S1S2S3 = 010、mod = 1時(shí)，各信號(hào)的仿真波形圖。圖14E為對應(yīng)于圖14A，當(dāng)S1S2S3 = 000、mod = 1時(shí)，各信號(hào)的仿真波形圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照 附圖，對本發(fā)明進(jìn)一步詳細(xì)說明。本發(fā)明所提供的可編程小數(shù)分頻器，可以實(shí)現(xiàn)N分頻，也可以實(shí)現(xiàn)(N+0. 5)分頻， 小數(shù)分頻器的分頻數(shù)N可以動(dòng)態(tài)設(shè)定、改變。本發(fā)明的小數(shù)分頻器采用到異步計(jì)數(shù)器，避免 了所有的分頻單元均工作在高頻狀態(tài)下，同時(shí)也降低了對輸入時(shí)鐘觸發(fā)驅(qū)動(dòng)能力的要求。本發(fā)明所提供的可編程小數(shù)分頻器如圖7所示。1分頻或1. 5分頻的分頻器70 中兩個(gè)雙邊沿觸發(fā)的D觸發(fā)器(701、702)可由輸入時(shí)鐘的上邊沿和下邊沿觸發(fā)，模選擇信 號(hào)的高、低電平分別決定了 1分頻或1. 5分頻的分頻器70在1分頻模式或1. 5分頻模式下 工作。1分頻或1. 5分頻的分頻器70的輸出作為異步計(jì)數(shù)器72中第一級除2或除3單元 721的時(shí)鐘輸入，后續(xù)除2或除3單元的時(shí)鐘輸入均為前一級除2或除3單元的分頻輸出，
異步計(jì)數(shù)器72的分頻數(shù)N可由各個(gè)除2或除3單元的控制信號(hào)P1.....Plri動(dòng)態(tài)設(shè)定。控
制邏輯電路71接收異步計(jì)數(shù)器72各串接除2或除3單元的輸出信號(hào)以及mod信號(hào)，經(jīng)過 與非操作產(chǎn)生模選擇信號(hào)。在一個(gè)完整的輸出信號(hào)周期中，mode為高電平時(shí)，小數(shù)分頻器 的輸出比mode為低電平時(shí)多出0. 5個(gè)周期，即mode為低電平時(shí)，小數(shù)分頻器工作在N分頻模式下，mode為高電平時(shí)，小數(shù)分頻器工作在(N+0. 5)分頻模式下。本發(fā)明另提供了如圖8所示的可編程小數(shù)分頻器。1分頻或1. 5分頻的分頻器70 中兩個(gè)雙邊沿觸發(fā)的D觸發(fā)器(701、702)可由輸入時(shí)鐘的上邊沿和下邊沿觸發(fā)，模選擇信 號(hào)的高、低電平分別決定了 1分頻或1. 5分頻的分頻器70在1分頻模式或1. 5分頻模式下 工作。1分頻或1. 5分頻的分頻器70的輸出作為異步計(jì)數(shù)器72中第一級除2或除3單元 721的時(shí)鐘輸入，后續(xù)除2或除3單元的時(shí)鐘輸入均為選擇邏輯電路中前一級二選一選擇
器的輸出，異步計(jì)數(shù)器72的分頻數(shù)N可由各個(gè)除2或除3單元的控制信號(hào)P1.....Plri及
選擇控制信號(hào)S1、S2.....Sn動(dòng)態(tài)決定?？刂七壿嬰娐?1接收選擇邏輯電路80中各個(gè)或門
的輸出信號(hào)以及mod信號(hào)，經(jīng)過與非操作產(chǎn)生模選擇信號(hào)。在一個(gè)完整的輸出信號(hào)周期中， mode為高電平時(shí)，小數(shù)分頻器的輸出比mode為低電平時(shí)多出0. 5個(gè)周期。選擇邏輯電路的 引入使得由除2或除3單元串接構(gòu)成的異步計(jì)數(shù)器的分頻數(shù)N的可編程范圍從{2n，2n+1-l} 拓寬至{l，2n+1-l}。本發(fā)明亦提供了如圖9所示的可編程小數(shù)分頻器。1分頻或1. 5分頻的分頻器70 中兩個(gè)雙邊沿觸發(fā)的D觸發(fā)器(701、702)可由輸入時(shí)鐘的上邊沿和下邊沿觸發(fā)，模選擇信 號(hào)的高、低電平分別決定了 1分頻或1. 5分頻的分頻器70在1分頻模式或1. 5分頻模式 下工作。1分頻或1. 5分頻的分頻器70的輸出作為異步計(jì)數(shù)器90中第一級D觸發(fā)器901 的時(shí)鐘輸入，后續(xù)D觸發(fā)器的時(shí)鐘輸入均來自于選擇邏輯電路中前一級二選一選擇器的輸
出，異步計(jì)數(shù)器90的分頻數(shù)N可由各個(gè)選擇控制信號(hào)S”S2.....Sn動(dòng)態(tài)設(shè)定?？刂七壿嬰?br> 路71接收選擇邏輯電路80中各個(gè)或門的輸出信號(hào)以及mod信號(hào)，經(jīng)過與非操作產(chǎn)生模選 擇信號(hào)。在一個(gè)完整的輸出信號(hào)周期中，mode為高電平時(shí)，小數(shù)分頻器的輸出比mode為低 電平時(shí)多出0. 5個(gè)周期。選擇邏輯電路80的引入使得由D觸發(fā)器串接構(gòu)成的異步計(jì)數(shù)器 90的分頻數(shù)N實(shí)現(xiàn)了可編程。通過串接更多的D觸發(fā)器，分頻數(shù)N的可編程范圍可以得到 拓寬。下面通過具體實(shí)施例結(jié)合附圖對本發(fā)明的可編程小數(shù)分頻器做進(jìn)一步詳細(xì)的描 述。實(shí)施例一圖7所示的可編程小數(shù)分頻器主要由三大部分組成1分頻或1. 5分頻 的分頻器70、控制邏輯電路71和異步計(jì)數(shù)器72。1分頻或1. 5分頻的分頻器70結(jié)構(gòu)類似于傳統(tǒng)的2分頻或3分頻的分頻器結(jié)構(gòu)， 只是其中的單邊沿D觸發(fā)器改換成了現(xiàn)在的雙邊沿觸發(fā)D觸發(fā)器(701、702)。雙邊沿觸發(fā) D觸發(fā)器(701、702)可采用如圖10或如圖11所示的結(jié)構(gòu)(但不局限于圖10和圖11的結(jié) 構(gòu))，包括了兩個(gè)D鎖存器(分別由高、低電平觸發(fā))和一個(gè)二選一的選擇器。在1分頻或 1.5分頻的分頻器70中除了雙邊沿觸發(fā)的D觸發(fā)器(701、702)之外，還包括了或門703及 與非門704。當(dāng)模選擇信號(hào)為高電平時(shí)，或門703的輸出永遠(yuǎn)為高電平，則雙邊沿觸發(fā)D觸 發(fā)器702的輸出永遠(yuǎn)為高電平，與非門704的輸出由雙邊沿觸發(fā)D觸發(fā)器701的輸出決定， 即雙邊沿觸發(fā)D觸發(fā)器702的作用被“屏蔽”掉了。1分頻或1. 5分頻的分頻器70簡化成 雙邊沿觸發(fā)D觸發(fā)器701在時(shí)鐘elk驅(qū)動(dòng)下，其輸出經(jīng)反相后輸入到本身的輸入端，實(shí)現(xiàn)1 分頻的功能；當(dāng)模選擇信號(hào)為低電平時(shí)，由于雙邊沿觸發(fā)D觸發(fā)器702的引入以及與非門 704的作用，使得1分頻或1. 5分頻的分頻器70在一個(gè)完整的周期內(nèi)，其輸出信號(hào)被抑制了 半個(gè)周期，即1分頻或1. 5分頻的分頻器70工作在小數(shù)1. 5分頻模式下。
異步計(jì)數(shù)器72采用傳統(tǒng)的由除2或除3單元(721、722、723)等串接構(gòu)成的整數(shù) 分頻器結(jié)構(gòu)，其中的除2或除3單元可采用如圖4所示的結(jié)構(gòu)(不局限于圖4的結(jié)構(gòu))。異 步計(jì)數(shù)器72中第一級除2或除3單元721的時(shí)鐘輸入來自于1分頻或1. 5分頻的分頻器 70的輸出，后續(xù)的除2或除3單元的時(shí)鐘輸入均來自于前一級除2或除3單元的分頻輸出。 而前一級的Modejn信號(hào)來自于后一級Mode_out信號(hào)，其中第一級的Mode_out端懸空，最 后一級的Modejn端接高電平。異步計(jì)數(shù)器72實(shí)現(xiàn)了可編程小數(shù)分頻器的分頻比N，N值 由控制信號(hào)P1.....Pn^1動(dòng)態(tài)設(shè)置，它們的關(guān)系為N = P0+2 X Pi+22 X P2+... +2n_2Pn_2+2n_1Pn_1+2n例如，若除2或除3單元的個(gè)數(shù)η為S^tlP1P2 = 000時(shí)，N = 8 ；當(dāng)PtlP1P2= 111時(shí)， N = 15。控制邏輯電路71由多輸入與非門711 (或者是由與非門的樹狀結(jié)構(gòu))構(gòu)成。控制 邏輯電路71接收異步計(jì)數(shù)器72各串接除2或除3單元的輸出信號(hào)以及mod信號(hào)，并對其 進(jìn)行與非操作。當(dāng)其中某一個(gè)除2或除3單元的輸出為低電平或mod為低電平時(shí)，模選擇 信號(hào)為高電平；當(dāng)各串接除2或除3單元的輸出均為高電平，且mod為高電平時(shí)，模選擇信 號(hào)為低電平。當(dāng)mod為低電平時(shí)，模選擇信號(hào)永遠(yuǎn)為高電平，1分頻或1. 5分頻的分頻器70永遠(yuǎn) 工作在1分頻模式下，因此可編程小數(shù)分頻器的分頻數(shù)為整數(shù)N ；當(dāng)mod為高電平時(shí)，一旦 異步計(jì)數(shù)器72中各個(gè)串接除2或除3單元的輸出均為高電平，模選擇信號(hào)將產(chǎn)生一個(gè)低電 平脈沖，使得1分頻或1. 5分頻的分頻器70的分頻比暫時(shí)為1. 5。當(dāng)1分頻或1. 5分頻的 分頻器70產(chǎn)生下一個(gè)輸出而改變異步計(jì)數(shù)器72中第一級除2或除3單元721的輸出時(shí)， 模選擇信號(hào)又回到高電平，1分頻或1. 5分頻的分頻器70的分頻比也變?yōu)?。所以，在一個(gè) 完整的可編程小數(shù)分頻器的輸出信號(hào)周期內(nèi)，mod為高電平條件下的分頻數(shù)比mod為低電 平條件下多半個(gè)輸入時(shí)鐘周期，即為(N+0. 5)。圖12A為本發(fā)明實(shí)施例的可編程小數(shù)分頻器，圖示中與圖7相對應(yīng)的電路或元件， 使用相同的標(biāo)號(hào)來標(biāo)示，其功能不再贅述。對于除2或除3單元的個(gè)數(shù)η為2，當(dāng)PtlP1 = 00 時(shí)，實(shí)現(xiàn)4或4. 5分頻；當(dāng)P0P1 = 10時(shí)，實(shí)現(xiàn)5或5. 5分頻；當(dāng)P0P1 = 01時(shí)，實(shí)現(xiàn)6或6. 5 分頻；當(dāng)P0P1 = 11時(shí)，實(shí)現(xiàn)7或7. 5分頻。圖12Β為PtlP1 = OUmod = O時(shí)各信號(hào)的仿真 波形。圖12C為PtlP1 = 01、mod=l時(shí)各信號(hào)的仿真波形。圖12Β和圖12C中貫穿各信號(hào) 的虛線代表可編程小數(shù)分頻器輸出fout的周期，其分別對應(yīng)至輸入時(shí)鐘的6個(gè)周期和6. 5 個(gè)周期。實(shí)施例二 圖8所示的可編程小數(shù)分頻器主要由四大部分組成1分頻或1. 5分頻 的分頻器70、控制邏輯電路71和異步計(jì)數(shù)器72和選擇邏輯電路80。選擇邏輯電路80包括了或門801、802、803等，二選一選擇器804、805、806等?？?制邏輯電路71接收選擇邏輯電路80各個(gè)或門的輸出信號(hào)以及mod信號(hào)，并對其進(jìn)行與非 操作。當(dāng)其中某一個(gè)或門的輸出為低電平或mod為低電平時(shí)，模選擇信號(hào)為高電平，1分頻 或1. 5分頻的分頻器70工作在1分頻模式下；當(dāng)各或門的輸出均為高電平，且mod為高電 平時(shí)，模選擇信號(hào)為低電平，1分頻或1. 5分頻的分頻器70工作在1. 5分頻模式下。圖示中 與圖7相對應(yīng)的電路或元件，使用相同的標(biāo)號(hào)來標(biāo)示，其功能不再贅述。如之前所說，異步計(jì)數(shù)器72實(shí)現(xiàn)了可編程小數(shù)分頻器的分頻比N，N值由控制信號(hào)P1.....Plri動(dòng)態(tài)決定，它們的關(guān)系為 其分頻數(shù)N的取值范圍僅為{2n，2n+1_l}。從以上關(guān)系不難發(fā)現(xiàn)，對于傳統(tǒng)的由除 2或除3單元串接而成的整數(shù)分頻器的分頻比下限2"受制于除2或除3單元的個(gè)數(shù)η。若 能夠動(dòng)態(tài)設(shè)定整數(shù)分頻器中除2或除3單元的個(gè)數(shù)，那么其下限2η也可以動(dòng)態(tài)設(shè)定。為此， 本實(shí)例設(shè)計(jì)了選擇邏輯電路80，它可以在保持異步計(jì)數(shù)器72中除2或除3單元個(gè)數(shù)不變 的基礎(chǔ)上，動(dòng)態(tài)地選擇除2或除3單元工作的個(gè)數(shù)，從而使得異步計(jì)數(shù)器72的分頻數(shù)N拓
寬至{1，2η+1-1}。比如①選擇控制信號(hào)S1J2.....Sn_2均為高電平，SlriJn為低電平，那么
在異步計(jì)數(shù)器72中只有第(n-1)個(gè)和第η個(gè)除2或除3單元能夠正常工作，其余除2或除
3單元通過二選一選擇器被“屏蔽”，S1, S2.....Sn_2的高電平通過或門“屏蔽” 了相應(yīng)選擇
器的輸出對模選擇信號(hào)的影響。此時(shí)，可編程小數(shù)分頻器可根據(jù)控制信號(hào)Pn_2、Plri的不同 取值實(shí)現(xiàn)4或4. 5分頻、5或5. 5分頻、6或6. 5分頻和7或7. 5分頻；②當(dāng)所有的選擇控制
信號(hào)S” S2.....Sn均為高電平，那么通過二選一選擇器，異步計(jì)數(shù)器72中所有的除2或除
3單元均被“屏蔽”，SpS2.....Sn的高電平通過或門“屏蔽” 了相應(yīng)選擇器的輸出對模選擇
信號(hào)的影響，1分頻或1. 5分頻的分頻器70的輸出直接輸出至f。ut，亦即可編程小數(shù)分頻器 實(shí)現(xiàn)1或1.5分頻。選擇控制信號(hào)S。S2.....Sn與除2或除3單元的控制信號(hào)此、P1.....Plri) ,mod
信號(hào)及分頻N或(N+0. 5)之間的關(guān)系如下表所示
N或 Ν+0.5SlS2...Sn-ISnPOPl…Ρη-2Pn-Imod11111XXXXX01.51111XXXXX121110XXXX002.51110XXXX0131110XXXX103.51110XXXX11...N000011110Ν+0.5000011111其中“ X ”代表任意值。圖13A為本發(fā)明實(shí)施例的可編程小數(shù)分頻器，圖示中與圖8相對應(yīng)的電路或元件， 使用相同的標(biāo)號(hào)來標(biāo)示，其功能不再贅述。對于除2或除3單元的個(gè)數(shù)η為2 ①當(dāng)S1S2 = 11、PQ、P1為任意值時(shí)，實(shí)現(xiàn)1或1. 5分頻。②當(dāng)S1S2 = 10、P0為任意值、P1 = 0時(shí)，實(shí)現(xiàn)2 或2. 5分頻；當(dāng)S1S2 = 10,P0為任意值、P1 = 1時(shí)，實(shí)現(xiàn)3或3. 5分頻。③當(dāng)S1S2 = OCKP0P1
13=00時(shí)，實(shí)現(xiàn)4或4. 5分頻；當(dāng)S1S2 = OCKPciP1 = 10時(shí)，實(shí)現(xiàn)5或5.5分頻；當(dāng)S1S2 = 00、 PtlP1 = 01時(shí)，實(shí)現(xiàn)6或6. 5分頻；當(dāng)S1S2 = OCKPciP1 = 11時(shí)，實(shí)現(xiàn)7或7. 5分頻。圖13B為 當(dāng)S1S2 = 10,P0為任意值、P1 = Umod = 0時(shí)各信號(hào)的仿真波形。圖13C為當(dāng)S1S2 = 10、PQ 為任意值、P1 = Umod = 1時(shí)各信號(hào)的仿真波形。圖13B和圖13C中貫穿各信號(hào)的虛線代 表可編程小數(shù)分頻器輸出fout的周期，其分別對應(yīng)至輸入時(shí)鐘的3個(gè)周期和3. 5個(gè)周期。實(shí)施例三圖9所示的可編程小數(shù)分頻器主要由四大部分組成1分頻或1. 5分頻 的分頻器70、控制邏輯電路71和異步計(jì)數(shù)器90和選擇邏輯電路80。其中的異步計(jì)數(shù)器90 包括了 D觸發(fā)器901、902、903等，每個(gè)D觸發(fā)器的反相輸出端連接至自身的輸入端，除第一 級D觸發(fā)器901是由1分頻或1. 5分頻的分頻器70的輸出做為驅(qū)動(dòng)時(shí)鐘外，其余的D觸發(fā) 器的驅(qū)動(dòng)時(shí)鐘均由其前一級二選一選擇器的輸出提供。每一個(gè)D觸發(fā)器實(shí)現(xiàn)2分頻的功能。
選擇控制電路80根據(jù)選擇控制信號(hào)Sp S2.....Sn決定“屏蔽”掉異步計(jì)數(shù)器90中D觸發(fā)
器的個(gè)數(shù)，從而實(shí)現(xiàn)分頻數(shù)N的可動(dòng)態(tài)設(shè)定。圖示中與圖8相對應(yīng)的電路或元件，使用相同 的標(biāo)號(hào)來標(biāo)示，其功能不再贅述。異步計(jì)數(shù)器90的分頻數(shù)N即本實(shí)施例的可編程小數(shù)分頻器的分頻比，N與異步計(jì) 數(shù)器90中D觸發(fā)器的個(gè)數(shù)η存在以下關(guān)系N = 2η從上述關(guān)系式可知，若能夠動(dòng)態(tài)設(shè)定異步計(jì)數(shù)器90中D觸發(fā)器的個(gè)數(shù)，那么N值 便可以動(dòng)態(tài)設(shè)定。為此，本實(shí)施例設(shè)計(jì)了選擇邏輯電路80，它可以在保持異步計(jì)數(shù)器90中 D觸發(fā)器個(gè)數(shù)不變的基礎(chǔ)上，動(dòng)態(tài)地選擇D觸發(fā)器工作的個(gè)數(shù)，從而使得異步計(jì)數(shù)器90的分
頻數(shù)N可編程實(shí)現(xiàn)。比如①當(dāng)所有的選擇控制信號(hào)S1A2.....Sn均為高電平，那么通過二
選一選擇器，異步計(jì)數(shù)器90中所有的D觸發(fā)器均被“屏蔽”，S1, S2.....Sn的高電平通過或
門“屏蔽”了相應(yīng)選擇器的輸出對模選擇信號(hào)的影響，1分頻或1. 5分頻的分頻器70的輸出
直接輸出至f。ut，亦即可編程小數(shù)分頻器實(shí)現(xiàn)1或1. 5分頻；②選擇控制信號(hào)Sp S2.....Sn
中任意兩個(gè)為低電平，其余為高電平，那么在異步計(jì)數(shù)器90中只有兩個(gè)D觸發(fā)器能夠正常 工作，其余D觸發(fā)器通過二選一選擇器被“屏蔽”，同時(shí)高電平的選擇控制信號(hào)通過或門“屏 蔽” 了相應(yīng)選擇器的輸出對模選擇信號(hào)的影響。此時(shí)，可編程小數(shù)分頻器實(shí)現(xiàn)4或4. 5分 頻。選擇控制信號(hào)S1J2.....Sn與mod信號(hào)及分頻N或(N+0. 5)之間的關(guān)系如下表所
示 圖14A為本發(fā)明實(shí)施例的可編程小數(shù)分頻器，圖示中與圖9相對應(yīng)的電路或元件， 使用相同的標(biāo)號(hào)來標(biāo)示，其功能不再贅述。①對于S1S2S3= 111，當(dāng)mod = 0時(shí)，可編程小數(shù) 分頻器實(shí)現(xiàn)1分頻，各信號(hào)的仿真波形如圖14B所示；當(dāng)mod = 1時(shí)，可編程小數(shù)分頻器實(shí) 現(xiàn)1. 5分頻，各信號(hào)的仿真波形如圖14C所示。②對于S1S2S3 = 010，當(dāng)mod = 1時(shí)，可編程 小數(shù)分頻器實(shí)現(xiàn)4. 5分頻，各信號(hào)的仿真波形如圖14D所示。③對于S1S2S3 = 000,當(dāng)mod =1時(shí)，可編程小數(shù)分頻器實(shí)現(xiàn)8. 5分頻，各信號(hào)的仿真波形如圖14E所示。對于小數(shù)N頻率綜合器，其量化步長取決于最小分頻分辨率。本發(fā)明三個(gè)實(shí)施例 的最小分頻分辨率可達(dá)到0. 5，而傳統(tǒng)整數(shù)分頻器的分辨率為1，本發(fā)明三個(gè)實(shí)施例的量化 步長為傳統(tǒng)整數(shù)分頻器的一半，所以可使得小數(shù)N頻率綜合器產(chǎn)生更低的量化誤差和更低 的相位噪聲，理論上可使噪聲減小6dB。綜上所述，本發(fā)明的可編程小數(shù)分頻器適用于(但不限定)于鎖相環(huán)電路(PLL) 中，既可以實(shí)現(xiàn)N分頻，也可以實(shí)現(xiàn)(N+0.5)分頻。分頻比N可動(dòng)態(tài)設(shè)定、改變，從而拓寬了 分頻器的分頻范圍。以上所述的具體實(shí)施例，對本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳 細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡 在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保 護(hù)范圍之內(nèi)。
權(quán)利要求
一種可編程小數(shù)分頻器，其特征在于，包括分頻器，用于根據(jù)模選擇信號(hào)選擇1分頻工作模式或者選擇1.5分頻工作模式；異步計(jì)數(shù)器，由多個(gè)除2或除3單元串接構(gòu)成，用于根據(jù)各個(gè)除2或除3單元的控制信號(hào)P0、P1、...、Pn 1產(chǎn)生不同的分頻數(shù)N，n和N均為整數(shù)；控制邏輯電路，用于接收異步計(jì)數(shù)器各串接除2或除3單元的輸出信號(hào)以及mod信號(hào)，用以產(chǎn)生控制分頻器工作的模選擇信號(hào)，使得可編程小數(shù)分頻器在一個(gè)完整的輸出信號(hào)周期內(nèi)，(N+0.5)分頻模式比N分頻模式多出半個(gè)時(shí)鐘周期。
2.根據(jù)權(quán)利要求1所述的可編程小數(shù)分頻器，其特征在于，所述分頻器包括兩個(gè)雙邊 沿D觸發(fā)器，該雙邊沿D觸發(fā)器由輸入時(shí)鐘脈沖的上邊沿和下邊沿所觸發(fā)。
3.根據(jù)權(quán)利要求1所述的可編程小數(shù)分頻器，其特征在于，所述分頻器在模選擇信號(hào) 為高電平時(shí)工作在整數(shù)1分頻模式下，在模選擇信號(hào)為低電平時(shí)工作在小數(shù)1. 5分頻模式 下，在小數(shù)1. 5分頻模式下該分頻器在一個(gè)完整的周期內(nèi)，其輸出信號(hào)被抑制了半個(gè)周期。
4.根據(jù)權(quán)利要求1所述的可編程小數(shù)分頻器，其特征在于，所述控制邏輯電路包括一 個(gè)多輸入的與非門或者是多個(gè)與非門的樹結(jié)構(gòu)，用于實(shí)現(xiàn)各串接除2或除3單元的輸出信 號(hào)以及mod信號(hào)的與非操作，當(dāng)其中某一個(gè)除2或除3單元的輸出為低電平或mod為低電 平時(shí)，模選擇信號(hào)為高電平；當(dāng)各串接除2或除3單元的輸出均為高電平，且mod為高電平 時(shí)，模選擇信號(hào)為低電平。
5.根據(jù)權(quán)利要求4所述的可編程小數(shù)分頻器，其特征在于當(dāng)mod為低電平時(shí)，模選擇 信號(hào)永遠(yuǎn)為高電平，因此N或(N+0. 5)分頻器的分頻數(shù)為整數(shù)N;當(dāng)mod為高電平時(shí)，一旦 異步計(jì)數(shù)器各串接除2或除3單元的輸出均為高電平，模選擇信號(hào)將產(chǎn)生一個(gè)低電平脈沖， 使得1分頻或1. 5分頻的分頻器的分頻比暫時(shí)為1. 5，當(dāng)1分頻或1. 5分頻的分頻器產(chǎn)生 下一個(gè)輸出而改變異步計(jì)數(shù)器中、與1分頻或1. 5分頻的分頻器輸出直接連接的除2或除 3單元的輸出時(shí)，模選擇信號(hào)又回到高電平，1分頻或1. 5分頻的分頻器的分頻比也變?yōu)? ； 所以，在一個(gè)完整的輸出信號(hào)周期內(nèi)，mod為高電平條件下的可編程小數(shù)分頻器的分頻數(shù)比 mod為低電平條件下多半個(gè)輸入時(shí)鐘周期。
6.根據(jù)權(quán)利要求1所述的可編程小數(shù)分頻器，其特征在于，所述異步計(jì)數(shù)器根據(jù)各個(gè)除2或除3單元的控制信號(hào)PpP1.....Plri產(chǎn)生分頻數(shù)N，N與各個(gè)控制信號(hào)Pc^P1.....Plri具有以下關(guān)系N = Pc^XPp2XP2+…+2n_2Pn_2，+ZlriPn-^n，其中η為串接的除2或除3單元的個(gè)數(shù)，P0為第一個(gè)除2或除3單元的控制信號(hào)，類推P1.....Plri依次為后續(xù)的各個(gè)除2或除3單元的控制信號(hào)；結(jié)合mod信號(hào)和&、P1.....Plri控制信號(hào)，該可編程小數(shù)分頻器能夠?qū)崿F(xiàn)N分頻或(N+0. 5)分頻。
7.根據(jù)權(quán)利要求1所述的可編程小數(shù)分頻器，其特征在于，所述除2或除3單元有三個(gè) 輸入端和兩個(gè)輸出端，分別是時(shí)鐘輸入Fin、控制信號(hào)輸入P、?？刂戚斎隡odejn、模控制 輸出Mode_out和分頻輸出Fout ；其中，后一級除2或除3單元的?？刂戚敵鯩ode_out連 接至前一級除2或除3單元的模控制輸入Modejn，第一級除2或除3單元的?？刂戚敵?Mode_out懸空，最后一級除2或除3單元的?？刂戚斎隡odejn接高電平。
8.根據(jù)權(quán)利要求7所述的可編程小數(shù)分頻器，其特征在于在?？刂戚斎隡odejn為 低電平時(shí)，不論控制信號(hào)輸入P是高電平或低電平，除2或除3單元實(shí)現(xiàn)除2功能；當(dāng)?？?制輸入Modejn為高電平、且控制信號(hào)輸入P為低電平時(shí)，除2或除3單元實(shí)現(xiàn)除2功能；當(dāng)?？刂戚斎隡odejn為高電平、且控制信號(hào)輸入P為高電平時(shí)，除2或除3單元實(shí)現(xiàn)除3 功能。
9.一種可編程小數(shù)分頻器，其特征在于，包括分頻器，用于根據(jù)模選擇信號(hào)選擇1分頻工作模式或者選擇1. 5分頻工作模式；異步計(jì)數(shù)器，由多個(gè)除2或除3單元串接構(gòu)成，用于根據(jù)各個(gè)除2或除3單元的控制信 號(hào)Po、P1.....Plri產(chǎn)生不同的分頻數(shù)N，η和N均為整數(shù)；控制邏輯電路，用于接收選擇邏輯電路中各個(gè)或門的輸出信號(hào)以及mod信號(hào)，用以產(chǎn) 生控制分頻器工作的模選擇信號(hào)，使得可編程小數(shù)分頻器在一個(gè)完整的輸出信號(hào)周期內(nèi)， (N+0. 5)分頻模式比N分頻模式多出半個(gè)時(shí)鐘周期；選擇邏輯電路，用于將由除2或除3單元串接構(gòu)成的異步計(jì)數(shù)器的分頻數(shù)N的可編程 范圍從{2n，2n+1-l}拓寬至{l，2n+1-l}。
10.根據(jù)權(quán)利要求9所述的可編程小數(shù)分頻器，其特征在于，所述選擇邏輯電路包括η 個(gè)二選一選擇器和η個(gè)或門，其中，η為異步計(jì)數(shù)器中除2或除3單元的個(gè)數(shù)。
11.根據(jù)權(quán)利要求9所述的可編程小數(shù)分頻器，其特征在于，所述二選一選擇器的輸出 與選擇控制信號(hào)SiG = 1，2，. . .，η)或操作之后，結(jié)果輸出給控制邏輯電路。
12.根據(jù)權(quán)利要求9所述的可編程小數(shù)分頻器，其特征在于，所述二選一選擇器的輸出 是或門的輸入之一，也是下一級二選一選擇器的輸入之一以及是下一級除2或除3單元的 輸入；其中，最后一級二選一選擇器的輸出是或門的輸入之一，也是可編程小數(shù)分頻器的輸 出ο
13.根據(jù)權(quán)利要求9所述的可編程小數(shù)分頻器，其特征在于，所述控制邏輯電路接收 mod信號(hào)以及選擇邏輯電路中各個(gè)或門的輸出信號(hào)，通過與非操作，產(chǎn)生模選擇信號(hào)。
14.根據(jù)權(quán)利要求9所述的可編程小數(shù)分頻器，其特征在于，所述選擇控制信號(hào)S”S2.....Sn與除2或除3單元的控制信號(hào)(PQ、P1.....PnJ、mod信號(hào)及分頻N或(N+0. 5)之間的關(guān)系如下表所示 其中“ X ”代表任意值。
15.一種可編程小數(shù)分頻器，其特征在于，包括1分頻或1. 5分頻的分頻器，用于根據(jù)模選擇信號(hào)選擇1分頻工作模式或者1. 5分頻工 作模式；由多個(gè)D觸發(fā)器串接構(gòu)成的異步計(jì)數(shù)器；控制邏輯電路，接收選擇邏輯電路中各個(gè)或門的輸出信號(hào)以及mod信號(hào)，用以產(chǎn)生控 制1分頻或1. 5分頻的分頻器工作的模選擇信號(hào)，使得可編程小數(shù)分頻器在一個(gè)完整的輸 出信號(hào)周期內(nèi)，(N+0. 5)分頻模式比N分頻模式多出半個(gè)時(shí)鐘周期，N為整數(shù)；選擇邏輯電路，用于實(shí)現(xiàn)由D觸發(fā)器串接構(gòu)成的異步計(jì)數(shù)器的分頻數(shù)N的動(dòng)態(tài)設(shè)定。
16.根據(jù)權(quán)利要求15所述的可編程小數(shù)分頻器，其特征在于，所述選擇邏輯電路包括η 個(gè)二選一選擇器和η個(gè)或門，其中，η為異步計(jì)數(shù)器中D觸發(fā)器的個(gè)數(shù)。
17.根據(jù)權(quán)利要求15所述的可編程小數(shù)分頻器，其特征在于，所述二選一選擇器的輸 出與選擇控制信號(hào)SiG = 1，2，. . .，η)或操作之后，結(jié)果輸出給控制邏輯電路，η為整數(shù)。
18.根據(jù)權(quán)利要求15所述的可編程小數(shù)分頻器，其特征在于，所述二選一選擇器的輸 出是或門的輸入之一，也是下一級二選一選擇器的輸入之一以及是下一級D觸發(fā)器的輸 入。其中，最后一級二選一選擇器的輸出是或門的輸入之一，也是可編程小數(shù)分頻器的輸 出ο
19.根據(jù)權(quán)利要求15所述的可編程小數(shù)分頻器，其特征在于，所述控制邏輯電路接收 mod信號(hào)以及選擇邏輯電路中各個(gè)或門的輸出信號(hào)，通過與非操作，產(chǎn)生模選擇信號(hào)。
20.根據(jù)權(quán)利要求17所述的可編程小數(shù)分頻器，其特征在于，所述選擇控制信號(hào)S” S2.....Sn與mod信號(hào)及分頻N或(N+0. 5)之間的關(guān)系如下表所示
全文摘要
本發(fā)明公開了一種可編程小數(shù)分頻器，包括分頻器，用于根據(jù)模選擇信號(hào)選擇1分頻工作模式或者選擇1.5分頻工作模式；異步計(jì)數(shù)器，由多個(gè)除2或除3單元串接構(gòu)成，用于根據(jù)各個(gè)除2或除3單元的控制信號(hào)P0、P1、...、Pn-1產(chǎn)生不同的分頻數(shù)N，n和N均為整數(shù)；控制邏輯電路，用于接收異步計(jì)數(shù)器各串接除2或除3單元的輸出信號(hào)以及mod信號(hào)，用以產(chǎn)生控制分頻器工作的模選擇信號(hào)，使得該分頻器在一個(gè)完整的輸出信號(hào)周期內(nèi)，(N+0.5)分頻模式比N分頻模式多出半個(gè)時(shí)鐘周期。本發(fā)明提供的可編程小數(shù)分頻器，在一個(gè)完整的輸出信號(hào)周期內(nèi)，(N+0.5)分頻模式比N分頻模式多出半個(gè)時(shí)鐘周期，并且，除了可以進(jìn)行N分頻和(N+0.5)分頻外，還可以對N值進(jìn)行可編程設(shè)定。
文檔編號(hào)H03K23/66GK101908883SQ200910085878
公開日2010年12月8日 申請日期2009年6月3日 優(yōu)先權(quán)日2009年6月3日
發(fā)明者張海英, 王小松, 黃水龍 申請人:中國科學(xué)院微電子研究所