專利名稱：快速循環(huán)冗余校驗編碼方法及裝置的制作方法
技術領域：
本發(fā)明涉及通信技術領域中編解碼技術，尤其涉及一種快速循環(huán)冗余校驗(CRC， Cyclic Redundancy Check)編碼方法及裝置。
背景技術：
CRC編碼是一種常用的錯誤檢測碼，寬帶碼分多址/時分_同步碼分多址/長期演 進系統(tǒng)(WCDMA/TD-SCDMA/LTE)等各版本的協(xié)議中都使用了多種不同長度的CRC編碼，以保 證各種傳輸格式下信息傳輸?shù)恼_性。CRC編碼是一種系統(tǒng)循環(huán)碼，編碼后的數(shù)據(jù)分為信息序列和校驗序列兩部分，信息 序列在左，校驗序列在右。CRC編碼作為一種循環(huán)碼，其校驗序列每循環(huán)一位，都可能作為某 一特定消息序列的校驗序列。現(xiàn)行的CRC編碼方法一般基于以下原理我們假設循環(huán)碼的生成多項式為g(x)，待編碼的信息多項式為U(X)，g(x)和u(x) 的次數(shù)分別為r和k-Ι，由于信息序列在左，校驗序列在右，碼多項式C(x)的第n-1次至n-k 次的系數(shù)是信息位，其余為校驗位，其中n-k等于r。因為碼多項式C(x) —定是生成多項式 的倍式，故有C (x) =u (χ) Xn_k+r (χ)三 0 | modg(x) (1.1)其中，aEb|m。d(m)表示a和b關于m同余。式(1. 1)中g(x) = x^g^x^+'-'+g^+l(1.2)是生成多項式；u (χ) = UhxH+Uh+...+U1X+!^ (1. 3)是信息多項式，Uk+Ukf……、叫是信息位，且r(x) = Γ^χ^^+Γ^χ^+'-'+Γ^+Γο (1.4)是校驗多項式，相應的系數(shù)是CRC編碼后輸入比特流的校驗位，由式(1. 1)可得r(x) = C(χ) +u(χ)xn_k ^ u(χ)xn_k|m dg(x) (1.5)由式(1.5)可知求CRC校驗位可以通過以g (χ)為模做除法的方式來實現(xiàn)，現(xiàn)行 CRC編碼器基本都是以該方法實現(xiàn)的。除法電路通常使用反饋移位寄存器來實現(xiàn)，圖1為現(xiàn)有用r級移位寄存器來實現(xiàn) 編碼的CRC編碼器結構示意圖，圖1中Drt為移位寄存器，gr_!為生成多項式g(x)的系數(shù)， Reg為寄存器。采用該結構的CRC編碼器每個時鐘只能處理1個輸入比特，對于大規(guī)模系統(tǒng) 來說，該電路系統(tǒng)開銷大，系統(tǒng)運行效率低。

發(fā)明內容
有鑒于此，本發(fā)明的主要目的在于提供一種快速CRC編碼方法及裝置，能夠在一 個時鐘對多個輸入比特進行CRC編碼，節(jié)省系統(tǒng)開銷，提高系統(tǒng)運行效率。
為達到上述目的，本發(fā)明的技術方案是這樣實現(xiàn)的本發(fā)明提供一種快速循環(huán)冗余校驗編碼方法，包括 將循環(huán)冗余校驗CRC編碼生成多項式映射生成r+Ι階轉移矩陣J，其中r為生成多 項式的最高次數(shù)；刪除所述r+Ι階轉移矩陣J的第一行以及第一列，獲得r階轉移矩陣T ；由所述r+1 階轉移矩陣J的第2至r+Ι行的第一列形成rX 1列矩陣S ；根據(jù)所得到的r階轉移矩陣T和r X 1列矩陣S，獲得CRC編碼的零輸入轉移矩陣 P和零狀態(tài)轉移矩陣Ω ；在輸入比特流前面添加空位比特，添加空位比特后的輸入比特流的比特個數(shù)為并 行運算位寬N的整數(shù)倍，N為大于1的正整數(shù)；根據(jù)所得到的零輸入轉移矩陣P、零狀態(tài)轉移矩陣Ω和添加空位比特后的輸入比 特流，獲得輸入比特流的CRC編碼校驗序列。上述技術方案中，所述r+Ι階轉移矩陣J的映射生成包括生成多項式的系數(shù)gk等于1時，將轉移矩陣J的第r+1-k行第1和第2列設置為 1，其中 k = 0,1,2,3, -r ；設置轉移矩陣J的第i行第i+Ι列設置為1，其中i = 2，3，. . . r。上述技術方案中，所述零輸入轉移矩陣P等于r階轉移矩陣T的N次方；所述零狀 態(tài)轉移矩陣Ω等于[TmS Tn_2S. ... TS S]。所述空位比特為N-mod(M，N)位，其中M為添加空位比特前輸入比特流的比特數(shù)。所述CRC編碼校驗序列通過下述公式獲得CK = PCim+Ω Ik，其中K為時鐘，K = 1、 2、. . . L/N, L為添加空位比特后的輸入比特流的比特數(shù)；初始時刻Ctl為rX 1的零矩陣；IK 為K時刻的N比特輸入序列，Ck代表K時刻的寄存器值。本發(fā)明還提供了一種快速CRC編碼裝置，包括轉移矩陣映射生成模塊、轉移矩陣 分解模塊、零輸入/零狀態(tài)轉移矩陣生成模塊、輸入比特流調整模塊、及編碼校驗序列計算 模塊；具體的轉移矩陣映射生成模塊，用于將CRC編碼生成多項式映射生成r+Ι階轉移矩陣，之 后將所述r+Ι階轉移矩陣發(fā)送給轉移矩陣分解模塊，其中r為生成多項式的最高次數(shù)；轉移矩陣分解模塊，用于分解得到的r+Ι階轉移矩陣，刪除所述r+1階轉移矩陣的 第一行以及第一列后獲得r階轉移矩陣，由所述r+Ι階轉移矩陣的第2至r+Ι行的第一列 形成rX 1列矩陣，之后將獲得的r階轉移矩陣及rX 1列矩陣發(fā)送給零輸入/零狀態(tài)轉移 矩陣生成模塊；零輸入/零狀態(tài)轉移矩陣生成模塊，用于根據(jù)得到的r階轉移矩陣及rX 1列矩 陣，獲得CRC編碼的零輸入轉移矩陣和零狀態(tài)轉移矩陣，之后將零輸入轉移矩陣、零狀態(tài)轉 移矩陣發(fā)送給編碼校驗序列計算模塊；輸入比特流調整模塊，用于在輸入比特流前面添加空位比特，添加空位比特后的 輸入比特流的比特個數(shù)為并行運算位寬的整數(shù)倍，之后將添加空位比特后的輸入比特流自 左邊開始按照并行運算位寬分段，依次發(fā)送給編碼校驗序列計算模塊；編碼校驗序列計算模塊，用于根據(jù)收到的零輸入轉移矩陣、零狀態(tài)轉移矩陣及分 段輸入比特流，進行循環(huán)運算獲得輸入比特流的CRC編碼校驗序列。
本發(fā)明的快速CRC編碼方法及裝置，具有以下主要優(yōu)點(1)采用并行運算方式，運算所需時鐘約為現(xiàn)有串行計算所需時鐘的1/N，提高了 運算效率，其中N為并行運算位寬；(2)矩陣參數(shù)采用類推的方式產(chǎn)生，運算位寬可拓展性強；(3)編碼矩陣的計算均在基帶芯片外完成，計算方式簡單方便；(4)硬件只需做加法、異或操作即可，易于實現(xiàn)。綜合以上優(yōu)點，與現(xiàn)有技術相比，本發(fā)明充分利用了 CRC編碼的特點，采用并行結 構，運算速度快，實現(xiàn)了魯棒的、高速并行的CRC編碼，便于硬件集成與實現(xiàn)，節(jié)省了電路系 統(tǒng)開銷，提高了系統(tǒng)的編碼效率。


圖1為現(xiàn)有用r級移位寄存器來實現(xiàn)編碼的CRC編碼器結構示意圖；圖2為r+Ι階轉移矩陣J分解為r階轉移矩陣T和r X 1列矩陣S的過程示意圖；圖3為本發(fā)明快速CRC編碼方法的實現(xiàn)流程示意圖；圖4為在輸入比特流前添加空位比特方法示意圖；圖5為本發(fā)明快速CRC編碼裝置的組成結構示意圖。
具體實施例方式本發(fā)明的基本思想是利用轉移矩陣的概念，由CRC編碼生成多項式映射生成 轉移矩陣，進而得到零輸入轉移矩陣和零狀態(tài)轉移矩陣，同時在輸入比特流前面添加空位 (dummy)比特，使添加空位比特后的輸入比特流的比特個數(shù)為并行運算位寬的整數(shù)倍，將 添加空位比特后的輸入比特流自左邊開始按照并行運算位寬分段，根據(jù)上述零輸入轉移矩 陣、零狀態(tài)轉移矩陣及自左開始每段輸入比特流進行循環(huán)運算，獲得輸入比特流的CRC編 碼校驗序列。本發(fā)明可以在WCDMA/TD-SCDMA/LTE等基帶芯片的CRC編碼單元中使用，節(jié)約CRC 編碼所需時鐘，提高芯片整體效率。本發(fā)明提供一種快速CRC編碼方法，圖3為本發(fā)明快速CRC編碼方法的實現(xiàn)流程 示意圖，如圖3所示，該快速CRC編碼方法包括以下步驟步驟1、將CRC編碼生成多項式映射生成r+Ι階轉移矩陣J，其中r為生成多項式 的最高次數(shù)；步驟2、刪除所述r+Ι階轉移矩陣J的第一行以及第一列，獲得r階轉移矩陣T ；由 所述r+Ι階轉移矩陣J的第2至r+Ι行的第一列形成r X 1列矩陣S ；步驟3、根據(jù)所得到的r階轉移矩陣T和r X 1列矩陣S，獲得CRC編碼的零輸入轉 移矩陣P和零狀態(tài)轉移矩陣Ω ；步驟4、在輸入比特流前面添加空位比特，添加空位比特后的輸入比特流的比特個 數(shù)為并行運算位寬N的整數(shù)倍，N為大于1的正整數(shù)；步驟5、根據(jù)所得到的零輸入轉移矩陣P、零狀態(tài)轉移矩陣Ω和添加空位比特后的 輸入比特流，獲得CRC編碼校驗序列。其中，步驟1中，所述CRC編碼生成多項式g(x) = Xr+gr_lXrt+…+glX+l映射生成r+Ι階轉移J，其中r為生成多項式g(x)的最高次數(shù)。生成多項式g(x)通過以下步驟映射生成轉移矩陣J 步驟a、轉移矩陣J的第1和r+Ι行設置為[1 1 0 0 0. . . 0]；步驟b、轉移矩陣J的第i行第i+Ι列設置為1，其中i = 2，3，. . . r ；步驟C、若生成多項式g(x)中&等于1，則將轉移矩陣J的第r+1-k行第1和第2 列設置為1，其中k= l，2，3，...r-l。步驟2中，所述矩陣分解是指將上述r+Ι階轉移矩陣J分解為一個r階轉移矩陣 T和一個r X 1列矩陣S，圖2為r+Ι階轉移矩陣J分解為r階轉移矩陣T和r X 1列矩陣S 的過程示意圖。步驟3中，所述零輸入轉移矩陣P為上述r階轉移矩陣T的N次方。由公式(2.3) 可知與矩陣P相乘的信息僅與當前寄存器狀態(tài)有關，和當前輸入信息無關，故矩陣P稱為 CRC編碼的零輸入轉移矩陣。為了便于硬件實現(xiàn)，還需將矩陣P對2取余，其運算表達式如 下P = mod (TN, 2) (2.1)其中，mod(a，b)表示a對b取余，N為CRC編碼并行運算位寬，N為大于1的正整數(shù)。進一步地，步驟3中所述零狀態(tài)轉移矩陣Ω為[Tn4S Tn_2S. ... TS S]。在后續(xù)說 明中可知與矩陣Ω相乘的信息僅與當前輸入信息有關，和當前寄存器狀態(tài)無關，故矩陣Ω 稱為CRC編碼的零狀態(tài)轉移矩陣。為了便于硬件實現(xiàn)，還需將Ω矩陣對2取余，其運算表 達式如下Ω = mod ([TN-1S Tn^2S.…TS S]，2) (2. 2)其中N為CRC編碼并行運算位寬。進一步地，步驟4中，所述輸入比特流為信息多項式的系數(shù)序列，添加空位比特是 指當輸入比特流的比特數(shù)M不是并行運算位寬N的整數(shù)倍時，需要在輸入比特流的最前面 添加N-mod(M，N)位0，得到比特數(shù)為L的比特流，參見圖4，為在輸入比特流前添加空位比 特方法示意圖。進一步地，步驟5中CRC編碼校驗序列的獲得具體為將比特數(shù)為L的輸入比特流 自左邊開始分為L/N段，每一段的比特數(shù)為N，則輸入比特流的CRC編碼校驗序列通過公式 (2. 3)循環(huán)運算獲得Ck =mod(rwC,_, + Jj T丨SiN_、_”!)
J=N- =mod(TNCK_l + \TN->S TN~ZS
TS S
-T1O
1N-h-
,2)
(2.3) = modCjPC^.j + ΩΙΚ, 2)
其中K為時鐘，K = 1，2，. . . L/N ；初始時刻Ctl為r X 1的零矩陣；P為零輸入轉移矩 陣，Ω為零狀態(tài)轉移矩陣，Ik為K時刻的N比特輸入序列，Cih代表K-I時刻的寄存器值，Ck 代表K時刻的寄存器值，以此類推，K = L/N時刻的寄存器值C^，即是CRC編碼校驗序列。為了便于描述，將硬件每個時鐘看成一次循環(huán)，其運算過程如下。for m = 1 1L/NY = mod (mod (P*C，2) +mod ( Ω *M ((m_l) *N+1: M*N)，2)，2)；
C = Y；end上述乘法器在硬件實現(xiàn)中用加法器實現(xiàn)即可，運算結束后寄存器C中的值即為輸 入序列的CRC校驗序列。 為了能使本發(fā)明的技術方案及其技術優(yōu)勢更加清晰，下面結合實施例進一步說明 本發(fā)明用于基帶芯片的快速CRC編碼方法。本實施例中，以WCDMA/TD-SCDMA/LTE中基帶芯片都用到的編碼長度為8的CRC編 碼為例，并行運算位寬N = 4，CRC編碼生成多項式gao(x) = x8+x7+x4+x3+x+l，信息多項式
U(X) = X13+X12+X9+X8+X5+X4+X2+X1 O本發(fā)明用于基帶芯片的快速CRC編碼方法包括步驟11、將CRC編碼生成多項式g。
(χ) = χ8+χ7+χ4+χ3+χ+1映射生成9階轉移矩 陣J:
其中9階轉移矩陣J通過以下步驟獲得
步驟al、將9階轉移矩陣的第1和9行設置為[1 1 0 0 0.
0]；
步驟bl、分別將9階轉移矩陣的第i行對應的第i+Ι列設置為1，其中i = 2,3, 4, ... 8 ；步驟Cl、其中g7，g4，g3，gl均為1，故將9階轉移矩陣的第2/5/6/8行的第1和第 2列設置為1 ；通過上述三個步驟獲得9階轉移矩陣J。步驟12、將上述9階轉移矩陣J分解為一個8階轉移矩陣T和一個8X 1列矩陣
S ；
其中8階轉移矩陣為9階轉移矩陣J刪除第一行以及第一列后獲得，8X 1列矩陣 由9階轉移矩陣J的第2至9行的第一列元素組成。步驟13、根據(jù)步驟12中獲得的轉移矩陣T以及公式P = mod(T4, 2)，獲得CRC編 碼的零輸入轉移矩陣P: 步驟14、根據(jù)步驟12中獲得的轉移矩陣T以及公式Ω = mod([T3S T2S TS S], 2)，獲得CRC編碼的零狀態(tài)轉移矩陣Ω 步驟15、在輸入比特流前面添加兩位空位比特；本步驟中，輸入比特流的M= 14，并行運算位寬N = 4，為使輸入比特流的比特個 數(shù)是并行運算位寬的整數(shù)倍，在輸入比特流前添加4-mod(14，4) = 2位0，添加空位比特后 的輸入比特流的比特數(shù)L等于16。步驟16、將添加空位比特后的輸入比特流分為L/N = 4段，自左邊開始將每4位輸 入比特代入公式(2.3)中，循環(huán)運算獲得CRC編碼校驗序列本實施例中輸入序列為11001100110110，使用本發(fā)明方法獲得的CRC編碼校驗 序列為:10010110ο
用現(xiàn)有方法獲得上述CRC編碼校驗序列需要14個時鐘，而使用本發(fā)明方法獲得上 述CRC校驗序列僅需要4個時鐘，解決了現(xiàn)有CRC編碼占用時鐘多，運算效率低的問題，本 發(fā)明的CRC編碼方法采用并行結構，多個比特同時參與運算，大大提高了 CRC編碼的效率， 節(jié)約了系統(tǒng)開銷，提高了系統(tǒng)運行效率。本發(fā)明還提供了一種用于實現(xiàn)本發(fā)明快速CRC編碼方法的裝置，圖5為本發(fā)明快 速CRC編碼裝置的組成結構示意圖，如圖5所示，本發(fā)明快速CRC編碼裝置包括轉移矩陣 映射生成模塊100、轉移矩陣分解模塊110、零輸入/零狀態(tài)轉移矩陣生成模塊120、輸入比 特流調整模塊130、及編碼校驗序列計算模塊140 ；具體的轉移矩陣映射生成模塊100，用于將CRC編碼生成多項式映射生成r+Ι階轉移矩 陣，之后將該r+Ι階轉移矩陣發(fā)送給轉移矩陣分解模塊110，其中r為生成多項式的最高次 數(shù)；轉移矩陣分解模塊110，用于分解得到的r+Ι階轉移矩陣，刪除該r+Ι階轉移矩陣 的第一行以及第一列后獲得r階轉移矩陣，由該r+Ι階轉移矩陣的第2至r+Ι行的第一列 獲得rX 1列矩陣，之后將獲得的r階轉移矩陣及rX 1列矩陣發(fā)送給零輸入/零狀態(tài)轉移 矩陣生成模塊120 ；零輸入/零狀態(tài)轉移矩陣生成模塊120，用于根據(jù)得到的r階轉移矩陣及rX 1列 矩陣，獲得CRC編碼的零輸入轉移矩陣和零狀態(tài)轉移矩陣，之后將零輸入轉移矩陣、零狀態(tài) 轉移矩陣發(fā)送給編碼校驗序列計算模塊140 ；輸入比特流調整模塊130，用于在輸入比特流前面添加空位比特，添加空位比特后 的輸入比特流的比特個數(shù)為并行運算位寬的整數(shù)倍，之后將添加空位比特后的輸入比特流 自左邊開始按照并行運算位寬分段，依次發(fā)送給編碼校驗序列計算模塊140 ；編碼校驗序列計算模塊140，用于根據(jù)收到的零輸入轉移矩陣、零狀態(tài)轉移矩陣及 分段輸入比特流，進行循環(huán)運算獲得輸入比特流的CRC編碼校驗序列。本發(fā)明的快速CRC編碼方法及裝置，對提升WCDMA/TD-SCDMA/LTE等基帶芯片中的 CRC編碼效率，節(jié)約基帶芯片資源起到相當大的作用。利用轉移矩陣的概念對生成多項式進 行變形，得到輸入、輸出之間的轉移矩陣，用轉移矩陣對串并轉換后的輸入序列進行運算， 得到若干比特處理后的寄存器新狀態(tài)，如此反復，直至處理完所有輸入比特，即可得到該輸 入比特流的CRC編碼校驗序列。本發(fā)明所述快速CRC編碼裝置可以通過硬件電路或軟硬件結合的方式實現(xiàn)。當為硬件實現(xiàn)時，芯片設計完成后，不能再進行修改。因此由于WCDMA/TD-SCDMA/ LTE等系統(tǒng)均支持多種長度的CRC編碼，只需將通過本發(fā)明方法獲得的對應于各CRC生成多 項式的零輸入/零狀態(tài)矩陣參數(shù)固化在系統(tǒng)中，硬件按照寄存器配置來選擇其中一個硬件 邏輯模塊進行運算即可實現(xiàn)可變長度CRC編碼。當為硬件和軟件結合實現(xiàn)時，芯片內部采用軟件計算的方式計算CRC編碼，則可 以通過更新存儲在存儲器中的矩陣參數(shù)來實時修改其所對應的CRC生成多項式，以滿足版 本升級，模塊通用等要求。當然，本發(fā)明還可有其它多種實施例，在不違背本發(fā)明精神及其實質的情況下，熟 悉本領域的技術人員當可根據(jù)本發(fā)明做出各種相應的改變和變形，但這些相應的改變和變 形都應屬于本發(fā)明的保護范圍。
10
權利要求
一種快速循環(huán)冗余校驗編碼方法，其特征在于，包括將循環(huán)冗余校驗CRC編碼生成多項式映射生成r+1階轉移矩陣J，其中r為生成多項式的最高次數(shù)；刪除所述r+1階轉移矩陣J的第一行以及第一列，獲得r階轉移矩陣T；由所述r+1階轉移矩陣J的第2至r+1行的第一列形成r×1列矩陣S；根據(jù)所得到的r階轉移矩陣T和r×1列矩陣S，獲得CRC編碼的零輸入轉移矩陣P和零狀態(tài)轉移矩陣Ω；在輸入比特流前面添加空位比特，添加空位比特后的輸入比特流的比特個數(shù)為并行運算位寬N的整數(shù)倍，N為大于1的正整數(shù)；根據(jù)所得到的零輸入轉移矩陣P、零狀態(tài)轉移矩陣Ω和添加空位比特后的輸入比特流，獲得輸入比特流的CRC編碼校驗序列。
2.根據(jù)權利要求1所述的快速CRC編碼方法，其特征在于，所述r+Ι階轉移矩陣J的映 射生成包括生成多項式的系數(shù)gk等于1時，將轉移矩陣J的第r+1-k行第1和第2列設置為1，其 中 k = 0，1，2，3，...r ；設置轉移矩陣J的第i行第i+Ι列設置為1，其中i = 2，3，. . . r。
3.根據(jù)權利要求1或2所述的快速CRC編碼方法，其特征在于，所述零輸入轉移矩陣P 等于r階轉移矩陣T的N次方；所述零狀態(tài)轉移矩陣Ω等于[Tn-1S Tn_2S. ... TS S]。
4.根據(jù)權利要求3所述的快速CRC編碼方法，其特征在于，所述空位比特為N-mod(M， N)位，其中M為添加空位比特前輸入比特流的比特數(shù)。
5.根據(jù)權利要求4所述的快速CRC編碼方法，其特征在于，所述CRC編碼校驗序列通過 下述公式獲得=Ck = PCih+Ω Ik，其中K為時鐘，K = 1、2、· · · L/N, L為添加空位比特后的輸 入比特流的比特數(shù)；初始時刻Ctl為rX 1的零矩陣；Ik為K時刻的N比特輸入序列，Ck代表 K時刻的寄存器值。
6.一種快速CRC編碼裝置，其特征在于，包括轉移矩陣映射生成模塊、轉移矩陣分解 模塊、零輸入/零狀態(tài)轉移矩陣生成模塊、輸入比特流調整模塊、及編碼校驗序列計算模 塊；具體的轉移矩陣映射生成模塊，用于將CRC編碼生成多項式映射生成r+Ι階轉移矩陣，之后將 所述r+Ι階轉移矩陣發(fā)送給轉移矩陣分解模塊，其中r為生成多項式的最高次數(shù)；轉移矩陣分解模塊，用于分解得到的r+Ι階轉移矩陣，刪除所述r+1階轉移矩陣的第一 行以及第一列后獲得r階轉移矩陣，由所述r+Ι階轉移矩陣的第2至r+Ι行的第一列形成 r X 1列矩陣，之后將獲得的r階轉移矩陣及r X 1列矩陣發(fā)送給零輸入/零狀態(tài)轉移矩陣生 成模塊；零輸入/零狀態(tài)轉移矩陣生成模塊，用于根據(jù)得到的r階轉移矩陣及rX 1列矩陣，獲 得CRC編碼的零輸入轉移矩陣和零狀態(tài)轉移矩陣，之后將零輸入轉移矩陣、零狀態(tài)轉移矩 陣發(fā)送給編碼校驗序列計算模塊；輸入比特流調整模塊，用于在輸入比特流前面添加空位比特，添加空位比特后的輸入 比特流的比特個數(shù)為并行運算位寬的整數(shù)倍，之后將添加空位比特后的輸入比特流自左邊 開始按照并行運算位寬分段，依次發(fā)送給編碼校驗序列計算模塊；編碼校驗序列計算模塊，用于根據(jù)收到的零輸入轉移矩陣、零狀態(tài)轉移矩陣及分段輸 入比特流，進行循環(huán)運算獲得輸入比特流的CRC編碼校驗序列。全文摘要
本發(fā)明公開了一種快速循環(huán)冗余校驗編碼方法，包括將循環(huán)冗余校驗CRC編碼生成多項式映射生成r+1階轉移矩陣，其中r為生成多項式的最高次數(shù)；刪除所述r+1階轉移矩陣的第一行以及第一列，獲得r階轉移矩陣；由r+1階轉移矩陣的第2至r+1行的第一列形成r×1列矩陣；由r階轉移矩陣和r×1列矩陣獲得CRC編碼的零輸入轉移矩陣和零狀態(tài)轉移矩陣；在輸入比特流前面添加空位比特，添加空位比特后的輸入比特流的比特個數(shù)為并行運算位寬的整數(shù)倍；根據(jù)零輸入、零狀態(tài)轉移矩陣、和添加空位比特后的輸入比特流，獲得CRC編碼校驗序列。本發(fā)明還公開了一種快速CRC編碼裝置。本發(fā)明能夠在一個時鐘對多個輸入比特進行CRC編碼。
文檔編號H03M13/09GK101902228SQ20091008552
公開日2010年12月1日 申請日期2009年5月25日 優(yōu)先權日2009年5月25日
發(fā)明者李雙喜 申請人:中興通訊股份有限公司