專利名稱：一種低功耗雙電容馳張型cmos振蕩器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于開關(guān)電源技術(shù)，具體為一種低功耗雙電容馳張型CMOS振蕩 器，是一種結(jié)構(gòu)簡(jiǎn)單、低功耗的CMOS振蕩器，尤其適用于便攜式設(shè)備中。
背景技術(shù)：
振蕩器電路在許多電子電路應(yīng)用中都可以看到。目前電子技術(shù)的發(fā)展， 如DC/DC變換器、電容性的傳感器、音頻接收器和FM (頻率調(diào)制)發(fā)生器 等，正朝著小體積、高度集成的方向發(fā)展。作為這些設(shè)備必不可少的振蕩 器電路，也在朝著占用更少版圖面積即更加有利于集成的方向發(fā)展。振蕩 器電路的好壞直接影響到開關(guān)電源系統(tǒng)的性能，所以對(duì)振蕩器電路的要求 也越來(lái)越高。振蕩器大致可以分為調(diào)諧振蕩器和非調(diào)諧振蕩器兩大類。調(diào)諧振蕩器 產(chǎn)生近似于正弦波的輸出，非調(diào)諧振蕩器的輸出通常為方波和三角波。由 于非調(diào)諧振蕩器不需要很多的分立元件而非常適合于集成電路中。非調(diào)諧 振蕩器大致有兩種構(gòu)成方式 一種是利用比較器來(lái)實(shí)現(xiàn)；另一種是通過(guò)CMOS 構(gòu)成的振蕩環(huán)路利用自激機(jī)制實(shí)現(xiàn)。馳張型振蕩器就是利用比較器來(lái)實(shí)現(xiàn) 的，它具有良好的頻率線性控制能力。低功耗、高效率是開關(guān)電源和便攜 式設(shè)備的一個(gè)趨勢(shì)，所以，如何降低功耗、提高效率也是馳張型振蕩器所 面臨的一個(gè)挑戰(zhàn)。圖1描述了一種典型的雙電容馳張型振蕩器的電路原理圖。雙電容電 路1是為了交替的控制比較電路2的輸出，振蕩器的頻率是由恒流源1。確 定。但是該圖所示的振蕩器電路的功耗較大，而且對(duì)比較電路2中的比較 器Comp,和比較器Co即2要求很高，否則將會(huì)出現(xiàn)邏輯時(shí)序上的紊亂。發(fā)明內(nèi)容本發(fā)明的目的在于提供一種低功耗雙電容馳張型CMOS振蕩器，該振蕩 器結(jié)構(gòu)簡(jiǎn)單，可以減小功耗，提高效率。本發(fā)明提供的低功耗雙電容馳張型CMOS振蕩器，包括雙電容電路和RS 觸發(fā)器；其特征在于它還包括比較電路，比較電路由比較器Comp3和D觸 發(fā)器構(gòu)成，雙電容電路的二個(gè)輸出端分別接比較器的二個(gè)同相輸入端INP1、 INP2，比較器的反相輸入端I隊(duì)接參考電壓Vr6f,比較器的輸出端C。ut接D觸 發(fā)器的觸發(fā)沿，D觸發(fā)器的二個(gè)輸出端Q,、 Qr分別接RS觸發(fā)器的二個(gè)輸入 端R、 S， RS觸發(fā)器的二個(gè)輸出端Q2、 Qr分別接雙電容電路的二個(gè)輸入端，D觸發(fā)器的其中一個(gè)輸出端Qr作為總輸出端V。ut。本發(fā)明的比較電路與現(xiàn)有的技術(shù)相比，具有低功耗、高效率的優(yōu)點(diǎn)。 本發(fā)明中的比較電路是由一個(gè)比較器和一個(gè)D觸發(fā)器構(gòu)成的，而在現(xiàn)有的 技術(shù)中，比較電路是由兩個(gè)比較器構(gòu)成的。比較器Comp3所消耗的電流與比 較器Comp,和Comp2所消耗的電流差別不大，但本發(fā)明的比較電路中的D觸 發(fā)器是一個(gè)數(shù)字單元，它里面的晶體管都是工作在開關(guān)狀態(tài)，靜態(tài)電流很 小，而且無(wú)需任何偏置電路，所以功耗很低。而比較器Comp,和比較器Comp2 中的晶體管都是工作在飽和區(qū)，而且需要額外的偏置電路?？傊?，本發(fā)明 的雙電容馳張型振蕩器電路結(jié)構(gòu)新穎、簡(jiǎn)單，與現(xiàn)有的技術(shù)相比，大大降 低了功耗、提高了效率。


圖1為現(xiàn)有的雙電容馳張型振蕩器的電路原理圖；圖2為圖1中比較器的具體電路圖；圖3為本發(fā)明的雙電容馳張型振蕩器的電路原理圖；圖4為對(duì)應(yīng)于圖3中比較器的第一種實(shí)施方式的電路圖；圖5為對(duì)應(yīng)與圖3中比較器的第二種實(shí)施方式的電路圖；圖6為對(duì)應(yīng)于圖3的一種具體實(shí)施方式
的電路圖。
具體實(shí)施方式
下面結(jié)合附圖和實(shí)例對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明。如圖3所示，本發(fā)明雙電容馳張型振蕩器由雙電容電路l、比較電路3 和RS觸發(fā)器構(gòu)成。其中，比較電路3由比較器Co即3和D觸發(fā)器構(gòu)成，雙 電容電路1的二個(gè)輸出端分別接比較器Comp3的二個(gè)同相輸入端INw和INP2， 比較器Comp3的反相輸入端INw接參考電壓比較器Comp3的輸出端C。ut 接D觸發(fā)器的觸發(fā)沿，D觸發(fā)器的輸出端(^和Qr分別接RS觸發(fā)器的輸入 端R、 S， RS觸發(fā)器的輸出端Q2和Q2 分別接雙電容電路1的二個(gè)輸入端，D觸發(fā)器的輸出端Qr作為總輸出端V。"。上述電路中，雙電容電路l中的電容的充、放電是由RS觸發(fā)器的輸出 端Q2和Q廣來(lái)控制的。當(dāng)Q2輸出高電平"1"、 Q2 輸出低電平"0"時(shí)，麗0S 管MM截止、麗2導(dǎo)通，PM0S管MPi導(dǎo)通、MP2截止，這時(shí)，恒流源1。通過(guò)PM0S 管MP,對(duì)電容d進(jìn)行充電，電容G通過(guò)NM0S管跳進(jìn)行放電。而放電的過(guò) 程很快，主要依賴于放電管的寬長(zhǎng)比。因此，當(dāng)V2下降到參考電壓V^以下 時(shí)，V,還不能上升到參考電壓V f,所以這個(gè)時(shí)候比較器Comp3輸出低電平 "0"。隨著Vi的繼續(xù)上升，當(dāng)V,超過(guò)參考電壓U寸，比較器Co卿3就會(huì)翻 轉(zhuǎn)輸出高電平"1"，這相當(dāng)于給D觸發(fā)器一個(gè)上升沿，使得D觸發(fā)器的Q, 端翻轉(zhuǎn)輸出高電平"1"， Qr端翻轉(zhuǎn)輸出低電平，從而RS觸發(fā)器輸出端Q2 翻轉(zhuǎn)輸出為低電平"0"、 Q,翻轉(zhuǎn)輸出為高電平"l"。于是麗0S管跳導(dǎo)通、 麗2截止，電容d通過(guò)麗0S管麗i放電，恒流源1。通過(guò)PM0S管MP2對(duì)電容 G進(jìn)行充電。從而，電壓V,開始下降，電壓V2開始上升。因?yàn)榉烹娺^(guò)程很 快，所以V,下降到參考電壓Vwf以下時(shí)，V2還不能上升到參考電壓Vref，于 是Comp3翻轉(zhuǎn)輸出為低電平"0"，使得RS觸發(fā)器輸出端Q2再次翻轉(zhuǎn)輸出為 高電平"1"、 Q2 再次翻轉(zhuǎn)輸出為低電平"0"。如此周而復(fù)始，就會(huì)在輸出 端V。ut處得到一個(gè)準(zhǔn)確的占空比為50%的方波。值得注意的是，電容電壓 V,(或V》上升到參考電壓Vw后，并不會(huì)立即下降，它會(huì)因?yàn)閭鞑パ舆tTd 而繼續(xù)上升一段時(shí)間。這里所說(shuō)的傳播延遲Td是指在電容電壓V,(或V2) 達(dá)到參考電壓V^與觸發(fā)器在導(dǎo)通和斷開之間進(jìn)行轉(zhuǎn)換期間，所存在的延遲。傳播延遲Td的產(chǎn)生是由電子元件本身所固有的延遲造成的，例如比較 電路3中的比較器Comp3對(duì)輸入信號(hào)進(jìn)行比較時(shí)所花費(fèi)的時(shí)間、用于D觸發(fā) 器和RS觸發(fā)器中的狀態(tài)轉(zhuǎn)換所花費(fèi)的時(shí)間，以及PM0S管MP,和Mh與NMOS 管MK和MN2在導(dǎo)通與關(guān)斷之間進(jìn)行轉(zhuǎn)換時(shí)所花費(fèi)的時(shí)間等。如圖4所示，本發(fā)明中的比較器Comp3的第一種實(shí)施電路包括偏置電路 4、麗0S管麗7、麗8、 ,9、麗u)和,n，以及PMOS管MP 、 MPs和MPu)。偏置 電路4包括麗0S管麗u和PM0S管MPU。麗OS管麗u的柵極、漏極與PMOS 管MPn的漏極共連，源極接地。PM0S管MPn的柵極接偏置電路4的輸入偏 置電壓VB，源極接電源電壓V。d，漏極接麗OS管MNu的漏極。NM0S管麗7、 MNs和麗9的柵極分別作為比較器Comp3的反相輸入端INN、同相輸入端INP1 和INP2;它們的源極共連，接在麗0S管MN,2的漏極；麗0S管,7的漏極接 PMOS管MP7的漏極，醒OS管麗8和MN9的漏極共連，接在PMOS管MP8的漏極。 PMOS管M&和MP8的柵極與PMOS管MP7的漏極共連，接在麗OS管MN7的漏極； 它們的源極共連，接在電源電壓Vdd上；PMOS管MPs的漏極接麗0S管麗8和 MN9的漏極。PMOS管MP1Q的柵極接PMOS管MP8的漏極，源極接電源電壓VDD， 漏極作為比較器Comp3的輸出端C。ut。NM0S管,12和MN1Q的柵極共連，接麗OS 管麗u的柵極；它們的源極也共連，接地；麗OS管MN12的漏極接麗OS管麗7 的源極，畫OS管MN,。的漏極接比較器Comp3的輸出端C。ut。在圖4所示的比較器Comp3中，偏置電路4為其它部分提供偏置信號(hào)。 其中，麗0S管,12和MNu)就是通過(guò)電流鏡像作用從偏置電路中得到的鏡像 電流，來(lái)為腿0S管MN7、 MN8、 M隊(duì)和MN,。提供偏置電流。輸入端肌是比較 器Co即3的反相端，輸入端INn和INp2是比狡器Comp3的兩個(gè)同相端。PM0S 管MPJ卩MP8分別是比較器輸入管的有源負(fù)載，以提高第一級(jí)電路的輸出阻 抗，并同時(shí)把雙端信號(hào)轉(zhuǎn)化為單端信號(hào)，輸送到PMOS管MP,。的柵極。當(dāng)同 相端輸入信號(hào)INP1 (或INP2)大于反相輸入端信號(hào)I隊(duì)時(shí)，輸出C。ut就為高電 平；當(dāng)同相端輸入信號(hào)INh和INp2都小于反相瑜入端信號(hào)IW時(shí)，輸出C。ut 就為低電平。如圖5所示，本發(fā)明中的比較器電路Co即3的第二種實(shí)施電路包括偏置 電路5、麗0S管MN加、麗21、 MN22、 MN23、 ,2j[JMN26，以及PM0S管MP^、 MP22、MP23和MP24。偏置電路5包括PMOS管MP2，醒0S管,25。 PMOS管MP巧的源 極接電源電壓V。D，柵極接比較器Comp3的輸入偏置電壓VB，漏極接麗0S管 MN25的漏極；麗0S管麗25的源極接地，柵極、漏極和PM0S管MP25的漏極共 連。麗0S管MN21、 Ml和MN2Q的柵極分別作為比較器Comp3的反相輸入端INN、 同相輸入端H和INP2;它們的源極共連，接腿0S管麗26的漏極；麗0S管 MN21的漏極接PMOS管MP21的漏極，麗0S管麗22和麗2。的漏極共連，接PMOS 管MP22的漏極。麗0S管,26的柵極接麗0S管麗25的柵極，源極接地，漏極 接麗OS管麗a的源極。麗0S管,23和MN24的源極共連，接地；柵極與醒0S 管MN23的漏極共連，接PM0S管MP23的漏極；麗0S管麗24的漏極作為比較器 Comp3的輸出端C。ut。 PMOS管MPn的柵極、漏極與PM0S管MP23的柵極共連， 接麗0S管麗21的漏極；它們的源極共連，接電源電壓VTO; PMOS管MP23的漏 極接畫0S管麗23的漏極。PMOS管MP22的柵極、漏極與PMOS管MP24的柵極共 連，接麗0S管MN22的漏極；它們的源極也共連，接電源電壓V。。； PM0S管 MP24的漏極接比較器Comp3的輸出端C。ut。在圖5所示的比較器Comp3中，偏置電路5的作用與圖4所示的比較器 Comp3中的偏置電路4的作用一樣。從圖3可以得到，電容d (或C。的充電時(shí)間為々上式中，^指電容電壓V,(或V》的高電平，等于參考電壓V^; ^指電容 電壓Vi (或V2)的低電平，等于0; C指電容d (等于G)的值；/。指恒流 源Io的值。因此，振蕩器的輸出頻率2*(^)其中，r為電容的充電時(shí)間，^為傳播延遲時(shí)間。比較圖1和圖3可以看出，圖3所示的雙電容馳張型振蕩器電路原理 中，比較電路3中的一個(gè)比較器Comp3和D觸發(fā)器取代了圖1中的比較電路 2中的兩個(gè)比較器Comp,和Comp2。比較電路2和比較電路3所占用的版圖面 積大體相當(dāng)。從圖2和圖4可以看出，比較器Comp3僅比比較器Comp,(或Comp2)多處一個(gè)麗0S管，所以，比較器Comp,(或Comp2)與比較器Comp3 所消耗的電流幾乎是一樣的。但是，比較電路3中的D觸發(fā)器是一個(gè)簡(jiǎn)單 的數(shù)字電路，它的所有MOS管都工作在開關(guān)狀態(tài)，而且無(wú)需任何偏置電路， 所以它的靜態(tài)功耗非常小。而比較器Compi (或Comp2)中的M0S管都必須 工作在飽和區(qū)，各自都需要偏置電路才能正常工作。所以比較器Comp,(或 Comp2)的功耗比D觸發(fā)器大很多。總之，圖3與圖1相比，雖然增加了一個(gè)D觸發(fā)器電路，但是減少了 一個(gè)比較器電路，這使得圖3占用版圖面積和圖1幾乎一樣的情況下，大 大減小了功耗提高了效率。下面舉例對(duì)本發(fā)明作進(jìn)一步詳細(xì)的分析。如圖6所示，雙電容電路1中的恒流源電路包括PM0S管MP12、 MPu和 MP14，以及固定的偏置電流源L。除了恒流源電路外，雙電容電路l還包括 PMOS管MPi和MP2、 NM0S管跳和跳，以及電容d和C2。偏置電流源I,負(fù) 端接地，正端接PM0S管MPi2的漏極。PM0S管MP^、 MP^和MP"的源極共連， 接電源電壓VIN;柵極也共連，接PMOS管MPu的漏極；PMOS管MP,3和MP14 的漏極分別接PMOS管MP,的源極和PMOS管MP2的源極。隨0S管麗,和麗2 的源極共連，接地；它們的漏極分別接PM0S管MP,的漏極和MP2的漏極，柵 極分別接RS觸發(fā)器的Q,輸出端和Q2輸出端。PM0S管MPi的柵極接麗0S管 麗i的柵極、漏極接麗0S管麗,的漏極、源極接PM0S管MPu的漏極。PM0S 管MP2的柵極接麗0S管MN2的柵極、漏極接NM0S管MN2的漏極、源極接PMOS 管MP"的漏極。電容d和C2的下極板共連，接地；上極板分別接醒0S管MN8 和MN9的柵極。比較電路3中的比較器Comp3的構(gòu)成與圖4所示的結(jié)構(gòu)相同。其中，輸 入信號(hào)Vb和Vw都是從別的模塊接入的偏置電壓。比較電路3中的D觸發(fā)器的電路結(jié)構(gòu)可用現(xiàn)有的典型電路結(jié)構(gòu)實(shí)現(xiàn)。 它的上升沿觸發(fā)的時(shí)鐘輸入信號(hào)CP接比較器Comp3的輸出端；輸入端D和 自身的輸出端Qr共連，接振蕩器的輸出信號(hào)V。w輸出端Qi接RS觸發(fā)器的 輸入端R。RS觸發(fā)器的電路結(jié)構(gòu)可用現(xiàn)有的典型電路結(jié)構(gòu)實(shí)現(xiàn)。它的輸入端R接比較電路3中D觸發(fā)器的Qj俞出端；輸入端S接比較電路3中D觸發(fā)器的 輸出端Qr;輸出端Q2接麗0S管麗2的柵極；輸出端Q2 接麗0S管麗,的柵 極。雙電容電路1中的PMOS管MPu和MPM通過(guò)電流鏡像得到恒定的電流I。， 分別給電容d和C2充電。充電電流為^*/1，其中，B是一個(gè)常數(shù)，它表示 PM0S管MP13 (或MP14)與PM0S管MP,2的寬長(zhǎng)比，L表示固定的偏置電流。 若RS觸發(fā)器的初始狀態(tài)Q2為高電平，Qf為低電平，則麗OS管麗,截止、 MN2導(dǎo)通，PM0S管MPi和MP,3導(dǎo)通、MP2和MPw截止。電容d充電、d放電。 因?yàn)榉烹娺^(guò)程很快，所以，當(dāng)V2下降到參考電壓V^以下時(shí)，V,還不能上升 到Vw，所以這個(gè)時(shí)候比較器Comp3仍然輸出低電平。隨著V,的繼續(xù)上升， 就會(huì)達(dá)到Vref，此時(shí)，比較器Comp3就會(huì)翻轉(zhuǎn)，輸出高電平。D觸發(fā)器的輸入 信號(hào)CP由低電平跳變到高電平時(shí)，輸出端Qi和Qr都會(huì)翻轉(zhuǎn)，分別輸出高 電平和低電平。此時(shí)，振蕩器的輸出信號(hào)V。ut也由原來(lái)的高電平翻轉(zhuǎn)為低電 平。于是，RS觸發(fā)器的輸出端Q2和Q2 就會(huì)跟著翻轉(zhuǎn)，分別輸出低電平和高 電平。這使得麗OS管麗i導(dǎo)通、,2截止。電容d放電、G充電。因?yàn)榉烹?過(guò)程很快，所以Vi下降到參考電壓V^時(shí)，V2還不能上升到V f，此時(shí)比較 器Comp3會(huì)翻轉(zhuǎn)輸出低電平。當(dāng)V2上升到參考電壓Vref時(shí)，比較器C0mp3就 會(huì)翻轉(zhuǎn)輸出高電平。使得D觸發(fā)器的輸出端(^和Qr同時(shí)翻轉(zhuǎn)，分別輸出低 電平和高電平。此時(shí)，振蕩器輸出Vw再次翻轉(zhuǎn)為高電平。于是，RS觸發(fā)器 的輸出端02和Q,也再次同時(shí)翻轉(zhuǎn)成高電平和低電平。這又回到初始狀態(tài)， 如此反復(fù)，就可以得到占空比為50%的輸出方波。在現(xiàn)有的雙電容馳張型振蕩器中，如果由于電路或工藝的失調(diào)造成比 較器Con^和比較器Comp2不能很好的匹配，那么這兩個(gè)比較器的輸出就不 能同時(shí)翻轉(zhuǎn)，RS觸發(fā)器的兩個(gè)輸入端就有可能會(huì)瞬間保持同一種電平"1" 或"0"，這是雙電容馳張型振蕩器所不允許的。因此，現(xiàn)有的技術(shù)中，對(duì) 比較器Comp,和Comp2電路的精度以及它們之間的匹配度要求非常高。而在 本發(fā)明所采用的比較電路中，因?yàn)閮H有一個(gè)比較器Comp3，所以就不存在匹 配性問(wèn)題。這就降低了比較器Co即3設(shè)計(jì)的難度，從而可以利用簡(jiǎn)單的電路結(jié)構(gòu)以降低其功耗。在比較電路中，IN"乍為比較器Comp3的反相輸入端， H和INp2分別作為比較器Comp3的同相輸入端；C。ut是比較器Comp3的輸出 端。當(dāng)比較器Co即3的同相輸入端信號(hào)INp,和INp2都小于反相瑜入端信號(hào)INN 時(shí)，比較器Comp3的輸出端V加t就為低電平；當(dāng)同相輸入端信號(hào)INp,(或INp2) 大于反相輸入端信號(hào)肌時(shí)，比較器Comp3的輸出端C。ut就為高電平。當(dāng)比較 器Comp3的輸出端V。ut由低電平跳變?yōu)楦唠娖綍r(shí)，就會(huì)給D觸發(fā)器的CP輸入 端一個(gè)上升沿信號(hào)，使得D觸發(fā)器的兩個(gè)輸出端Q,和Qr發(fā)生翻轉(zhuǎn)。另外， 本發(fā)明的雙電容馳張型振蕩器中比較電路中的D觸發(fā)器是一個(gè)現(xiàn)有的典型 電路，它的靜態(tài)功耗幾乎為零。
權(quán)利要求
1. 一種低功耗雙電容馳張型CMOS振蕩器，包括雙電容電路(1)和RS觸發(fā)器；其特征在于它還包括比較電路(3)，比較電路(3)由比較器和D觸發(fā)器構(gòu)成，雙電容電路(1)的二個(gè)輸出端分別接比較器的二個(gè)同相輸入端INP1、INP2，比較器的反相輸入端INN接參考電壓Vref，比較器的輸出端Cout接D觸發(fā)器的觸發(fā)沿，D觸發(fā)器的二個(gè)輸出端Q1、Q1~分別接RS觸發(fā)器的二個(gè)輸入端R、S，RS觸發(fā)器的二個(gè)輸出端Q2、Q2~分別接雙電容電路(1)的二個(gè)輸入端，D觸發(fā)器的其中一個(gè)輸出端Q1~作為總輸出端Vout。
2、 根據(jù)權(quán)利要求1所述的低功耗雙電容馳張型CMOS振蕩器，其特征 在于所述比較器包括偏置電路(4)、麗0S管MN7、麗8、麗9、麗1()和麗12， 以及PMOS管MP 、 MPs和MPu);偏置電路4包括麗OS管麗n和PMOS管MP11;麗OS管麗n的柵極、漏極 與PMOS管MP 的漏極共連，源極接地；'PM0S管MPU的柵極接比較器的輸入 偏置電壓VB，源極接電源電壓V。D，漏極接NMOS管MNn的漏極；麗0S管麗7、 MN8和MN9的柵極分別作為比較器的反相輸入端INN、同相 輸入端INn和INp2;它們的源極共連，接在麗OS管麗^的漏極；麗OS管麗7 的漏極接PM0S管MP7的漏極，麗0S管MN8和,9的漏極共連，接在PMOS管 MP8的漏極；PMOS管M&和MPs的柵極與PMOS管MP7的漏極共連，接在麗OS 管MN7的漏極；它們的源極共連，接在電源電壓V。。上；PM0S管MP8的漏極接 麗OS管,8和MN9的漏極；PMOS管MP1()的柵極接PMOS管MP8的漏極，源極接 電源電壓VDD,漏極作為比較器的輸出端C。ut; NMOS管,12和MNK,的柵極共連， 接麗OS管MNu的柵極；它們的源極也共連后接地;腿OS管麗12的漏極接麗OS 管麗7的源極，麗OS管MNw的漏極接比較器的輸出端C。ut。
3、根據(jù)權(quán)利要求1所述的低功耗雙電容馳張型CM0S振蕩器，其特征 在于比較器電路包括偏置電路5、麗OS管麗2。、 MN21、 MN22、 MN2:,、 MN"和麗26，以及PM0S管MP^、 MP22、 MP"和MP24;偏置電路(5)包括PM0S管MP25和NM0S 管麗25; PMOS管MP25的源極接電源電壓V。d，柵極接比較器的輸入偏置電壓 Vb，漏極接麗OS管麗25的漏極；麗OS管MN25的源極接地，柵極、漏極和PMOS 管MP25的漏極共連；麗OS管MN^、 MN22和,2。的柵極分別作為比較器的反相 輸入端I隊(duì)、同相瑜入端INw和INp2;它們的源極共連，接麗0S管麗26的漏 極；麗0S管麗2i的漏極接PM0S管MPu的漏極，薩0S管MN22和麗2(,的漏極共 連，接PM0S管MP22的漏極；麗0S管麗26的柵極接麗0S管麗25的柵極，源極 接地，漏極接麗OS管MN^的源極；NMOS管麗23和MN24的源極共連，接地； 柵極與麗OS管MN23的漏極共連，接PMOS管MP23的漏極；麗OS管MN24的漏極 作為比較器的輸出端C。ut; PMOS管MP21的柵極、漏極與PMOS管MP23的柵極 共連，接NMOS管,21的漏極；它們的源極共連，接電源電壓V。。； PMOS管 MP23的漏極接NMOS管MN23的漏極；PMOS管MP22的柵極、漏極與PMOS管MP24 的柵極共連，接NMOS管,22的漏極；它們的源極也共連，接電源電壓V。。； PMOS管MP24的漏極接比較器的輸出端C。ut。
全文摘要
本發(fā)明公開了一種低功耗的雙電容馳張型CMOS振蕩器，包括雙電容電路、RS觸發(fā)器和比較電路。比較電路由比較器Comp₃和D觸發(fā)器構(gòu)成，雙電容電路的二個(gè)輸出端分別接比較器的二個(gè)同相輸入端，比較器的反相輸入端接參考電壓，比較器的輸出端接D觸發(fā)器的觸發(fā)沿，D觸發(fā)器的二個(gè)輸出端分別接RS觸發(fā)器的R、S端，RS觸發(fā)器的二個(gè)輸出端分別接雙電容電路的二個(gè)輸入端，D觸發(fā)器的其中一個(gè)輸出端作為總輸出端。與現(xiàn)有的技術(shù)相比，比較器Comp₃和比較器Comp₁(或Comp₂)所消耗的電流相當(dāng)，但是因?yàn)镈觸發(fā)器中的所以管子都處于開關(guān)狀態(tài)，并且不需要偏置電路，所以它比比較器Comp₂(或Comp₁)的靜態(tài)功耗要小很多。本發(fā)明的電路結(jié)構(gòu)簡(jiǎn)單，占用版圖面積小、功耗低、效率高。
文檔編號(hào)H03K3/00GK101257289SQ20081004718
公開日2008年9月3日 申請(qǐng)日期2008年3月28日 優(yōu)先權(quán)日2008年3月28日
發(fā)明者余國(guó)義, 嘉 劉, 劉占領(lǐng), 仙 唐, 曾子玉, 高 李, 超 邵, 鄒雪城, 陳曉飛, 雷鑑銘 申請(qǐng)人:華中科技大學(xué)