專利名稱：一種環(huán)形壓控振蕩器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于模擬集成電路技術(shù)，具體涉及一種環(huán)形壓控振蕩器，該電路能產(chǎn)生寬調(diào)節(jié)范圍低抖動(dòng)的十相非重疊時(shí)鐘信號(hào)。

背景技術(shù)：
振蕩器在集成電路應(yīng)用中非常廣泛，是許多電子系統(tǒng)的主要部分，從微處理器的時(shí)鐘到蜂窩電話中的載波合成，而鎖相環(huán)(PLL)中，壓控振蕩器更是不可或缺的部分。電感電容型(LC)振蕩器因?yàn)槠湔加妹娣e大的原因，在某些微型電路中的應(yīng)用受到了很大的限制，因此面積相對(duì)較小，具有寬調(diào)節(jié)范圍(tuning range)、低抖動(dòng)(jitter)的環(huán)形壓控振蕩器的研究，就成為現(xiàn)在模擬集成電路中的一個(gè)熱點(diǎn)。
當(dāng)一個(gè)電路開環(huán)增益在其相移為360°時(shí)大于0dB，電路便會(huì)產(chǎn)生振蕩，這便是巴克豪森準(zhǔn)則。一般的電阻電容型(RC)環(huán)形振蕩器由多級(jí)相同的延時(shí)電路組成，比如說，常用的單端環(huán)形振蕩器為三級(jí)，五級(jí)，雙端可為三四五級(jí)，因?yàn)槊恳患?jí)最多可產(chǎn)生90°的相位平移。對(duì)五級(jí)環(huán)形振蕩器來說，每一級(jí)產(chǎn)生36°的相移，只需要總的增益足夠，便可以產(chǎn)生振蕩，這樣的環(huán)形振蕩器還可以產(chǎn)生十相非重疊時(shí)鐘，相鄰兩個(gè)相位時(shí)鐘之間相位差為π/5。如圖1為傳統(tǒng)的五級(jí)環(huán)形振蕩器，但是這樣的振蕩器只能得到低性能的模擬信號(hào)，為此我們發(fā)明了輸出為可用數(shù)字時(shí)鐘輸出的高性能高性能環(huán)形壓控振蕩器。


發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種環(huán)形壓控振蕩器，它具有調(diào)節(jié)范圍寬、抖動(dòng)低的特點(diǎn)。
本發(fā)明提供的環(huán)形壓控振蕩器，其特征在于它包括n級(jí)延時(shí)單元和n個(gè)輸出緩沖電路，其中n＝3，4或5；各級(jí)延時(shí)單元成環(huán)形首尾相連，每一級(jí)延時(shí)單元的正相和負(fù)相延時(shí)輸入端分別與前一級(jí)延時(shí)單元的負(fù)相與正相延時(shí)輸出端相連，第一級(jí)延時(shí)單元的正相和負(fù)相延時(shí)輸入端分別與最末一級(jí)延時(shí)單元的負(fù)相與正相延時(shí)輸出端相連；各級(jí)延時(shí)單元的正相和負(fù)相信號(hào)輸出端分別與各個(gè)輸出緩沖電路的正相和負(fù)相緩沖輸入端相連；各個(gè)輸出緩沖電路的正相和負(fù)相緩沖輸出端分別作為最終輸出的各相位數(shù)字時(shí)鐘信號(hào)。
本發(fā)明的結(jié)構(gòu)特征是延時(shí)單元采用改進(jìn)的寬調(diào)節(jié)范圍的延時(shí)電路，并在每一延時(shí)單元的輸出采用輸出緩沖電路作為輸出緩沖，使之具有調(diào)節(jié)范圍寬、抖動(dòng)低的特點(diǎn)。當(dāng)采用五級(jí)延時(shí)結(jié)構(gòu)時(shí)，最終得到的輸出信號(hào)頻率調(diào)節(jié)范圍為100M-1.3GHz；中心頻率為900MHz時(shí)，相位噪聲(phase noise)為-87dBc/Hz@100KHz和-108dBc/Hz@1MHz；占空比約為50％；平均電流為15mA。



圖1為傳統(tǒng)環(huán)形壓控振蕩器的結(jié)構(gòu)示意圖； 圖2為本發(fā)明的壓控振蕩器的一種結(jié)構(gòu)示意圖； 圖3為圖2中延時(shí)單元電路圖； 圖4為圖2中輸出緩沖電路的電路圖； 圖5為輸出緩沖電路的等效圖； 圖6為輸出緩沖電路中一個(gè)比較器的等效圖； 圖7為圖3中延時(shí)部分的電路圖。

具體實(shí)施例方式 下面結(jié)合附圖并以n＝5為例對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明。
如圖2所示，本發(fā)明環(huán)形壓控振蕩器的結(jié)構(gòu)為 5級(jí)延時(shí)單元s1至s5成環(huán)形首尾相連，每一級(jí)的正相和負(fù)相輸入端INP和INN分別與前一級(jí)的負(fù)相與正相延時(shí)輸出端OUTN、OUTP相連，第一級(jí)的正相和負(fù)相延時(shí)輸入端INP和INN分別與最末一級(jí)的負(fù)相與正相延時(shí)輸出端OUTN、OUTP相連；每一級(jí)的正相和負(fù)相信號(hào)輸出端OUT+、OUT-分別與各輸出緩沖電路b1至b5的正相和負(fù)相緩沖輸入端IN+和IN-相連。各輸出緩沖電路b1至b5的正相和負(fù)相緩沖輸出端O+和O-作為最終十相位數(shù)字時(shí)鐘信號(hào)。
圖3為圖2中延時(shí)單元的電路圖，電路為全差分結(jié)構(gòu)。
延時(shí)單元包括第一PMOS管MP3、第二PMOS管MP4、第三PMOS管MP5、第四PMOS管MP6，第五PMOS管MP8，第六PMOS管MP9；以及第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN7、第四NMOS管MN10和第五NMOS管MN11。第一PMOS管MP3和第二PMOS管MP4成二極管連接，源極接外接電源VDD，漏極分別接第一NMOS管MN1與第二NMOS管MN2的漏極；第三PMOS管MP5和第四PMOS管MP6源極接外接電源VDD，漏極分別接第一NMOS管MN1與第二NMOS管MN2的漏極，柵極分別接第一NMOS管MN1與第二NMOS管MN2的柵極，第五PMOS管MP8漏極作為負(fù)相信號(hào)輸出端OUT-，柵極接正相延時(shí)輸出端OUTP，源極接外接電源VDD，第六PMOS管MP9漏極作為正相信號(hào)輸出端OUT+，柵極接負(fù)相延時(shí)輸出端OUTN，源極接外接電源VDD；第一NMOS管MN1與第二NMOS管MN2漏極分別作為負(fù)相延時(shí)輸出端OUTN和正相延時(shí)輸出端OUTP，柵極分別作為INP和INN，源極接第三NMOS管MN7的漏極；第三NMOS管MN7漏極接第一NMOS管MN1與第二NMOS管MN2的源極，柵極接輸入控制輸入端Vctrl，漏極接地GND，第四NMOS管MN10漏極接負(fù)相信號(hào)輸出端OUT-，柵極接控制輸入端Vctrl，源極接地GND，第五NMOS管MN11漏極接正相信號(hào)輸出端OUT+，柵極接控制輸入端Vctrl。源極接地GND。
圖4為輸出緩沖電路的電路圖。電路為全差分結(jié)構(gòu)，可以看作如圖5的兩個(gè)具有相同輸入的比較器，而每個(gè)比較器COMP結(jié)構(gòu)又如圖6所示，由一個(gè)電流鏡放大器和兩個(gè)反相器串聯(lián)而成。
比較器COMP由第七PMOS管MP17、第八PMOS管MP18、第九PMOS管MP23、第十PMOS管MP27，以及第六NMOS管MN13、第七NMOS管MN14、第八NMOS管MN21和第九NMOS管MN23組成。第七PMOS管MP17和第八PMOS管MP18源極接外接電源VDD，柵極分別作為輸出緩沖電路的負(fù)相和正相輸入端IN-和IN+，漏極分別接第六NMOS管MN13和第七NMOS管MN14的漏極；第六NMOS管MN13漏極接第七PMOS管MP17的漏極，柵極接第七NMOS管MN14的柵極，源極接地GND；第七NMOS管MN14成二極管連接，漏極接第八PMOS管MP18的漏極，源極接地GND。第九PMOS管MP23和第八NMOS管MN21組成第一反相器，輸入接第六NMOS管MN13的漏極，輸出接第二反相器的輸入；第十PMOS管MP27和第九NMOS管MN25組成第二反相器，輸入接第一反相器的輸出，輸出作為輸出緩沖電路的輸出O+。
COMN與COMP完全對(duì)稱，由第十一PMOS管MP16、第十二PMOS管MP19、第十三PMOS管MP22、第十四PMOS管MP26，以及第十NMOS管MN12、第十一NMOS管MN15、第十二NMOS管MN20和第十三NMOS管MN24組成。第十一PMOS管MP16和第十二PMOS管MP19源極接外接電源VDD，柵極分別接輸出緩沖電路的正相和負(fù)相輸入IN+和IN-，漏極分別接第十NMOS管MN12和第十一NMOS管MN15的漏極；第十NMOS管MN12漏極接第十一PMOS管MP16的漏極，柵極接第十一NMOS管MN15的柵極，源極接地GND；第十一NMOS管MN15成二極管連接，漏極接第十二PMOS管MP19的漏極，源極接地GND。第十三PMOS管MP22和第十二NMOS管MN20組成第三反相器，輸入接第十NMOS管MN12漏極，輸出接第四反相器的輸入；第十四PMOS管MP26和第十三NMOS管MN24組成第四反相器，輸入接第三反相器的輸出，輸出作為輸出緩沖電路的輸出O-。
如圖2，out0-out9為十種相位輸出，每一個(gè)延時(shí)單元(S1-S5)采用相同的結(jié)構(gòu)，電路圖如圖3。其延時(shí)部分如圖7，其中附加的PMOS管MP5和MP6通過減小負(fù)載管MP3和MP4的電流來增大電路增益，同時(shí)能將輸出電平拉到接近外接電源VDD以達(dá)到大的輸出擺幅并增加壓控振蕩器的線性。
環(huán)形振蕩器頻率表達(dá)式為 假設(shè)MP5和MP6一直處于線性區(qū)，可得 其中μp是p溝器件的溝道空穴遷移率(cm2/V·s)；為單位面積柵氧電容(F/cm2)；W為有效溝道寬度，L為有效溝道長(zhǎng)度；VTP為p溝器件的閾值電壓；VSD3＝VDD-VD3＝VDD-VG3，VD3為MP3漏極電位，VG3為MP3柵極電位。
所以MP3和MP5的平均電導(dǎo)為 如果式(2)中二次項(xiàng)

和常數(shù)項(xiàng)

之和與式(3)中二次項(xiàng)

相等，可得 這里，VIN，CM是差分對(duì)的共模輸入電壓。
假設(shè)(W/L)3，5＝(W/L)3＝(W/L)5，得 假設(shè)MN7管的漏極電壓為VP，MN1和MN7皆處于飽和區(qū)。討論最簡(jiǎn)單的情況，即差分對(duì)平分尾電流，則 ISS為尾電流，控制輸入端Vctrl為控制電壓。
式(7)與(8)相除可得 所以 由式(1)、(6)和(10)可得 由式(11)可以看出，fosc與Vctrl成線性關(guān)系，并且fosc的線性調(diào)節(jié)范圍可達(dá)一個(gè)數(shù)量級(jí)。
相位噪聲(phase noise)是抖動(dòng)(jitter)在頻域內(nèi)的體現(xiàn)，使用Razavimodel，差分環(huán)形振蕩器的相位噪聲可以表示為 k是玻爾茲曼常數(shù)，T是開爾文溫度，R是每一級(jí)的輸出電阻，ω0是振蕩器的振蕩頻率，Δω為相對(duì)于ω0的偏移量。
將式(6)帶入式(12)可得 由式(13)，通過適當(dāng)設(shè)計(jì)器件尺寸，我們可以盡量減小相位噪聲。除此之外，為得到低抖動(dòng)和低相位噪聲，我們還可以采用以如下措施使用低噪聲器件；設(shè)置合適的直流工作點(diǎn)；減少外部干擾和噪聲；使用其他電路和添加電容。
圖2中負(fù)相延時(shí)輸出端OUTN和正相延時(shí)輸出端OUTP得到的輸出信號(hào)為未整形的正弦模擬信號(hào)，為了得到整形的方波數(shù)字時(shí)鐘，需要將振蕩器產(chǎn)生的信號(hào)轉(zhuǎn)化成方波，圖中輸出緩沖電路(b1-b5)用來將振蕩器的模擬輸出轉(zhuǎn)化成數(shù)字信號(hào)。輸出緩沖電路的電路如圖4。
輸出緩沖電路的等效結(jié)構(gòu)圖如圖5所示，可以看作兩個(gè)比較器，而每個(gè)比較器又可以如圖6等效。對(duì)于比較器來說，增益、頻率響應(yīng)還有傳輸延時(shí)都是它非常重要的特性，下面將分別說明。
比較器增益表達(dá)式為 VOH為比較器的輸出高電平，VOL為比較器輸出低電平，VIH為當(dāng)比較器輸出為VOH時(shí)的輸入最低電平，VIL為當(dāng)輸出為VOL時(shí)最高輸入電平。
如圖6，比較器小信號(hào)增益為 AV＝gm1，2(ro2//ro4)(13) 其中MP17和MP18，MN14和MN13分別相同，其中 這里，增益越大，比較器性能越好。使用準(zhǔn)差分對(duì)結(jié)構(gòu)分析，可得最大和最小輸出電壓VOH＝外接電源VDD，VOL＝0。
因?yàn)榇嬖陔娏麋R，這個(gè)準(zhǔn)差分對(duì)結(jié)構(gòu)有兩個(gè)極點(diǎn)。
輸出極點(diǎn) 鏡像極點(diǎn) CL是輸出極點(diǎn)的節(jié)點(diǎn)電容，CM是鏡像極點(diǎn)的節(jié)點(diǎn)電容，傳輸函數(shù)可以由式(15)和(16)得到，用以分析頻域特性。
輸出緩沖電路采用兩級(jí)反相器鏈來將預(yù)放大判決電路的模擬信號(hào)轉(zhuǎn)化成數(shù)字信號(hào)，并提供大的負(fù)載驅(qū)動(dòng)能力。
考慮反相器特性。當(dāng)輸入電壓與輸出電壓相等時(shí)，稱此點(diǎn)電壓為翻轉(zhuǎn)電壓VSP，此時(shí)NMOS管和PMOS管都處于飽和區(qū)，漏電流相等 其中這里KPn，p為n溝器件和p溝器件的溝長(zhǎng)調(diào)制因子，W為有效溝寬，L為有效溝長(zhǎng)，VTN為n溝器件閾值電壓，VTP為p溝器件閾值電壓。
因此可得 考慮反相器鏈驅(qū)動(dòng)電容負(fù)載Cload的情況，若是由一個(gè)反相器驅(qū)動(dòng)，則其延時(shí)可表示為 tPHL+tPLH＝(Rn+Rp)·(Cout+Cload)(19) Rn，p為一個(gè)MOSFET的漏源平均阻抗，Cout為輸出電容。
更進(jìn)一步考慮，如果使用反相器鏈，每一個(gè)反相器都是前一反相器的A倍(即后一個(gè)反相器MOSFET的溝寬是前一個(gè)的A倍)，適當(dāng)選擇A和N(N為反相器個(gè)數(shù))，可以使得延時(shí)最小。
因?yàn)槊恳粋€(gè)反相器的輸入電容都是前一個(gè)反相器的A倍，如果使得負(fù)載電容是最后一個(gè)反相器A倍的話，可得 Cin1為第一級(jí)反相器的輸入電容。
反相器鏈的總延時(shí)可以表示為 化簡(jiǎn)得 這里Rn1和Rp1分別是第一級(jí)反相器p管和n管的有效電阻，Cout1是第一級(jí)反相器的輸出電容。
為得到使延時(shí)最小的N值，將式(22)以為N參數(shù)求導(dǎo)，并使之為零得 第一項(xiàng)為第一級(jí)反相器的內(nèi)部延時(shí)(不考慮負(fù)載電容)，假設(shè)它的值非常小，可以忽略，因此使延時(shí)最小的N值表示為 在這里，我們選擇的N＝2，兩級(jí)反相器可以保證在不犧牲速度的情況下大的電容驅(qū)動(dòng)能力。從式(24)可以得知，適當(dāng)選擇W/L可以得到最小的傳輸延時(shí)。
圖2中MP8、MN10與MP9、MN11皆為恒流源負(fù)載的共源放大器，其作用是隔離比較器大的W/L對(duì)延時(shí)電路造成的電容加載，同時(shí)對(duì)信號(hào)進(jìn)行預(yù)放大，使得輸出方波占空比接近50％。
以上所述為本發(fā)明的較佳實(shí)施例而已，但本發(fā)明不應(yīng)該局限于該實(shí)施例和附圖所公開的內(nèi)容。所以凡是不脫離本發(fā)明所公開的精神下完成的等效或修改，都落入本發(fā)明保護(hù)的范圍。
權(quán)利要求
1、一種環(huán)形壓控振蕩器，其特征在于它包括n級(jí)延時(shí)單元和n個(gè)輸出緩沖電路，其中n＝3，4或5；各級(jí)延時(shí)單元成環(huán)形首尾相連，每一級(jí)延時(shí)單元的正相和負(fù)相延時(shí)輸入端(INP、INN)分別與前一級(jí)延時(shí)單元的負(fù)相與正相延時(shí)輸出端(OUTN、OUTP)相連，第一級(jí)延時(shí)單元的正相和負(fù)相延時(shí)輸入端(INP、INN)分別與最末一級(jí)延時(shí)單元的負(fù)相與正相延時(shí)輸出端(OUTN、OUTP)相連；各級(jí)延時(shí)單元的正相和負(fù)相信號(hào)輸出端(OUT+、OUT-)分別與各個(gè)輸出緩沖電路的正相和負(fù)相緩沖輸入端(IN+、IN-)相連；各個(gè)輸出緩沖電路的正相和負(fù)相緩沖輸出端(O+、O-)分別作為最終輸出的各相位數(shù)字時(shí)鐘信號(hào)。
2、根據(jù)權(quán)利要求1所述的環(huán)形壓控振蕩器，其特征在于延時(shí)單元包括第一PMOS管MP3、第二PMOS管MP4、第三PMOS管MP5、第四PMOS管MP6，第五PMOS管MP8，第六PMOS管MP9；以及第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN7、第四NMOS管MN10和第五NMOS管MN11；第一PMOS管MP3和第二PMOS管MP4成二極管連接，源極接外接電源VDD，漏極分別接第一NMOS管MN1與第二NMOS管MN2的漏極；第三PMOS管MP5和第四PMOS管MP6源極接外接電源VDD，漏極分別接第一NMOS管MN1與第二NMOS管MN2的漏極，柵極分別接第一NMOS管MN1與第二NMOS管MN2的柵極，第五PMOS管MP8漏極作為負(fù)相信號(hào)輸出端(OUT-)，柵極接正相延時(shí)輸出端OUTP，源極接外接電源VDD，第六PMOS管MP9漏極作為正相信號(hào)輸出端OUT+，柵極接負(fù)相延時(shí)輸出端(OUTN)，源極接外接電源VDD；第一NMOS管MN1與第二NMOS管MN2漏極分別作為負(fù)相延時(shí)輸出端(OUTN)和正相延時(shí)輸出端(OUTP)，柵極分別作為正相和負(fù)相延時(shí)輸入端(INP、INN)，源極接第三NOMS管MN7的漏極；第三NMOS管MN7漏極接第一NMOS管MN1與第二NMOS管MN2的源極，柵極接輸入控制輸入端Vctrl，漏極接地，第四NMOS管MN10漏極接負(fù)相信號(hào)輸出端(OUT-)，柵極接控制輸入端Vctrl，源極接地，第五NMOS管MN11漏極接正相信號(hào)輸出端(OUT+)，柵極接控制輸入端Vctrl，源極接地。
3、根據(jù)權(quán)利要求1或2所述的環(huán)形壓控振蕩器，其特征在于輸出緩沖電路由二個(gè)并聯(lián)的比較器構(gòu)成，二個(gè)比較器均由一個(gè)電流鏡放大器和兩個(gè)反相器串聯(lián)而成。
4、根據(jù)權(quán)利要求1或2所述的環(huán)形壓控振蕩器，其特征在于輸出緩沖電路的結(jié)構(gòu)為
第七PMOS管MP17和第八PMOS管MP18源極接外接電源VDD，柵極分別作為輸出緩沖電路的負(fù)相輸入端IN-和正相輸入端IN+，漏極分別接第六NMOS管MN13和第七NMOS管MN14的漏極；第六NMOS管MN13漏極接第七PMOS管MP17的漏極，柵極接第七NMOS管MN14的柵極，源極接地；第七NMOS管MN14成二極管連接，漏極接第八PMOS管MP18的漏極，源極接地；
第九PMOS管MP23和第八NMOS管MN21組成第一反相器，該反相器的輸入接第六NMOS管MN13的漏極，輸出接第二反相器的輸入；
第十PMOS管MP27和第九NMOS管MN25組成第二反相器，反相器輸入接第一反相器的輸出，該輸出作為輸出緩沖電路的正負(fù)緩沖輸出端(O+)；
第十一PMOS管MP16和第十二PMOS管MP19源極接外接電源VDD，柵極分別接正相輸入端IN+和輸入負(fù)相輸入端IN-，漏極分別接第十NMOS管MN12和第十一NMOS管MN15的漏極；第十NMOS管MN12漏極接第十一PMOS管MP16的漏極，柵極接第十一NMOS管MN15的柵極，源極接地；第十一NMOS管MN15成二極管連接，漏極接第十二PMOS管MP19的漏極，源極接地；第十三PMOS管MP22和第十二NMOS管MN20組成第三反相器，輸入接第十NMOS管MN12漏極，輸出接第四反相器的輸入；第十四PMOS管MP26和第十三NMOS管MN24組成第四反相器，該反相器的輸入接第三反相器的輸出，作為輸出緩沖電路的負(fù)相緩沖輸出端(O-)。
全文摘要
本發(fā)明公開了一種環(huán)形壓控振蕩器，包括3至5級(jí)延時(shí)單元和輸出緩沖電路；各級(jí)延時(shí)單元成環(huán)形首尾相連，每一級(jí)的正相和負(fù)相輸入端分別與前一級(jí)的負(fù)相與正相延時(shí)輸出端相連，第一級(jí)延時(shí)單元的正相和負(fù)相輸入端分別與最末一級(jí)延時(shí)單元的負(fù)相與正相輸出端相連；每一級(jí)正相和負(fù)相信號(hào)輸出端分別與各輸出緩沖電路的正相和負(fù)相輸入端相連。本發(fā)明具有調(diào)節(jié)范圍寬、抖動(dòng)低的特點(diǎn)。采用五級(jí)延時(shí)結(jié)構(gòu)時(shí)，得到的輸出信號(hào)頻率調(diào)節(jié)范圍為100M-1.3GHz；中心頻率為900MHz時(shí)，相位噪聲為-87dBc/Hz@100KHz和-108dBc/Hz@1MHz；占空比約為50％；平均電流為15mA。
文檔編號(hào)H03K3/03GK101257290SQ20081004723
公開日2008年9月3日 申請(qǐng)日期2008年4月3日 優(yōu)先權(quán)日2008年4月3日
發(fā)明者雷鑑銘, 邴林林, 鄒雪城, 鄒志革, 賀黌胤 申請(qǐng)人:華中科技大學(xué)