專利名稱：電壓控制可變電容和電壓控制振蕩器的制作方法
技術領域：
本發(fā)明涉及電容根據控制電壓變化的電壓控制可變電容和使用它的電壓控制振蕩器。
背景技術：
作為能夠在半導體集成電路中使用的電壓控制可變電容，已知變容二極管和MOS 型電容元件這兩種。在半導體集成電路中能夠實現的變容二極管，如圖12所示電容值的可 變比率(最少電容值與最大電容值的比率)較小，在使用于電壓控制型振蕩電路等中時，存 在不能夠得到較大的頻率可變幅度的問題。VCXO(Voltage Controlled Crystal Oscillator，電壓控制晶體振蕩器)等電壓 控制振蕩器，具有利用從外部施加的控制電壓，使接入振蕩電路的電容值可變，由此控制其 振蕩頻率的功能。作為該可變電容元件一般使用變容二極管，但是在集成電路中能夠實現 的變容二極管的最小電容值與最大電容值的比率只為2倍左右，較小。這是由于在用于形 成集成電路的工藝中不能夠實現濃度梯度急劇變化的PN結。另一方面，作為在集成電路中能夠實現的電容可變寬度較大的電壓可變型電容， 已知MOS型的電容。MOS型的電壓可變型電容能夠實現為變容二極管(PN結二極管)的可 變幅度的近兩倍的可變幅度。但是，MOS型的電壓可變型電容在MOS型晶體管的閾值(Vt) 附近的電壓(約0. 5V)處電容值急劇變化，因此電容值由于包含在控制電壓中的噪聲成分 而容易受到調制，結果存在使電壓控制型振蕩器的相位噪聲劣化，而且導致控制電壓與振 蕩頻率的關系的直線性變差的問題。于是，在專利文獻1中提出了下述可變電容在將MOS型晶體管的源極、漏極短路 的MOS型電容元件的柵極側連接電容器，并聯(lián)連接這樣形成的MOS型電容元件和電容器的 串聯(lián)電路，對上述源極、漏極的短路部分施加控制電壓，并且對MOS型電容元件與電容器之 間施加偏置電壓。該可變電容中，偏置電壓的大小在各串聯(lián)電路之間相互不同，因此當使控 制電壓依次變大時，各MOS型電容元件的柵極、源極(漏極)間的電壓依次超過閾值，MOS型 電容元件的電容值減少。由此，雖然電容的可變比率較大，但是在反轉層形成的寄生電阻與 電容串聯(lián)地插入，因此存在可變電容的Q值低的問題。專利文獻1 日本特開2005-64691 圖10

發(fā)明內容
本發(fā)明的目的在于提供一種電壓可變型電容，其電容值的可變比率(最小電容值 與最大電容值的比率)大，在例如構成電壓控制振蕩器時能夠實現直線性高的控制電壓與 振蕩頻率的關系，并且Q值高。本發(fā)明的另一目的在于提供一種電壓控制振蕩器，其能夠得 到直線性高的控制電壓與振蕩頻率的關系，而且振蕩頻率的調整幅度大。本發(fā)明的電壓控制可變電容的特征在于(1)使用多個MOS型電容元件，該MOS型電容元件具有形成在硅層內的N型阱層；在該阱層上隔著柵極氧化膜形成的柵極電極；和在相對于上述柵極電極在面方向上離開的
位置形成在上述阱層內、由N型雜質濃度比阱層多的N+層構成的接觸層， (2)上述多個MOS型電容元件的各個接觸層共通地電連接， (3)設置有用于向各MOS型電容元件的柵極電極供給相互不同的偏置電壓的偏置
電壓供給部，(4)設置有一端分別與上述MOS型電容元件的柵極電極連接，另一端共通地連接 的多個非電壓可變型電容元件，(5)當令在上述MOS型電容元件的阱層形成源極、漏極而構成MOS型晶體管時的閾 值電壓為Vt時，大小相鄰的偏置電壓彼此的差被設定為比上述閾值電壓Vt小，通過向上述接觸層供給控制電壓，對上述多個MOS型電容元件的共通連接點與上 述多個非電壓可變型電容元件的共通連接點之間的電容值進行控制。各非電壓可變型電容元件的電容部分例如與柵極電極重疊設置。其它發(fā)明的電壓控制可變電容的特征在于(1)使用多個MOS型電容元件，該MOS型電容元件具有形成在硅層內的P型阱層； 在該阱層上隔著柵極氧化膜形成的柵極電極；和在相對于上述柵極電極在面方向上離開的 位置形成在上述阱層內、由P型雜質濃度比阱層多的P+層構成的接觸層，(2)上述多個MOS型電容元件的各個柵極電極共通地電連接，(3)設置有用于向各MOS型電容元件的接觸層供給相互不同的偏置電壓的偏置電 壓供給部，(4)設置有一端分別與上述MOS型電容元件的接觸層連接，另一端共通地連接的 多個非電壓可變型電容元件，(5)當令在上述MOS型電容元件的阱層形成源極、漏極而構成MOS型晶體管時的閾 值電壓為Vt時，大小相鄰的偏置電壓彼此的差被設定為比上述閾值電壓Vt小，通過向上述柵極電極供給控制電壓，控制上述多個MOS型電容元件的共通連接點 與上述多個非電壓可變型電容元件的共通連接點之間的電容值。另外的發(fā)明的電壓控制可變電容的特征在于(1)使用多個MOS型電容元件，該MOS型電容元件具有形成在硅層內的N型阱層； 在該阱層上隔著柵極氧化膜形成的柵極電極；和在相對于上述柵極電極在面方向上離開的 位置形成在上述阱層內、由N型雜質濃度比阱層多的N+層構成的接觸層，(2)上述多個MOS型電容元件的各個接觸層共通地電連接，(3)設置有用于向各MOS型電容元件的柵極電極供給相互不同的偏置電壓的偏置 電壓供給部，(4)當令在上述MOS型電容元件的阱層形成源極、漏極而構成MOS型晶體管時的閾 值電壓為Vt時，大小相鄰的偏置電壓彼此的差被設定為比上述閾值電壓Vt小，通過向上述接觸層供給控制電壓，對上述多個MOS型電容元件的共通連接點與 MOS型電容元件的柵極電極側之間的電容值進行控制。再一個發(fā)明的電壓控制可變電容的特征在于(1)使用多個MOS型電容元件，該MOS型電容元件具有形成在硅層內的P型阱層； 在該阱層上隔著柵極氧化膜形成的柵極電極；和在相對于上述柵極電極在面方向上離開的位置形成在上述阱層內、由P型雜質濃度比阱層多的P+層構成的接觸層，(2)上述多個MOS型電容元件的各個柵極電極共通地電連接，(3)設置有用于向各MOS型電容元件的接觸層供給相互不同的偏置電壓的偏置電 壓供給部，(4)當令在上述MOS型電容元件的阱層形成源極、漏極而構成MOS型晶體管時的閾 值電壓為Vt時，大小相鄰的偏置電壓彼此的差被設定為比上述閾值電壓Vt小，通過向上述柵極電極供給控制電壓，對上述多個MOS型電容元件的共通連接點與 MOS型電容元件的接觸層側之間的電容值進行控制。另一發(fā)明是使用電壓控制可變電容的電壓控制振蕩器，其特征在于使用本發(fā)明的 電壓控制可變電容。本發(fā)明共通地連接多個MOS型電容元件的一端側的電極，對共通連接點施加控制 電壓。對各MOS型電容元件的另一端側的電極經由偏置電阻施加偏置電壓，設置有一端分 別與上述MOS型電容元件的柵極電極不經由上述偏置電阻地連接、另一端被共通連接的多 個非電壓可變型電容元件。此外，另一發(fā)明使多個MOS型電容元件的一端側的電極共通連接，對共通連接點 施加控制電壓，對各MOS型電容元件的另一端側的電極施加偏置電壓。在任一發(fā)明中，將相互鄰接的偏置電壓的大小設置為比閾值電壓小，因此當使控 制電壓變大時，MOS型電容元件的電容值依次減少。由此，能夠形成在集成電路上，能夠得 到電容可變比率大、能夠實現構成VCO時直線性高的控制電壓與振蕩頻率的關系，而且Q值 高的電壓控制可變電容。


圖1是表示本發(fā)明的電壓控制可變電容的第一實施方式的電路圖。圖2是表示在第一實施方式中使用的MOS型電容元件的結構的平面圖和截面圖。圖3是表示本發(fā)明的電壓可變型電容的控制電壓與電容值的關系的特性圖。圖4是表示改變圖1的電容值(CMl CMlO和Cl C10)的加權，并連接諧振電 路時的并聯(lián)諧振頻率(即構成VCO時的振蕩頻率)的變化量的圖。圖5是表示在第一實施方式的變形例中使用的MOS型電容元件的結構的截面圖。圖6是表示使用第一實施方式的電壓控制可變電容的電壓控制振蕩器的電路結 構例的電路圖。圖7是表示使用第一實施方式的電壓控制可變電容的電壓控制振蕩器的電路結 構例的電路圖。圖8是表示在本發(fā)明的電壓控制可變電容的第二實施方式中使用的MOS型電容元 件的結構的截面圖。圖9是表示本發(fā)明的電壓控制可變電容的第二實施方式的電路圖。圖10是表示使用第二實施方式的電壓控制可變電容的電壓控制振蕩器的電路結 構例的電路圖。圖11是表示使用第二實施方式的電壓控制可變電容的電壓控制振蕩器的電路結 構例的電路圖。
圖12是對變容二極管和MOS型電容元件，表示控制電壓與電容值的關系的特性 圖。附圖標記的說明A、B電壓控制可變電容的端子部CMl CMn MOS型電容元件Cl Cn 作為非電壓可變型電容元件的電容器VBl VBn 偏置電壓1偏置電壓供給部2硅基板21N 阱(well)21，P 阱3柵極氧化膜31柵極電極4、4， 副接觸部5, MA, MB 電極6差動放大器7控制電壓輸出部
具體實施例方式圖1表示本發(fā)明的第一實施方式的電壓控制可變電容的電路結構。CMl CMn是 MOS型電容元件，這些MOS型電容元件CMl CMn的一端側的電極MA與共通的節(jié)點A連接。 MOS型電容元件CMl CMn的另一端側的電極MB，與作為非電壓可變型電容元件的電容器 Cl Cn的一端側分別連接。另外，在MOS型電容元件CM1、CM2上代表性地標注電極ΜΑ、電 極MB的標記。電容器Cl Cn的另一端側與共通的節(jié)點B連接。由此成為下述結構在節(jié) 點A與節(jié)點B之間，MOS型電容元件CMl和電容器Cl的串聯(lián)電路、MOS型電容元件CM2與電 容器C2的串聯(lián)電路、……MOS型電容元件CMn與電容器Cn的串聯(lián)電路相互并聯(lián)連接。對各MOS型電容元件CMk與電容器Ck之間，從偏置電壓供給部1供給偏置電壓 (直流電壓)VBk。偏置電壓供給部1的一端側接地。另外，k是1 η的整數，是為了簡化 記載而使用的。即，在MOS型電容元件CMl與電容器Cl之間，供給偏置電壓VBl，在MOS型 電容元件CM2與電容器C2之間，供給偏置電壓VB2，……在MOS型電容元件CMn與電容器 Cn之間，供給偏置電壓VBn。R是例如具有IOOkQ以上的電阻值的電阻，R的兩端的直流電 壓值相同。在后面敘述偏置電壓VBk的大小。此處，從偏置電壓供給部1到各MOS型電容元件CMk與電容器Ck的連接點之間的 電阻(偏置電阻R)的電阻值，為了使得電容的Q值變高，希望為盡可能大的值，但是在形成 于集成電路的情況下，必須考慮面積(=成本)與特性的折衷關系。一般地說，需要將偏置 電阻R的電阻值設定為與振蕩頻率f0下的MOS型電容元件CMk和電容器Ck的各阻抗相比 較充分大的值。上述阻抗分別為 Λ2η · f0 · CMk)和 Λ2π · ·00，偏置電阻R的電 阻值優(yōu)選為比這些阻抗中較大的值大兩位數以上的值。圖1的實施方式中，從未圖示的控制電壓供給部向共通連接有上述多個MOS型電容元件CMl CMn的節(jié)點A施加控制電壓，由此實現對上述MOS型電容元件CMl CMn的 共通連接點與作為上述非電壓可變型電容的電容器Cl Cn的共通連接點間的電容值進行 控制的電壓控制可變電容。在將該電壓控制可變電容應用于石英振蕩電路時，在節(jié)點B連 接作為振蕩元件的石英振子。此外，圖2表示MOS型電容元件CMl CMn的結構。2是硅(Si)基板，在該硅基板 2上疊層有硅氧化(SiO2)膜40。為了容易理解附圖，沒有對硅基板2和硅氧化(SiO2)膜40 標注陰影線。在硅基板2的表層部形成有平面形狀為長方形、為N型阱層的N阱(N-Well) 層21。在該N阱層21之上隔著柵極氧化膜3設置有例如由多晶硅膜構成的柵極電極31。 柵極氧化膜3與N阱層21和柵極電極31之間的硅氧化膜40的較薄部分相當。柵極電極 31比N阱層21稍小，且平面形狀形成為長方形。在該柵極電極3上，比柵極電極3稍小且 平面形狀為長方形的例如由鋁構成的電極MB隔著絕緣層(硅氧化膜40的一部分)，與該柵 極電極3相對配置。而且從該電極MB的一端部引出電極33被引出。對該引出電極33施 加偏置電壓，該偏置電壓經由電極MB和導電通路32施加于柵極電極3。根據圖2(a)也可 知，導電通路32在電極MB的引出電極33側的端部沿著短邊相互隔開間隔島狀地設置有多 個例如3個，而且在電極MB的引出電極33的相對側的端部沿著短邊相互隔開間隔島狀地 設置有多個例如4個。此外，柵極電極3和電極MB沿著該電極MB的兩短邊通過多個導電通路32被連接。 而且，在電極MB上設置有例如由鋁構成的電極5。該電極5包括與電極MB隔著作為硅氧 化膜40的一部分的薄絕緣層50相對的長方形狀的對置電極51 ；從該對置電極51的整周 邊緣部向斜上方延伸的周邊緣部52 ；和從周邊緣部52中上述引出電極33被引出的端部側 引出的引出電極53。另一方面，在N阱層21的離開柵極電極3的部位，設置有由N型雜質濃度比N阱 層21多的N+層構成的作為接觸層的副接觸部4。該副接觸部4形成為，在平面觀察時，在 柵極電極31的短邊側隔開間隔排列，平面形狀為長方形。在該副接觸部4之上，沿著副接 觸部4的長度方向(柵極電極31的短邊方向)島狀地排列成一列的導電通路41立起，在 這些導電通路41之上設置有面狀的例如由鋁構成的電極MA。該電極MA在該例中配置在與 上述電極MB高度相同的位置，并且與該電極MA分開并排列配置。通過對照圖1和圖2中的標記能夠容易地進行理解，但是為了更明確還是敘述下 述對應關系。圖2中與副接觸部4連接的電極MA相當于圖1的MOS型電容元件(CMl CMn)的下側的電極，與節(jié)點A連接。此外，圖2中與柵極電極31相對的電極MB相當于圖1 的MOS型電容元件(CMl CMn)的上側的電極，與偏置電壓供給部1連接。進一步，在圖1中，介于電極MB與對置電極5之間的作為硅氧化膜40的一部分的 絕緣層50，相當于作為非電壓可變型電容元件的電容器Cl Cn的各電容成分。S卩，在圖1 中，描述為各MOS型電容元件CMk與電容器Ck由導電通路連接，但是圖1的電容器Ck的下 側的電極兼用作圖2的電極MB，圖1的電容器Ck的上側的電極相當于圖2的電極53。由 此，電極53與節(jié)點B連接。接著對于圖1的電路說明動作。如上所述MOS型電容元件具有在晶體管的閾值電 壓附近的偏置下其電容值急劇變化的問題。為了解決該問題，將偏置電壓VBl VBn分別供 給至MOS型電容元件CMl CMn。使VBl V&i的電壓的關系為VBl < VB2 < VB3 <......< VBn-I < VBn，并且相鄰的偏置電壓的差(VB(k+1)-VBk)設定為比MOS晶體管的閾值電 壓(Vt)小。此處，圖12的實線(1)表示圖2所示的MOS型電容元件中在將副接觸部4接 地的狀態(tài)下使柵極電極31的電壓變化時的電容變化。根據該圖12可知，當柵極電極31的 電壓與副接觸部4側的電壓的差(柵極電極31的電壓-副接觸部4側的電壓)比閾值電 壓小時，MOS型電容元件的電容急劇減少。因此，當使施加于節(jié)點A的控制電壓從比偏置電壓VBl低的電壓開始逐漸上升時， 首先MOS型電容元件MCl的電容減少，節(jié)點A、B間的電容減少。在圖12的情況下，在使副 接觸部4接地的狀態(tài)下使柵極電極31的電壓變化，但是在圖1的情況下，在對柵極電極31 施加固定偏壓的狀態(tài)下提升副接觸部4的電壓。將此與圖12相對應地進行說明的話，是 曲線(1)從右向左移動(從柵極電極31的電壓減去副接觸部4側的電壓所得的差電壓變 小)。于是，該差電壓逐漸變小，在偏置電壓VBl附近MOS型電容元件MCl的電容值減少。因為將相鄰的偏置電壓的差設置為比MOS晶體管的閾值電壓(Vt)小，所以當進一 步提升節(jié)點A的電壓時，在從MCl的電容值急劇變化的區(qū)域轉到緩慢變化的區(qū)域之前，對 于MOS型電容元件MC2來說，上述差電壓到達偏置電壓VB2附近，因此MOS型電容元件MC2 的電容值開始減少。通過像這樣使控制電壓(節(jié)點A的電壓)逐漸變大，MOS型電容元件 MCl MCn的電容值依次急劇變小，即像接力一樣電容值可變，因此能夠使節(jié)點A、B之間的 電容可變。在此成為問題的是，MOS型電容元件MCl MCn與作為非電壓可變型電容元件的電 容器Cl Cn的連接點的寄生電容。該寄生電容作為MOS型電容元件與半導體基板之間的 固定電容起作用，因此導致MOS型電容元件的可變比率減少。但是如圖2所示，通過在MOS 型電容元件的上部配置非電壓可變型電容元件，詳細地說，通過使電容器Cl Cn的下側的 電極與MOS型電容元件的柵極側的電極兼用，能夠排除上述寄生電容的影響。因為相互兼 用的電極連接于同電位，所以不會發(fā)生MOS型電容元件的電容的可變比率的減少。圖3表示該實施方式的電壓可變型電容的控制電壓與電容值的關系。該圖3所示 的特性表示在將η設定為10、將VBl設定為0. 5V、將VB2設定為0. 65V、將VB3設定為0. 8V、 將VB4設定為0. 95V、將VB5設定為1. IV、將VB6設定為1. 25V、將VB7設定為1. 4V、將VB8 設定為1. 55V、將VB9設定為1. 7V、將VBlO設定為1. 95V，使施加于節(jié)點A的控制電壓從-2V 到4V變化時的節(jié)點A、B間的電容值。該例中，MOS型電容元件CMl CMlO使用相同的電 容值，電容器Cl ClO也同樣地使用相同的電容值，因此如該圖所示，在控制電壓約為0. 2V 到1. 3V間時控制電壓與電容值的關系為線性。此處，對專利文獻1所記載的將MOS型晶體管的源極、漏極短路的MOS型電容元件 和上述實施方式中使用的MOS型電容元件進行比較。專利文獻1所記載的MOS型晶體管具 有柵極端子、源極漏極端子、副端子這三個端子，副端子接地，對柵極端子施加一定的偏置 電壓，并且使源極漏極端子的電壓變化，由此使柵極端子與源極漏極端子之間的電容變化。 此時，當例如對柵極端子施加IV的偏置電壓時，在柵極氧化膜下形成反轉層(N)層。當源極 漏極端子的電壓為OV時，源極漏極層(N層)與上述反轉層成為導通狀態(tài)，因此，柵極端子 與源極漏極端子之間的電容值成為由柵極氧化膜決定的電容值，為最大電容值。源極漏極 端子為N型半導體，副端子的層為P型半導體，因此不能夠對源極漏極端子施加負的電壓。 這是因為，當源極漏極端子的電壓變向負側時，二極管成為順向(正向)。
當接著使源極漏極端子的電壓上升時，由源極漏極層(N型半導體)和副端子的層 (P型半導體)構成的二極管成為反偏置，因此在源極漏極層產生耗盡層，上述反轉層與源 極漏極層不是導通狀態(tài)。此時的電容值是由柵極氧化膜和耗盡層形成的電容串聯(lián)連接而得 的，因此電容值下降。當進一步提高源極漏極端子的電壓時，耗盡層變厚，電容值進一步下 降。由此，在源極、漏極和上述反轉層為導通狀態(tài)時成為由柵極氧化膜決定的電容和 反轉層的寄生電阻串聯(lián)連接的元件，在源極、漏極產生耗盡層的狀態(tài)下，成為由柵極氧化膜 決定的電容、上述反轉層的寄生電阻、由上述耗盡層形成的電容這三個元件串聯(lián)連接的元 件。在任一情況下均成為串聯(lián)連接有上述反轉層的寄生電阻的狀態(tài)，因此發(fā)生Q值的下降。與此相對，上述實施方式的MOS型電容元件，相對于副接觸部4，在使柵極電極31 偏置為負時由于載流子積累效應而形成薄反轉層，但是該反轉層的寄生電阻對于副接觸部 4而言，縱方向的電阻起作用，所以其值相對于副接觸部4的基板電阻足夠小，因此不會使Q 值下降。副接觸部4的基板電阻對Q值產生影響，但是與專利文獻1的MOS型電容元件相 比，其電阻值足夠小，因此能夠實現Q值高的電容元件。進一步，根據上述實施方式具有以下效果。將多個MOS型電容元件MCk和作為非 電壓可變型電容元件的電容器Ck的串聯(lián)電路并聯(lián)連接，對MOS型電容元件MCk的柵極側 施加偏置電壓，并且對副接觸部4側供給控制電壓。令構成MOS型晶體管時的閾值電壓為 Vt時，設定為大小相鄰的偏置電壓彼此的差比上述閾值電壓Vt小。由此，MOS型電容元件 MCl MCn的電容值依次急劇減小，而且考慮到如上所述的MOS型電容元件MCk的結構，如 圖3所示，關于電容值能夠得到大的可變幅度。因為控制電壓與電容值為良好的直線性關系，所以具有容易將該電壓控制可變電 容應用于VCO的效果。此外，一般的MOS晶體管通過自對準(self align)將柵極電極用作 掩模，源極區(qū)域和柵極電極的距離近，因此導致寄生電容變大。與此相對，上述MOS型電容 元件使用副接觸部4，因此能夠使副接觸部4與柵極電極31的距離較大，因此具有能夠減少 寄生電容的優(yōu)點。在本發(fā)明中，電極Ml也可以為柵極電極3，此時成為以隔著絕緣層與柵極電極3相 對的方式設置電極M3的結構。并且對柵極電極3經由引出電極施加偏置電壓。在上述例子中，MOS型電容元件MCl MCn使用相同的電容值，電容器Cl ClO 也同樣使用相同的電容值，因此如圖3所示在控制電壓為約0. 2V到1. 3V之間時控制電壓 與電容值的關系為線性。但是，在VCO中并不是要求使控制電壓與電容值的關系為線性，而 是要求使控制電壓與振蕩頻率的關系為線性。以等效電路表示石英振子時的串聯(lián)電容Cl、 并聯(lián)電容CO、串聯(lián)電感Li，與石英振子連接的電壓可變型電容部的電容CV，和振蕩電路的 振蕩頻率f的關系表示為，f = 1/2π (Li · K)"2。電壓可變型電容部相當于圖1中的節(jié)點 A與B間的電容。此外，K以下式表示。K=ICl (C0+CV)} / (C1+C0+CV)此處，CV與f為非線性的關系，CV與施加于電壓可變型電容部的控制電壓Vb (施 加于圖1的節(jié)點A的電壓)也是非線性的關系。于是，優(yōu)選例如采用下述方法，使得Vb與 f的關系盡可能地為線性(直線性的關系)。1)調整多個MOS型電容元件和多個非電壓可變型電容中的一方或兩者的電容的加權，使控制電壓對電容值的關系與期望的特性一致的方法。2)調整施加于MOS型電容元件與非電壓可變型電容的連接點的固定偏置電壓，使 控制電壓對電容值的關系與期望的特性一致的方法。3)并用上述1)和2)的方法。圖4表示通過上述1)的方法構成電壓可變型電容，連接該電壓可變型電容和 190MHz的石英振子而構成諧振電路時的控制電壓與并聯(lián)諧振頻率(即構成VCXO時的振蕩 頻率)的頻率變化量的關系。另外，所謂的進行MOS型電容元件的電容的加權，能夠舉出例 如在MOS型電容元件的CMl CMn的全部之間或者一部分之間改變相互的電容(變更柵極 氧化膜的面積、厚度等)的例子。此外，所謂的進行非電壓可變型電容元件的加權，能夠舉 出改變電容Cl Cn的全部之間或一部分之間相互的電容的例子。一般在VCXO中要求10%以下的直線性，與此相對，圖4的直線性充分收斂于5% 以內，能夠得到良好的線性。另外，此處，說明了下述例子M0S型電容元件為圖2所示的由N 阱層21、柵極氧化膜31、多晶硅柵極電極3構成的MOS構造，MIM (Metal Insulator Metal， 金屬-絕緣體-金屬)構造的非電壓可變型電容，但是N型擴散層的種類、柵極電極的材質 并非必須限定于此，例如柵極電極也可以是金屬。此外，作為非電壓可變型電容的電容器Ck 并非必須為MIM構造。進一步，代替N阱層21使用作為P型阱層的P阱層也能夠實現同樣的功能。此 時，副接觸部21由與P阱層相比P型雜質濃度更多的P+層構成。于是成為交換圖1所示 的MOS型電容元件CMl CMlO的上下而成的結構。即，在圖2中，成為使電容器Cl ClO 的一端側的電極5隔著成為電容器電容的絕緣層與連接于副接觸部4的電極MA的上方相 對，不使電容器Cl ClO的一端側的電極5與電極MB的上方側相對的結構。圖5是表示 相當于第一實施方式的變形例的使用P阱層的MOS型電容元件的截面圖，對P阱層和P+層 分別標注標記“21，”和“ 4，”。從偏置電壓供給部1向電極MA施加偏置電壓，電壓MB與節(jié) 點A連接，被施加控制電壓。根據以上內容，本發(fā)明在將非電壓可變電容形成在MOS型電容元件的柵極電極31 之上的情況下，可以不設置電極MB地，以與柵極電極31之間隔著絕緣層的方式設置電極 51 (參照圖2)，此時，不經由電極MB地對柵極電極31施加偏置電壓Vk。圖6是應用本發(fā)明的電壓控制可變電容的電壓控制振蕩器的一個例子，5是石英 振子，6是差動放大器，7是控制電壓輸出部，從石英振子5的一端側取出振蕩輸出。在石英 振子5的兩端連接有兩組已述的電壓控制可變電容。即兩組電壓控制可變電容為相同結 構。圖7為應用本發(fā)明的電壓控制可變電容的電壓控制振蕩器的另一個例子，作為用 于電壓控制振蕩器的振蕩電路，使用科耳皮茲電路。圖7中100是圖1所示的電壓控制可 變電容，圖1記載的偏置電阻R位于虛線的框內。101表示成為放大器的晶體管，102、103 表示電阻，104、105表示電容器，106表示電阻，VCC表示電源電壓，Vbb表示被供給晶體管 101的基極的偏置電壓。圖7的電路中節(jié)點B接地，而在采用節(jié)點B不接地的結構時，不需 要上述偏置電阻R。另外，應用本發(fā)明的電壓控制振蕩器也可以使用所謂的LC諧振電路。上述第一實施方式的電壓控制可變電容的電路，是以MOS型電容元件的下部電極(N阱21)與硅基板(與標記2相當的部分)之間的寄生電容較大為前提而考慮的結構。在 一般的半導體工藝中，MOS型電容元件的下部電極與硅基板以PN分離的方式被電分離，因 此較大的結電容加于MOS型電容元件的下部電極。因此，在第一實施方式中，對MOS型電容 元件的下部電極供給控制電壓，由此使得下部電極的電位不會由于高頻而變化(交流而言 固定)，成為不存在上述寄生電容的影響或能夠抑制該影響的結構。另一方面，該結構中，需要對MOS型電容元件的上部電極(柵極電極)施加偏置電 壓VBk，因此為了使得該直流偏壓不會施加到振蕩電路側，作為截斷直流偏壓用，而需要將 作為非電壓可變電容的電容器Ck串聯(lián)連接于MOS型電容元件CMk。由此，電容器Ck的電 容值越比MOS型電容元件CMk的電容值大，作為可變電容越能夠得到更大的電容可變比率。 電容器Ck通過形成在離開MOS型電容的上部的區(qū)域，能夠使電容值進一步變大，但是這樣 的話會導致器件的大型化，而且電容器Ck的MOS型電容側的電極與硅基板之間的寄生電容 變大，因此并不優(yōu)選。因此，如果在柵極電極上設置電容器Ck，則不可避免地上述電容可變 比率的大小會受到一定程度的限制。另一方面，在利用SOI (Silicon On hsulator，絕緣體上硅)基板等氧化膜使得 MOS型電容元件的下部電極能夠相對硅基板電分離的工藝中，MOS型電容元件的下部電極 與硅基板之間具有的寄生電容，與PN分離相比較足夠小，因此即使不采用圖1的結構，也能 夠實現與圖1相同的功能。接著，參照圖8 圖11說明本發(fā)明的第二實施方式的電壓控制可變電容。第二實 施方式是在MOS型電容元件的下部電極與硅基板之間具有的寄生電容與PN分離相比較充 分小的情況下優(yōu)選的例子。圖8所示的器件構造表示在第二實施方式中使用的MOS型電容元件。該結構與圖 2的結構的不同點在于，在MOS型電容元件與硅基板2之間形成有作為絕緣膜30的例如硅 氧化膜，以及不包含電容器Ck。圖9表示第二實施方式的電壓控制可變電容的電路。圖9 中，MOS型電容元件MCl MCn中，與柵極電極31連接的電極MB記載于下側，與N阱21連 接的電極MA記載于上側。經由各電極MA共通連接MOS型電容MCk的各接觸層4，從未圖示 的控制電壓輸出部經由電阻R向作為共通連接點的節(jié)點B供給控制電壓。另外，節(jié)點B是 與振蕩電路連接的一側的節(jié)點。在該例中，MOS型電容元件MCk的下部電極與硅基板2之間具有的寄生電容小，因 此，這樣能夠使下部電極側(N阱21側)為對交流而言自由的狀態(tài)(電位會由于高頻而變 化的狀態(tài))。因此MOS型電容元件MCk的柵極電極31側能夠為對交流而言固定，于是，能夠 從偏置電壓供給部1不設置偏置電阻地向柵極電極31供給偏置電壓。結果，不需要作為非 電壓可變電容的電容器Ck。圖9所示的電壓控制可變電容中，作為各偏置電壓VBk的供給 點的柵極電極31為交流接地，因此柵極電極VBk與節(jié)點B之間的電容由控制電壓VC控制。圖10是應用本發(fā)明的電壓控制可變電容的電壓控制振蕩器的一個例子。該例中， 使用兩個第二實施方式的電壓控制可變電容，但是也可以使用一個。根據圖10的結構，偏 置電壓VBl VBn的各節(jié)點成為交流假想接地點，因此具有即使偏置電壓供給部1的電路 的阻抗較高(即使有電阻加入)，也與施加理想的偏壓(阻抗為零)時等效的優(yōu)點。圖11是應用第二實施方式的電壓控制可變電容的電壓控制振蕩器的另一個例 子，作為使用于電壓控制振蕩器的振蕩電路，使用科耳皮茲電路。
在使用SOI工藝的情況下，MOS型電容元件MCk的下部電極與硅基板2之間具有 的寄生電容也不為零，因此優(yōu)選根據使用的工藝判斷第一實施方式的結構和第二實施方式 的結構中哪個比較有利，分別使用兩個結構。此外，關于偏置電阻R(或者102)，根據對于應 用本發(fā)明的電壓控制可變電容的電路如何設置的不同，可能是必需的，或者也能夠是不需 要的。
權利要求
1.一種電壓控制可變電容，其特征在于(1)使用多個MOS型電容元件，該MOS型電容元件具有形成在硅層內的N型阱層；在 該阱層上隔著柵極氧化膜形成的柵極電極；和在相對于所述柵極電極在面方向上離開的位 置形成在所述阱層內、由N型雜質濃度比阱層多的N+層構成的接觸層，(2)所述多個MOS型電容元件的各個接觸層共通地電連接，(3)設置有用于向各MOS型電容元件的柵極電極供給相互不同的偏置電壓的偏置電壓 供給部，(4)設置有一端分別與所述MOS型電容元件的柵極電極連接，另一端共通地連接的多 個非電壓可變型電容元件，(5)當令在所述MOS型電容元件的阱層形成源極、漏極而構成MOS型晶體管時的閾值電 壓為Vt時，大小相鄰的偏置電壓彼此的差被設定為比所述閾值電壓Vt小，其中，通過向所述接觸層供給控制電壓，對所述多個MOS型電容元件的共通連接點與所述多 個非電壓可變型電容元件的共通連接點之間的電容值進行控制。
2.如權利要求1所述的電壓控制可變電容，其特征在于各非電壓可變型電容元件的電容部分與柵極電極重疊設置。
3.一種電壓控制可變電容，其特征在于(1)使用多個MOS型電容元件，該MOS型電容元件具有形成在硅層內的P型阱層；在 該阱層上隔著柵極氧化膜形成的柵極電極；和在相對于所述柵極電極在面方向上離開的位 置形成在所述阱層內、由P型雜質濃度比阱層多的P+層構成的接觸層，(2)所述多個MOS型電容元件的各個柵極電極共通地電連接，(3)設置有用于向各MOS型電容元件的接觸層供給相互不同的偏置電壓的偏置電壓供 給部，(4)設置有一端分別與所述MOS型電容元件的接觸層連接，另一端共通地連接的多個 非電壓可變型電容元件，(5)當令在所述MOS型電容元件的阱層形成源極、漏極而構成MOS型晶體管時的閾值電 壓為Vt時，大小相鄰的偏置電壓彼此的差被設定為比所述閾值電壓Vt小，其中，通過向所述柵極電極供給控制電壓，對所述多個MOS型電容元件的共通連接點與所述 多個非電壓可變型電容元件的共通連接點之間的電容值進行控制。
4.一種電壓控制可變電容，其特征在于(1)使用多個MOS型電容元件，該MOS型電容元件具有形成在硅層內的N型阱層；在 該阱層上隔著柵極氧化膜形成的柵極電極；和在相對于所述柵極電極在面方向上離開的位 置形成在所述阱層內、由N型雜質濃度比阱層多的N+層構成的接觸層，(2)所述多個MOS型電容元件的各個接觸層共通地電連接，(3)設置有用于向各MOS型電容元件的柵極電極供給相互不同的偏置電壓的偏置電壓 供給部，(4)當令在所述MOS型電容元件的阱層形成源極、漏極而構成MOS型晶體管時的閾值電 壓為Vt時，大小相鄰的偏置電壓彼此的差被設定為比所述閾值電壓Vt小，其中，通過向所述接觸層供給控制電壓，對所述多個MOS型電容元件的共通連接點與MOS型 電容元件的柵極電極側之間的電容值進行控制。
5.一種電壓控制可變電容，其特征在于(1)使用多個MOS型電容元件，該MOS型電容元件具有形成在硅層內的P型阱層；在 該阱層上隔著柵極氧化膜形成的柵極電極；和在相對于所述柵極電極在面方向上離開的位 置形成在所述阱層內、由P型雜質濃度比阱層多的P+層構成的接觸層，(2)所述多個MOS型電容元件的各個柵極電極共通地電連接，(3)設置有用于向各MOS型電容元件的接觸層供給相互不同的偏置電壓的偏置電壓供 給部，(4)當令在所述MOS型電容元件的阱層形成源極、漏極而構成MOS型晶體管時的閾值電 壓為Vt時，大小相鄰的偏置電壓彼此的差被設定為比所述閾值電壓Vt小，其中，通過向所述柵極電極供給控制電壓，對所述多個MOS型電容元件的共通連接點與MOS 型電容元件的接觸層側之間的電容值進行控制。
6.一種電壓控制振蕩器，其使用電壓控制可變電容，該電壓控制振蕩器的特征在于使用權利要求1 權利要求5中任一項所述的電壓控制可變電容。
7.如權利要求6所述的電壓控制振蕩器，其特征在于對多個MOS型電容元件的組和多個非電壓可變型電容元件的組中的至少一組進行電 容的加權，使得控制電壓和振蕩頻率為比例關系。
8.如權利要求6或7所述的電壓控制振蕩器，其特征在于進行偏置電壓的加權，使得控制電壓和振蕩頻率為比例關系。
全文摘要
本發(fā)明提供電壓控制可變電容和電壓控制振蕩器。該電壓控制可變電容能夠形成在集成電路上，電容可變比率大且Q值高，在構成VCO時能夠實現直線性高的控制電壓與振蕩頻率的關系。該電壓控制可變電容包括使下部電極共通連接的多個MOS型電容元件(CM1～CMn)；一端與該多個MOS型電容元件的上部電極連接，另一端共通連接的多個的非電壓可變型電容(C1～Cn)；和對這些MOS型電容元件和非電壓可變型電容的連接點分別施加不同的固定偏置電壓的部件(VB1～VBn和電阻)，其中，對共通連接有上述多個MOS型電容的下部電極施加控制電壓。
文檔編號H03B5/12GK102136825SQ20101060121
公開日2011年7月27日 申請日期2010年12月17日 優(yōu)先權日2009年12月18日
發(fā)明者高橋豐 申請人:日本電波工業(yè)株式會社