專利名稱：高速鑒相器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高速鑒相器，確切說，涉及一種基于單相時(shí)鐘動(dòng) 態(tài)CMOS技術(shù)的高速鑒相器，屬于信號(hào)處理及其電路的技術(shù)領(lǐng)域。
背景技術(shù)：
隨著集成電路技術(shù)的飛速發(fā)展，微處理器的工作頻率在逐年提 高，目前，Intel公司已經(jīng)推出主頻超過3GHz的微處理芯片。通用微 處理芯片的主頻一般也在百M(fèi)Hz以上。由于PCB技術(shù)的限制，主板 難以為芯片提供200MHz以上的時(shí)鐘信號(hào)。因此，芯片內(nèi)部就需要一 個(gè)穩(wěn)定的高頻時(shí)鐘產(chǎn)生電路。隨著人們對低功耗、短鎖定時(shí)間和高速 等方面要求的提高，傳統(tǒng)的高頻時(shí)鐘產(chǎn)生電路已經(jīng)無法滿足要求，因 此就需要設(shè)計(jì)短鎖定時(shí)間的高頻時(shí)鐘信號(hào)產(chǎn)生電路。所以，設(shè)計(jì)高性 能的延遲鎖定環(huán)(Delay Locked Loop — DLL)就越來越重要。鑒相器 (Phase Detector—PD)是延遲鎖定環(huán)中關(guān)鍵的模塊，它通過對輸入 信號(hào)的的相位進(jìn)行比較，輸出脈寬與相位差相對應(yīng)的脈沖信號(hào)，驅(qū)動(dòng) 后級(jí)電路，使延遲鎖定環(huán)完成對相位的跟蹤，從而產(chǎn)生高頻的時(shí)鐘信 號(hào)。
鑒相器的設(shè)計(jì)主要關(guān)注工作速度、抖動(dòng)、增益和死區(qū)問題。傳統(tǒng) 的鑒相器如圖l所示。這種鑒相器的捕獲范圍較大，鎖定速度較快， 電路比較簡單，但是也有很多缺點(diǎn)，如產(chǎn)生死區(qū)問題，死區(qū)問題是指 鑒相器能夠鑒別的最小相位差；工作速度不夠快，只有100MHz左右， 無法滿足現(xiàn)在產(chǎn)品的要求。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是推出一種高速鑒相器。該鑒相器工作 速度快，沒有死區(qū)，彌補(bǔ)了傳統(tǒng)鑒相器的不足。
為了解決上述的技術(shù)問題，本發(fā)明采用以下的技術(shù)方案。在傳統(tǒng)的鑒相器的基礎(chǔ)上，在反饋環(huán)路中添加了一個(gè)延時(shí)模塊，使鑒相器工 作時(shí)沒有死區(qū)，用高速的D觸發(fā)器替換了傳統(tǒng)的低速的D觸發(fā)器， 使鑒相器工作速度快，達(dá)到900MHz。
現(xiàn)在結(jié)合附圖詳細(xì)描述本發(fā)明的技術(shù)方案。
一種高速鑒相器，含第一D觸發(fā)器1，第二D觸發(fā)器2，第三或 非門N0R3，第一 D觸發(fā)器1和第二 D觸發(fā)器2的電路結(jié)構(gòu)完全相同， 第三或非門NOR3是兩輸入端或非門，第一 D觸發(fā)器1有D端口、 Q 端口和RST端口 ，第二 D觸發(fā)器2有D端口 、 Q端口和RST端口 ， 第三或非門NOR3有第五輸入端IN5、第六輸入端IN6和第三輸出端 OUT3，其特征在于，它還含有第一或非門NORl，第二或非門NOR2， 延時(shí)單元Delay,第一或非門NORl和第二或非門NOR2都是兩輸入 端或非門，第一或非門NOR1有第一輸入端IN1、第二輸入端IN2和 第一輸出端OUTl，第二或非門NOR2有第三輸入端IN3、第四輸入 端IN4和第二輸出端OUT2，延時(shí)單元Delay有第七輸入端IN7和第 四輸出端OUT4，該鑒相器有兩個(gè)輸入端和兩個(gè)輸出端，兩個(gè)輸入端 是A輸入端A和B輸入端B，兩個(gè)輸出端是Qa瑜出端Qa和Qb輸 出端Qb， A輸入端A與第一 D觸發(fā)器1的D端口連接，B輸入端B 與第二 D觸發(fā)器2的D端口連接，第二輸入端IN2、第一 D觸發(fā)器1 的RST端口、第四輸出端OUT4、第二 D觸發(fā)器2的RST端口和第 四輸入端IN4連接在一起，第一 D觸發(fā)器1的Q端口與第一輸入端 IN1連接，第二 D觸發(fā)器2的Q端口與第三輸入端IN3連接，第五 輸入端IN5和第六輸入端IN6分別與第一 D觸發(fā)器1的Q端口和第 二 D觸發(fā)器2的Q端口連接，第三輸出端OUT3與第七輸入端IN7 連接，第一輸出端OUT1與Qa瑜出端Qa連接，第二輸出端OUT2 與Qb瑜出端Qb連接。
本發(fā)明的技術(shù)方案的進(jìn)一步特征在于，第一D觸發(fā)器1和第二D 觸發(fā)器2的電路結(jié)構(gòu)完全相同，第一D觸發(fā)器1含第一 MOS管Ml、 第二 MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管 M5和第六MOS管M6，第一MOS管Ml、第二MOS管M2和第四MOS管M4是PMOS管，第三MOS管M3、第五MOS管M5和第六 MOS管M6是NMOS管，第一 MOS管Ml、第三MOS管M3和第五 MOS管M5串接后跨接在電源正端VDD和電源負(fù)端GND之間第 一 MOS管Ml的源極與電源正端VDD連接，第一 MOS管Ml的漏 極與第三MOS管M3的漏極連接，第三MOS管M3的源極與第五 MOS管M5的漏極連接，第五MOS管M5的源極與電源負(fù)端GND連 接，第二 MOS管M2、第四MOS管M4和第六MOS管M6串接后跨 接在電源正端VDD和電源負(fù)端GND之間第二 MOS管M2的源極 和電源正端VDD連接，第二 MOS管M2的漏極與第四MOS管M4 的源極連接，第四MOS管M4的漏極與第六MOS管M6的漏極連接， 第六MOS管M6的源極與電源負(fù)端GND連接，第三MOS管NO的 源極、第五MOS管M5的漏極、第二 MOS管M2的柵極和第六MOS 管M6的柵極連接在一起，第三MOS管M3的柵極與第四MOS管 M4的柵極連接后作為第一 D觸發(fā)器1的D端口，第一 MOS管Ml 的柵極與第五MOS管M5的柵極連接后作為第一 D觸發(fā)器1的RST 端口 ，第二 MOS管M2的漏極與第四MOS管M4的源極連接后作為 第一 D觸發(fā)器1的Q端口。
與背景技術(shù)相比，本發(fā)明有以下的優(yōu)點(diǎn)
1、 傳統(tǒng)的D觸發(fā)器使用的MOS管比較多，極大的影響了 D觸 發(fā)器的工作速度，繼而影響了鑒相器的工作速度，同時(shí)也增加了 D 觸發(fā)器的制作難度。本發(fā)明中的D觸發(fā)器使用的MOS管少，D觸發(fā) 器的工作速度高，鑒相器的工作速度高，D觸發(fā)器的制作容易。
2、 傳統(tǒng)鑒相器的反饋環(huán)過于簡單，也會(huì)使鑒相器產(chǎn)生死區(qū)，極 大的影響了鑒相器的鑒相精度。在本發(fā)明中，采用了新的環(huán)路結(jié)構(gòu)， 并且加入了一個(gè)延時(shí)單元，徹底的解決了電路的死區(qū)問題，極大的提 高了鑒相器的鑒相精度。


圖1為傳統(tǒng)鑒相器的電路框圖。圖2為本發(fā)明的高速鑒相器的電路框圖。
圖3為本發(fā)明的高速鑒相器所用的D觸發(fā)器的電路圖。
圖4為本發(fā)明的高速鑒相器的電路圖。
具體實(shí)施例方式
現(xiàn)結(jié)合附圖和實(shí)施例詳細(xì)說明本發(fā)明的技術(shù)方案和工作原理。實(shí) 施例的高速鑒相器具有與發(fā)明內(nèi)容所述的高速鑒相器完全相同的電 路結(jié)構(gòu)，以下僅羅列關(guān)鍵的技術(shù)數(shù)據(jù)。
實(shí)施例
第一 MOS管Ml、第二 MOS管M2和第四MOS管M4的寬長比 都是2pm/0.18nm，第三MOS管M3、第五MOS管M5和第六MOS 管M6的寬長比都是lnm/0.18pm;
延時(shí)單元Delay由兩級(jí)非門級(jí)聯(lián)而成，非門中的PMOS管的寬長 比是10pm/0.6nm， NMOS管的寬長比是5pm/0.6pm。
電源電壓是1.8V;
工作速度是900MHz。
下面結(jié)合圖4具體說明本實(shí)施例的高速鑒相器的工作原理。在圖 4中，第二 D觸發(fā)器2所使用的MOS管用和第一 D觸發(fā)器1相對應(yīng) 的第一'MOS管Ml'、第二' MOS管M2'、第三'MOS管M3'、 第四'MOS管M4 '、第五'MOS管M5 '和第六'MOS管M6 '表 示，第六MOS管M6的柵極和第六'M0S管M6'的柵極分別定義 為第一節(jié)點(diǎn)X和第二節(jié)點(diǎn)X'，第四輸出端0UT4定義為第三節(jié)點(diǎn) RESET,第一 D觸發(fā)器1的輸出端Q定義為第四節(jié)點(diǎn)Ql，第二 D觸 發(fā)器2的輸出端Q定義為第五節(jié)點(diǎn)Q2。
初始狀態(tài)時(shí)，第三節(jié)點(diǎn)RESET為低電平，第一M0S管M1和第 一'MOS管Ml'導(dǎo)通，第五MOS管M5和第五'MOS管M5'截 止，當(dāng)信號(hào)A超前信號(hào)B，即輸入信號(hào)A上升沿先出現(xiàn)，輸入信號(hào)B 還處于低電平，此時(shí)第三MOS管M3導(dǎo)通，而第四MOS管M4截止， 所以第一節(jié)點(diǎn)X為高電平，使第二 MOS管M2截止，第四節(jié)點(diǎn)Ql保持原來的狀態(tài)，即低電平。因?yàn)榇藭r(shí)輸入信號(hào)B還是低電平，第三' MOS管M3'截止，由于第五'MOS管M5'也截止，所以第二節(jié)點(diǎn) X'處于保持狀態(tài)，即低電平，使第二' MOS管M2'導(dǎo)通，第六' MOS管M6'截止，此時(shí)第五節(jié)點(diǎn)Q2為高電平。因?yàn)榈谒墓?jié)點(diǎn)Ql 為低電平，而第五節(jié)點(diǎn)Q2為高電平，經(jīng)過第三或非門NOR3后，第 三節(jié)點(diǎn)RESET仍然保持為低電平，經(jīng)過第一或非門NOR1和第二或 非門NOR2后，輸出信號(hào)qa為高電平，qb為低電平，表明輸入信號(hào) A超前輸入信號(hào)B。
當(dāng)輸入信號(hào)B超前輸入信號(hào)A時(shí)，電路動(dòng)作類似于輸入信號(hào)A 超前輸入信號(hào)B時(shí)的電路動(dòng)作，最后的結(jié)果是輸出信號(hào)qa為低電平， 輸出信號(hào)Qs為高電平。
當(dāng)輸入信號(hào)A和輸入信號(hào)B同相時(shí)，第四節(jié)點(diǎn)Ql和第五節(jié)點(diǎn) Q2都為低電平，經(jīng)過第三或非門NOR3時(shí)，第三節(jié)點(diǎn)RESET由低電 平轉(zhuǎn)換成高電平，此時(shí)第五MOS管M5和第五'MOS管M5'導(dǎo)通， 第一節(jié)點(diǎn)X和第二節(jié)點(diǎn)X'由高電平轉(zhuǎn)換成低電平，第二 MOS管 M2和第二 ' MOS管M2 '導(dǎo)通，使第四節(jié)點(diǎn)Ql和第五節(jié)點(diǎn)Q2為高 電平，以上過程也是反饋置高電平的過程。Qa瑜出端Qa和Qb瑜出 端Qb各瑜出一個(gè)脈沖，同時(shí)為高電平，然后再同時(shí)從高電平轉(zhuǎn)換成 低電平，因此判斷輸入信號(hào)A和輸入信號(hào)B是同相位的。簡言之， 當(dāng)輸入信號(hào)A超前輸入信號(hào)B時(shí)，qa輸出端qa為高電平，Qb瑜出 端qb為低電平；當(dāng)輸入信號(hào)A滯后輸入信號(hào)B時(shí)，qb輸出端qb為 高電平，QA輸出端QA為低電平；當(dāng)輸入信號(hào)A和B同相時(shí)，Qa瑜 出端Qa和Qb瑜出端Qu都為高電平；當(dāng)Qa瑜出端Qa和Qb輸出端 qb都為低電平時(shí)，表示鑒相器在判斷過程中。
綜上，本實(shí)施例通過簡單的電路對兩個(gè)輸入信號(hào)進(jìn)行了相位比 較，能夠準(zhǔn)確快速的判斷出信號(hào)超前、滯后或同相的情況，給延遲鎖 定環(huán)提供了準(zhǔn)確快速的判斷，從而保證延遲鎖定環(huán)能夠提供高速穩(wěn)定 的時(shí)鐘信號(hào)。該鑒相器特別適于在延遲鎖定環(huán)中精確鑒別兩個(gè)輸入信 號(hào)的的相位差。
權(quán)利要求
1、一種高速鑒相器，含第一D觸發(fā)器(1)，第二D觸發(fā)器(2)，第三或非門(NOR3)，第一D觸發(fā)器(1)和第二D觸發(fā)器(2)的電路結(jié)構(gòu)完全相同，第三或非門(NOR3)是兩輸入端或非門，第一D觸發(fā)器(1)有D端口、Q端口和RST端口，第二D觸發(fā)器(2)有D端口、Q端口和RST端口，第三或非門(NOR3)有第五輸入端(IN5)、第六輸入端(IN6)和第三輸出端(OUT3)，其特征在于，它還含有第一或非門(NOR1)，第二或非門(NOR2)，延時(shí)單元(Delay)，第一或非門(NOR1)和第二或非門(NOR2)都是兩輸入端或非門，第一或非門(NOR1)有第一輸入端(IN1)、第二輸入端(IN2)和第一輸出端(OUT1)，第二或非門(NOR2)有第三輸入端(IN3)、第四輸入端(IN4)和第二輸出端(OUT2)，延時(shí)單元(Delay)有第七輸入端(IN7)和第四輸出端(OUT4)，該鑒相器有兩個(gè)輸入端和兩個(gè)輸出端，兩個(gè)輸入端是A輸入端(A)和B輸入端(B)，兩個(gè)輸出端是QA輸出端(QA)和QB輸出端(QB)，A輸入端(A)與第一D觸發(fā)器(1)的D端口連接，B輸入端(B)與第二D觸發(fā)器(2)的D端口連接，第二輸入端(IN2)、第一D觸發(fā)器(1)的RST端口、第四輸出端(OUT4)、第二D觸發(fā)器(2)的RST端口和第四輸入端(IN4)連接在一起，第一D觸發(fā)器(1)的Q端口與第一輸入端(IN1)連接，第二D觸發(fā)器(2)的Q端口與第三輸入端(IN3)連接，第五輸入端(IN5)和第六輸入端(IN6)分別與第一D觸發(fā)器(1)的Q端口和第二D觸發(fā)器(2)的Q端口連接，第三輸出端(OUT3)與第七輸入端(IN7)連接，第一輸出端(OUT1)與QA輸出端(QA)連接，第二輸出端(OUT2)與QB輸出端(QB)連接。
2、 根據(jù)權(quán)利要求1所述的高速鑒相器，其特征在于，第一D觸 發(fā)器(1)和第二 D觸發(fā)器(2)的電路結(jié)構(gòu)完全相同，第一 D觸發(fā) 器(l)含第一 MOS管(M1)、第二 MOS管(M2)、第三MOS管(M3)、 第四MOS管(M4)、第五MOS管(M5)和第六MOS管(M6)，第 一 MOS管(Ml)、第二 MOS管(M2)和第四MOS管(M4 )是PMOS管，第三MOS管(M3)、第五MOS管(M5)和第六MOS管(M6) 是NMOS管，第一MOS管(Ml)、第三MOS管(M3)和第五MOS 管(M5)串接后跨接在電源正端(VDD)和電源負(fù)端(GND)之間 第一MOS管(Ml)的源極與電源正端(VDD)連接，第一MOS管(Ml)的漏極與第三MOS管(M3)的漏極連接，第三MOS管(M3 ) 的源極與第五MOS管(M5)的漏極連接，第五MOS管(M5)的源 極與電源負(fù)端(GND)連接，第二 MOS管(M2)、第四MOS管(M4) 和第六MOS管(M6)串接后跨接在電源正端(VDD)和電源負(fù)端(GND)之間第二 MOS管(M2)的源極和電源正端(VDD)連接， 第二MOS管(M2)的漏極與第四MOS管(M4)的源極連接，第四 MOS管(M4)的漏極與第六MOS管(M6)的漏極連接，第六MOS 管(M6)的源極與電源負(fù)端(GND)連接，第三MOS管(M3)的 源極、第五MOS管(M5)的漏極、第二MOS管(M2)的柵極和第 六MOS管(M6)的柵極連接在一起，第三MOS管(M3)的柵極與 第四MOS管(M4)的柵極連接后作為第一 D觸發(fā)器(1)的D端口， 第一MOS管(Ml)的柵極與第五MOS管(M5)的柵極連接后作為 第一 D觸發(fā)器(1)的RST端口 ，第二 MOS管(M2)的漏極與第四 MOS管(M4)的源極連接后作為第一 D觸發(fā)器(1)的Q端口。
3、 根據(jù)權(quán)利要求1所述的高速鑒相器，其特征在于，延時(shí)單元 (Delay)由兩級(jí)非門級(jí)聯(lián)而成。
4、 根據(jù)權(quán)利要求1所述的高速鑒相器，其特征在于，第一D觸 發(fā)器(1)和第二 D觸發(fā)器(2)的電路結(jié)構(gòu)完全相同，第一 D觸發(fā) 器(l)含第一 MOS管(M1)、第二 MOS管(M2)、第三MOS管(M3)、 第四MOS管(M4)、第五MOS管(M5)和第六MOS管(M6)，第 一 MOS管(Ml)、第二 MOS管(M2)和第四MOS管(M4)是PMOS 管，第三MOS管(M3)、第五MOS管(M5)和第六MOS管(M6) 是NMOS管，第一MOS管(Ml)、第三MOS管(M3 )和第五MOS 管(M5)串接后跨接在電源正端(VDD)和電源負(fù)端(GND)之間 第一MOS管(Ml)的源極與電源正端(VDD)連接，第一MOS管(Ml)的漏極與第三MOS管(M3)的漏極連接，第三MOS管(M3 ) 的源極與第五MOS管(M5)的漏極連接，第五MOS管(M5)的源 極與電源負(fù)端(GND)連接，第二 MOS管(M2)、第四MOS管(M4) 和第六MOS管(M6)串接后跨接在電源正端(VDD)和電源負(fù)端(GND)之間第二 MOS管(M2)的源極和電源正端(VDD)連接， 第二MOS管(M2)的漏極與第四MOS管(M4)的源極連接，第四 MOS管(M4)的漏極與第六MOS管(M6)的漏極連接，第六MOS 管(M6)的源極與電源負(fù)端(GND)連接，第三MOS管(M3)的 源極、第五MOS管(M5)的漏極、第二MOS管(M2)的柵極和第 六MOS管(M6)的柵極連接在一起，第三MOS管(M3)的柵極與 第四MOS管(M4)的柵極連接后作為第一 D觸發(fā)器(1)的D端口， 第一MOS管(Ml)的柵極與第五MOS管(M5)的柵極連接后作為 第一D觸發(fā)器(1)的RST端口，第二MOS管(M2)的漏極與第四 MOS管(M4)的源極連接后作為第一D觸發(fā)器(1)的Q端口，延 時(shí)單元(Delay)由兩級(jí)非門級(jí)聯(lián)而成。
全文摘要
一種高速鑒相器，確切說，涉及一種基于單相時(shí)鐘動(dòng)態(tài)CMOS技術(shù)的高速鑒相器，屬于信號(hào)處理及其電路的技術(shù)領(lǐng)域。在傳統(tǒng)的鑒相器的基礎(chǔ)上，在反饋環(huán)路中添加了一個(gè)延時(shí)模塊，使鑒相器工作時(shí)沒有死區(qū)，用高速的D觸發(fā)器替換了傳統(tǒng)的低速的D觸發(fā)器，使鑒相器工作速度快，達(dá)到900MHz。該鑒相器有工作速度高，制作容易，工作時(shí)沒有死區(qū)的優(yōu)點(diǎn)，特別適于在延遲鎖定環(huán)中精確鑒別兩個(gè)輸入信號(hào)的相位差。
文檔編號(hào)H03K3/356GK101431332SQ20081004101
公開日2009年5月13日 申請日期2008年7月25日 優(yōu)先權(quán)日2008年7月25日
發(fā)明者琳 劉, 灝 周, 華 楊, 歐陽煒霞, 賴宗聲, 賴琳暉, 磊 陳, 陳子晏, 奧 雷, 馬和良 申請人:華東師范大學(xué)